JPH03276670A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03276670A JPH03276670A JP2076414A JP7641490A JPH03276670A JP H03276670 A JPH03276670 A JP H03276670A JP 2076414 A JP2076414 A JP 2076414A JP 7641490 A JP7641490 A JP 7641490A JP H03276670 A JPH03276670 A JP H03276670A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- chip
- semiconductor device
- chip pattern
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 239000000470 constituent Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000519695 Ilex integra Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
大規模ＬＳＩ等の半導体装置及びその製造方法に関し。
現状の露光装置を用いて、最大の回路規模を有する半導
体装置及びその製造方法を提供することを目的とし。
体装置及びその製造方法を提供することを目的とし。
１）内部回路及び入出力パッドを含むチップパターンが
略円形の領域に形成されているように構成する。
略円形の領域に形成されているように構成する。
２）露光装置の処理領域の略全面にマスクパターンを形
成したフォトマスクを用いて、ウェハ上にマスクパター
ンを転写してチップパターンを形成する工程を有するよ
うに構成する。
成したフォトマスクを用いて、ウェハ上にマスクパター
ンを転写してチップパターンを形成する工程を有するよ
うに構成する。
本発明は大規模ＬＳＩ等の半導体装置及びその製造方法
に関する。
に関する。
大規模ＬｓＩのチップパターンをシリコンウェハ上に形
成する際、露光装置の有効利用領域は円形であり、従来
はこれに内接する方形にチップパターンを形成している
ため２回路規模が制限されていた。
成する際、露光装置の有効利用領域は円形であり、従来
はこれに内接する方形にチップパターンを形成している
ため２回路規模が制限されていた。
本発明はこの制限を緩和した半導体装置として利用する
ことができる。
ことができる。
従来のＬＳＩの製造においては、第２図（ａ）、 （ｂ
）のように、チップパターンを方形の領域に形成したマ
スク（レチクル）を用いていた。
）のように、チップパターンを方形の領域に形成したマ
スク（レチクル）を用いていた。
第２図（ａ）、 （ｂ）は従来のチップパターンを説明
する平面図である。
する平面図である。
第２図（ａ）はチップパターンが正方形の場合、第２図
℃）はチップパターンが矩形の場合である。
℃）はチップパターンが矩形の場合である。
図において、１は露光装置の処理領域、２はチップパタ
ーン領域、３はコア部で回路パターン領域、４は入出力
用ポンディングパッドである。
ーン領域、３はコア部で回路パターン領域、４は入出力
用ポンディングパッドである。
この図はレチクル上の拡大パターンまたはウェハ上のパ
ターンを示している。
ターンを示している。
チップパターンを方形にすることにより、第３図に示さ
れるように、ウェハ上にチップを稠密に配列できてウェ
ハ当たりのチップ数を大きクシ。
れるように、ウェハ上にチップを稠密に配列できてウェ
ハ当たりのチップ数を大きクシ。
また形成されたチップの分割（スクライブ）を容易にし
ている。
ている。
第３図はウェハ上のスクライブラインを示す図である。
図において、ウェハ５上に上記のレチクルを用いて作製
された方形のチップ６を分割するスクライプライン７が
縦横に形成されている。
された方形のチップ６を分割するスクライプライン７が
縦横に形成されている。
ＬＳＩの大規模化が進んで、従来の方形のチップパター
ンでは回路規模が不足してきた。
ンでは回路規模が不足してきた。
本発明は現状の露光装置を用いて、最大の回路規模を有
する半導体装置及びその製造方法を提供することを目的
とする。
する半導体装置及びその製造方法を提供することを目的
とする。
上記課題の解決は。
１）内部回路及び入出力パッドを含むチップパターンが
略円形の領域に形成されている半導体装置。
略円形の領域に形成されている半導体装置。
あるいは
２）露光装置の処理領域の略全面にマスクパターンを形
成したフォトマスクを用いて、ウェハ上にマスクパター
ンを転写してチップパターンを形成する工程を有する半
導体装置の製造方法により達成される。
成したフォトマスクを用いて、ウェハ上にマスクパター
ンを転写してチップパターンを形成する工程を有する半
導体装置の製造方法により達成される。
本発明は露光装置の処理領域全体（円形）にチップパタ
ーンを形成することにより回路規模の増大をはかったも
のである。
ーンを形成することにより回路規模の増大をはかったも
のである。
第１図Ｍは本発明の一実施例によるチップパターンを説
明する平面図である。
明する平面図である。
図において、１は露光装置の処理領域、２はチップパタ
ーン領域、３はコア部で回路パターン領域、４は入出力
用ポンディングパッドである。
ーン領域、３はコア部で回路パターン領域、４は入出力
用ポンディングパッドである。
この図はレチクル上の拡大パターンまたはウェハ上のパ
ターンを示している。
ターンを示している。
図示のようにチップパターンの領域２は露光装置の処理
領域全体に略円形に配置され、従来例に比し回路規模が
増大している。
領域全体に略円形に配置され、従来例に比し回路規模が
増大している。
チップパターンの形成方法は周知の方法により以下のよ
うに行われる。
うに行われる。
実施例のチップパターンのマスク設計データを作製し、
これを用いてレチクル上にマスクパターンを形成し、露
光装置（ステッパ）によりレチクルを順送りしてウェハ
上にマスクパターンを転写してチップパターンを順次形
成する。
これを用いてレチクル上にマスクパターンを形成し、露
光装置（ステッパ）によりレチクルを順送りしてウェハ
上にマスクパターンを転写してチップパターンを順次形
成する。
以上説明したように本発明によれば、現状の露光装置を
用いて、最大の回路規模を有する半導体装置が得られた
。
用いて、最大の回路規模を有する半導体装置が得られた
。
第１図□□□〒餅は本発明の一実施例によるチップパタ
ーンを説明する平面図。 第２図（ａ）、 （ｂ）は従来のチップパターンを説明
する平面図 第３図はウェハ上のスクライプラインを示す図である。 図において。 １は露光装置の処理領域。 ２はチップパターンの領域。 ３はコア部で回路パターン領域。 ４は入出力用ポンディングパッド 第 図 つ１ハ上ｎヌフライアライソε示Ａ又 第 ３ 図
ーンを説明する平面図。 第２図（ａ）、 （ｂ）は従来のチップパターンを説明
する平面図 第３図はウェハ上のスクライプラインを示す図である。 図において。 １は露光装置の処理領域。 ２はチップパターンの領域。 ３はコア部で回路パターン領域。 ４は入出力用ポンディングパッド 第 図 つ１ハ上ｎヌフライアライソε示Ａ又 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １）内部回路及び入出力パッドを含むチップパターンが
略円形の領域に形成されていることを特徴とする半導体
装置。 ２）露光装置の処理領域の略全面にマスクパターンを形
成したフォトマスクを用いて、ウェハ上にマスクパター
ンを転写してチップパターンを形成する工程を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2076414A JPH03276670A (ja) | 1990-03-26 | 1990-03-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2076414A JPH03276670A (ja) | 1990-03-26 | 1990-03-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03276670A true JPH03276670A (ja) | 1991-12-06 |
Family
ID=13604561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2076414A Pending JPH03276670A (ja) | 1990-03-26 | 1990-03-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03276670A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163042A (en) * | 1998-07-02 | 2000-12-19 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit |
-
1990
- 1990-03-26 JP JP2076414A patent/JPH03276670A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163042A (en) * | 1998-07-02 | 2000-12-19 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03276670A (ja) | 半導体装置及びその製造方法 | |
| JP2002026130A (ja) | 半導体集積回路及びｉ／ｏブロック配置方法 | |
| JPH01251631A (ja) | ウェハ | |
| JPS62199026A (ja) | 半導体装置の製造方法 | |
| JP3595008B2 (ja) | 半導体装置の製造方法 | |
| JP3237904B2 (ja) | セラミック多層基板の製造方法 | |
| JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JPS59197151A (ja) | 半導体集積回路装置 | |
| JPS62235952A (ja) | 半導体装置用マスク | |
| JPS63102237A (ja) | 半導体装置の製造方法 | |
| JPS5994418A (ja) | 半導体装置 | |
| JPS60119724A (ja) | 半導体装置の製造方法 | |
| JP2792447B2 (ja) | 半導体装置の製造方法およびフォトマスク | |
| JP2002280293A (ja) | 露光方法、露光用原板、及び基板 | |
| JPS6254921A (ja) | 半導体装置の製造方法 | |
| JPS58151A (ja) | 半導体装置用ウエハ−の製造方法 | |
| JPS63261852A (ja) | 半導体集積回路 | |
| JPH04223324A (ja) | 半導体装置の製造方法 | |
| JPH04348343A (ja) | 縮小投影露光装置用レチクル | |
| JPS6194341A (ja) | 半導体装置の製造方法 | |
| JPS58173831A (ja) | ウエ−ハアラインメント方法 | |
| JPS623944B2 (ja) | ||
| JPS6196744A (ja) | 半導体集積回路のウエ−ハの試験方法 | |
| JPS63221615A (ja) | 半導体装置の製造方法 | |
| JPS62125620A (ja) | 半導体装置の製造方法 |