JPS6196744A - 半導体集積回路のウエ−ハの試験方法 - Google Patents
半導体集積回路のウエ−ハの試験方法Info
- Publication number
- JPS6196744A JPS6196744A JP21770884A JP21770884A JPS6196744A JP S6196744 A JPS6196744 A JP S6196744A JP 21770884 A JP21770884 A JP 21770884A JP 21770884 A JP21770884 A JP 21770884A JP S6196744 A JPS6196744 A JP S6196744A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- check
- wafer
- pattern
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路の製造工程におけるウェーハ
のマスク目金せ不良を検出する方法に関する。
のマスク目金せ不良を検出する方法に関する。
半導体集積回路は、周知のように製造工程におして、数
多くのホトマスクを使用して、シリコンウェーハ上にホ
トレジスト処理？行ない、マスクパターン全露光し、現
像し、エツチングを行なう。近年ＬＳＩ の集積度が
上昇するにつれ、微細パターン化している。そのため目
合せのマージンが小さくなるので、工程間のマージンも
小さくしなければならない。
多くのホトマスクを使用して、シリコンウェーハ上にホ
トレジスト処理？行ない、マスクパターン全露光し、現
像し、エツチングを行なう。近年ＬＳＩ の集積度が
上昇するにつれ、微細パターン化している。そのため目
合せのマージンが小さくなるので、工程間のマージンも
小さくしなければならない。
現在、マスク目金せは光学的９機械的手段により行なわ
れているが、微細パターンの場合完全には目合せ不良を
除くことができない状況にある。、この友め、従来の目
合せのチェックだけでは、通常の電気試験で良品と判定
された集積回路がユーザの使用時にリーク、ショートな
どの事故を発生することがあつ几。事故品を調べてみる
と、マスク目金せの不良に起因するものが多い。そこで
目会せマージンが少ないので、より厳密に製造工程−の
各段階でのウェーハ検査が必要になる。
れているが、微細パターンの場合完全には目合せ不良を
除くことができない状況にある。、この友め、従来の目
合せのチェックだけでは、通常の電気試験で良品と判定
された集積回路がユーザの使用時にリーク、ショートな
どの事故を発生することがあつ几。事故品を調べてみる
と、マスク目金せの不良に起因するものが多い。そこで
目会せマージンが少ないので、より厳密に製造工程−の
各段階でのウェーハ検査が必要になる。
本発明の目的は、上記の事情ＩＣ！み、製造工程の各段
階において、すなわち拡散工程、配線蒸着工程において
、各工程ごとにマスク目金せチェックを行ない、目ずれ
したウェーハを藺単に除去できるウェーハの試験方法を
提供することにある。
階において、すなわち拡散工程、配線蒸着工程において
、各工程ごとにマスク目金せチェックを行ない、目ずれ
したウェーハを藺単に除去できるウェーハの試験方法を
提供することにある。
本発明の方法は、半導体集積回路の製造工程において、
拡￥’１．ＪＷＩおよび配線ノーの各々のマスクパター
ンに、４通チェック用のパッド金有する見合せチェック
パターンを設け、各工程ごとにウェーハ上のパターンチ
ェックを行なうことで、目ずれし友ウェーハを除去する
ものである。
拡￥’１．ＪＷＩおよび配線ノーの各々のマスクパター
ンに、４通チェック用のパッド金有する見合せチェック
パターンを設け、各工程ごとにウェーハ上のパターンチ
ェックを行なうことで、目ずれし友ウェーハを除去する
ものである。
本発明の試験方法では、パッド間の導通チェックを行な
うことで簡単に、拡散工程、配線工程の各工程ごとに目
ずれを検出できる。各工程に応じて、マージン全予定し
てチェックパターンを設計することによって、会埋的な
ウェーハ検査が可能になる。
うことで簡単に、拡散工程、配線工程の各工程ごとに目
ずれを検出できる。各工程に応じて、マージン全予定し
てチェックパターンを設計することによって、会埋的な
ウェーハ検査が可能になる。
以下１図面ケ参照して本発明の実施例につき説明する。
見合せチェックパターンは例えば第２図に示すようにホ
トマスクの１チップ分に割りあてる。各チップの大きさ
に余裕かあれば、各チップごとに見合せチェックパター
ンを設けることもできる。見合せチェックパターンとし
ては第１図（、）に配線層の、同図（ｂ）に拡散層のパ
ターンを示す。各目合せチェックパターンは、１チツプ
内に各層のパターンが重なり入るように設計し、工程上
次にくるマスクとその直前のマスクの目合わせチェック
が出来るように、配置する。目合わせチェックＶＣは、
導通チェック用ノバツド１０ｔ−各マスクにつき異なる
位置に配置しておく。したがって、各工程ごとにチップ
上のパターンについて導通チェックができる。
トマスクの１チップ分に割りあてる。各チップの大きさ
に余裕かあれば、各チップごとに見合せチェックパター
ンを設けることもできる。見合せチェックパターンとし
ては第１図（、）に配線層の、同図（ｂ）に拡散層のパ
ターンを示す。各目合せチェックパターンは、１チツプ
内に各層のパターンが重なり入るように設計し、工程上
次にくるマスクとその直前のマスクの目合わせチェック
が出来るように、配置する。目合わせチェックＶＣは、
導通チェック用ノバツド１０ｔ−各マスクにつき異なる
位置に配置しておく。したがって、各工程ごとにチップ
上のパターンについて導通チェックができる。
目合せチェックパターンとしては、図示のように各バン
ド１０に接続する部分が入り組んで、どくろ状にすれば
、縦・横どの方向に目すルがおきても、導通チェックＩ
ｃより目ずれｔｌ−恢出できる。
ド１０に接続する部分が入り組んで、どくろ状にすれば
、縦・横どの方向に目すルがおきても、導通チェックＩ
ｃより目ずれｔｌ−恢出できる。
＠４図が、本発明のマスクパターンで作らｎたチップ構
造の一例を示すものである。この場合に対応した配線層
の目合せチェックパターンの部分の構造は第３図に示す
ようになる。第３図でパッド部分は配線層６１ 、７／
、 ａ／を回路構成するチップと同様に積立てる。
造の一例を示すものである。この場合に対応した配線層
の目合せチェックパターンの部分の構造は第３図に示す
ようになる。第３図でパッド部分は配線層６１ 、７／
、 ａ／を回路構成するチップと同様に積立てる。
ウェーハ試験時には、第１図対応のパッド部分間を針で
当たり、導通チェックを行なう。導通していれば目会せ
マージンがなめことがわかる。
当たり、導通チェックを行なう。導通していれば目会せ
マージンがなめことがわかる。
各工程の前後に、上記導通チェックを行なえば、その工
程の処理の良・不良がわかる。
程の処理の良・不良がわかる。
以上、詳記したように、目合せパターン全マスクパター
ンに追加し、目合せパターンの設計によりどの程度のマ
ージンが保障されるかが、各工程ごとにウェーハ試験を
行なうことにより確認できる。ウェーハ試験で不良ＶＣ
なったものは工程を進めないことで不良となジ易込製品
を事前に除去することが可能になる。
ンに追加し、目合せパターンの設計によりどの程度のマ
ージンが保障されるかが、各工程ごとにウェーハ試験を
行なうことにより確認できる。ウェーハ試験で不良ＶＣ
なったものは工程を進めないことで不良となジ易込製品
を事前に除去することが可能になる。
第１図は本発明の目会せチェックパターンの一例を示す
図、第２図はマスクパターンに目合せチェックパターン
を配設した図、第５図は目会せチェックパターンによる
ウェーハ上のパッド部分の断面図、第４図はマスクパタ
ーンによシつくられたチップの構造断面図である。 １・・・基板、 ２・・・エピタキシャル層、５
、５’ 、 ７．７’ ・・・絶縁ノー、６、６’、
８．８’ ・・・配線層、１０・・・パッド。 特許出願人 日本電気株式会社 第 １ 図 第 ２ 図 第 ３ 図 第４図
図、第２図はマスクパターンに目合せチェックパターン
を配設した図、第５図は目会せチェックパターンによる
ウェーハ上のパッド部分の断面図、第４図はマスクパタ
ーンによシつくられたチップの構造断面図である。 １・・・基板、 ２・・・エピタキシャル層、５
、５’ 、 ７．７’ ・・・絶縁ノー、６、６’、
８．８’ ・・・配線層、１０・・・パッド。 特許出願人 日本電気株式会社 第 １ 図 第 ２ 図 第 ３ 図 第４図
Claims (1)
- 拡散層・絶縁層・配線層から構成される半導体集積回
路において、前記拡散層および配線層の各々のマスクパ
ターンに、導通チェック用のパッドを有する見合せチェ
ックパターンを設け、各製造工程においてウェーハ上の
パターンチエツクを行なうことを特徴とするウェーハの
試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21770884A JPS6196744A (ja) | 1984-10-17 | 1984-10-17 | 半導体集積回路のウエ−ハの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21770884A JPS6196744A (ja) | 1984-10-17 | 1984-10-17 | 半導体集積回路のウエ−ハの試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6196744A true JPS6196744A (ja) | 1986-05-15 |
Family
ID=16708487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21770884A Pending JPS6196744A (ja) | 1984-10-17 | 1984-10-17 | 半導体集積回路のウエ−ハの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6196744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796145B1 (ko) | 2006-05-30 | 2008-01-21 | 삼성에스디아이 주식회사 | 유기전계발광 표시 장치 |
| CN100385638C (zh) * | 2003-10-21 | 2008-04-30 | 上海宏力半导体制造有限公司 | 桥接与连续性测试的测试式样 |
-
1984
- 1984-10-17 JP JP21770884A patent/JPS6196744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100385638C (zh) * | 2003-10-21 | 2008-04-30 | 上海宏力半导体制造有限公司 | 桥接与连续性测试的测试式样 |
| KR100796145B1 (ko) | 2006-05-30 | 2008-01-21 | 삼성에스디아이 주식회사 | 유기전계발광 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01216278A (ja) | 電子的ミクロ構造体におけるランダム欠陥の試験方法 | |
| KR100295637B1 (ko) | 반도체웨이퍼의구조및반도체칩의제조방법 | |
| JPS582453B2 (ja) | ダイキボハンドウタイシユウセキカイロソウチ | |
| JPH02211648A (ja) | 半導体装置 | |
| JPS6196744A (ja) | 半導体集積回路のウエ−ハの試験方法 | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| KR20030095944A (ko) | 마스크의 제조방법 | |
| JPH07120696B2 (ja) | 半導体装置の製造方法 | |
| KR0148617B1 (ko) | 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 | |
| JP4748337B2 (ja) | 半導体回路のテスト用設計回路パタン | |
| JPS594019A (ja) | パタ−ン比較検査方法 | |
| JPS58161336A (ja) | 半導体集積回路装置 | |
| JP2836391B2 (ja) | 半導体集積回路作製用マスク及びその検査方法 | |
| JPH0475358A (ja) | 半導体ウェーハ | |
| KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
| JPS6252849B2 (ja) | ||
| JPS623944B2 (ja) | ||
| JP2005223074A (ja) | 半導体装置およびその製造方法 | |
| KR100996926B1 (ko) | 프로브 및 프로브 카드의 제조 방법 | |
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JPH03123059A (ja) | 半導体装置 | |
| JPH03173115A (ja) | Ｌｓｉ用縮小投影露光装置の焦点検査方法 | |
| JPS62298122A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02210847A (ja) | 半導体装置の製造方法 | |
| JPH0442923A (ja) | 半導体装置の配線パターン形成方法 |