KR0148617B1 - 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 - Google Patents
다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 Download PDFInfo
- Publication number
- KR0148617B1 KR0148617B1 KR1019940029962A KR19940029962A KR0148617B1 KR 0148617 B1 KR0148617 B1 KR 0148617B1 KR 1019940029962 A KR1019940029962 A KR 1019940029962A KR 19940029962 A KR19940029962 A KR 19940029962A KR 0148617 B1 KR0148617 B1 KR 0148617B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- pattern
- check pattern
- check
- photoresist check
- Prior art date
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000012360 testing method Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 238000013461 design Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 238000011161 development Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 31
- 230000008569 process Effects 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 집적회로 장치 내의 포토레지스트 체크 패턴 구조는 패턴 테스트 영역과 포토레지스트 체크 패턴을 갖는다. 패턴 테스트 영역은 반도체 장치를 제조하기 위한 각각의 처리 단계중에 발달되는 표면 스텝에 의한 다수개의 스텝영역을 갖는다. 표면스텝은 평면형상에서 한쪽이 오목한 형상으로 형성된다. 포토레지스트 체크 패턴은 패턴 테스트 영역에서 하나 이상의 표면 스텝을 가로질러 계속해서 신장되고 실질적으로 편평한 페지스트 표면을 갖는다. 포토레지스트 체크 패턴은 기판상에서 반도체 회로 요소를 위한 디자인 룰에 의한 치수보다 더 엄격한 치수로 형성되는 패턴을 포함한다. 이것으로써, 각각의 배선층에 대응하는 포토레지스트 막의 노광/현상이 유지되는 원하는 정확도로 수행되었는지의 여부를 쉽게 체크할 수 있다.
Description
제1도는 종래 포토레지스트 패턴 구조의 상면약도.
제2도는 제1도의 2X - 2X' 선을 취한 종래 포토레지스트 패턴 구조의 단면약도.
제3도는 종래 반도체 칩의 단면약도.
제4도는 제3도에서 나타난 종래 반도체 칩에 있는 포토레지스트의 감도곡선을 보여주는도.
제5도는 반도체 칩 안에 있는 결함을 보여주는 종래의 반도체 칩에 대한 상면도 (제3도는 이 제5도의 3X -3X' 선을 취한 단면도이다).
제6도는 반도체 칩 안에 있는 결함을 보여주는 종래의 반도체 칩에 대한 상면도.
제7도는 제6도의 7X - 7X' 선을 취한 종래 반도체 칩의 단면 약도.
제8도는 본 발명에 의한 포토레지스트 체크 패턴 구조의 실시예에 대한 상면약도.
제9도는 본 발명에 의한 포토레지스트 체크 패턴 구조의 실시예에 대하여 제8도의 9X -9X' 선을 취한 단면약도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 필드 산화막
3 : 게이트 산화막 4 : 게이트전극
5,7 : 층간막 6 : 제1 폴리실리콘 배선층
8 : 제1 알루미늄 배선층 9a, 9b, 9c : 포토레지스트
10a, 10b, 10c : 포토레지스트 체크 패턴
11, 12 : 스텝영역
본 발명은 고집적된 반도체 집적회로에 관한 것이며, 특히, 다층배선층이 구비되는 종류의 IC 내의 포토레지스트 체크 패턴에 대한 것이다.
최근에, 반도체기판 내에 형성되는 반도체 소자의 고집적성이 진보됨에 따라, 사이에 끼워지는 절연막을 갖춘 기판의 표면상에서 형성되는 회로배선 패턴의 미세화와 집적의 향상이 있어왔으며, 이러한 향상은 선폭이 0.5 ㎛ 미만인 패턴이 요구되는 상태에 이르렀다.
반도체 기판 내에서 소자의 미세화와 고집적성의 구현 및 상기 기판상의 회로배선 패턴을 미세화하고 집적화 함에 있어서는, 리소그라피 공정 중에 포토레지스트막 상에서 형성되는 차광 마스크의 실상과 동일한 해상도를 유지하는 것이 요구된다.
더욱이, 미세화의 진전에 따라, 관련된 소자는 3 차원적으로 점점 더 복잡해지게 된다. 특히, MOS 형의 다이나믹램 (DRAM) 에서, 매우 작은 면적에서 필요한 전하용량을 얻기 위하여는, 예를 들어 메모리셀이 실리콘기판 상에서 배치되는 적층형 커패시터 셀 구조에서와 같이, 전하전극 구조가 세로방향의 높이는 더 커지고 형태는 더 복잡해져야 한다.
그러나, 통상 포토레지스트의 노광에 사용되는 축소투영노광장치(stepper)의 초점심도 (DOF) 는 한계가 있기 때문에, 전술한 미세화된 패턴을 위하여 DOF를 얻기가 곤란해진다.
그러므로, 고집적 IC 제조공정에서는, 스텝에서의 컷이나 포토레지스트의 회로단락 (접속)과 같은 결함 있는 해상도를 갖는 영역을 검출하는 것이 극히 중요하다.
관례적으로, 포토레지스트 패턴내의 결함 영역을 검출하기 위하여, 제1도와 제2도에서 나타난 바와 같은 포토레지스트 체크 패턴이 사용되어왔다. 제1도와 제2도에서는 고집적된 IC 에서의 체크 패턴의 예이다.
제1도는 포토레지스트 체크 패턴의 상면도이며, 제2도는 제1도의 2X - 2X'선을 따른 단면도이다.
제2도를 참고로 하여, 종래의 체크 패턴을 제조하는 공정을 설명한다. 처음에, 공지된 공정에 의해, 필드산화막 (2)이 반도체기판 (1)의 표면상에서 형성되고 나서 게이트 산화막 (3) 이 열산화법에 의해 형성된다.
다음에, 폴리실리콘에서 게이트전극 (4) 을 패터닝 한 후에, 층간막 (5) (여기서의 층간막은 실리콘 산화물과 BPSG 같은 절연막이다) 및 제1 폴리실리콘 배선층 (6) 이 패터닝 되고 나서 층간막 (7)이 형성된다.
그런 다음, 제1 알루미늄 배선층 (8) 이 증착되고, 포토레지스트 (9a, 9b, 9c) 가 패터닝 된다. 계속해서, 포토레지스트 (9a, 9b, 9c) 를 마스크로서 이용하여, 알루미늄 에칭이 수행되고 제1 알루미늄 배선층이 패터닝 된다.
제1도와 제2도는 제1 알루미늄 배선층을 에칭에 의해 패턴하기 전의 공정상태를 나타낸다.
이러한 종래의 공정에서, 포토레지스트 패턴 (9a, 9b, 9c) 은 세 개의 다른 레벨상의 표면에 각각 체크 패턴으로서 형성되고, 결함 있는 해상도의 영역의 존재가 이러한 모든 레벨의 표면상에서 포토레지스트의 해상도를 확인함으로써 체크된다. 이러한 모든 레벨의 표면상에 있는 포토레지스트 (9a, 9b, 9c) 는 적합한 형태로 해상된 경우, 해상도가 허용 가능한 것으로서 판단된다. 포토레지스트 패턴 (9a, 9b, 9c) 의 표면은 양호한 해상도가 얻어질 수 있도록 실질적으로 편평하게 만들어진다.
그러나, IC 에 실제로 사용된는 패턴은 복잡한 형태를 가지고 있으며, 제3도에 있는 것과 같은 패턴이 있을 가능성이 있다.
제3도에 나타난 포토레지스트 패턴은 제4도에 나타난 바와 같은 감도곡선을 보여준다. 예를 들어, 두께가 T1이면, 최소해상 노광시간은 E1이고, 두께가 T2인 경우에는 E2가 될 것이다. 따라서, 최소해상 노광시간은 두께가 얇은 T2의 경우에 더 길 다.
그러므로, 제3도에서 나타난 예에서, 표면에 T1로 결정된 두께를 가지며 포토레지스트가 인가되는 경우에는, 노광 및 현상 후에 두께가 T2인 포토레지스트 영역만이 남아 있을 높은 가능성을 가지면서 두께 T2가 부분적으로 존재한다.
상기와 같은 문제가 발생할 때, 제5도에서 나타난 바와 같이 포토레지스트 (9d, 9e) 가 접속되어, 이러한 상태에서의 알루미늄 배선층의 에칭은 배선실패를 가져온다. 제3도는 제5도의 3X -3X' 선을 따라서 취한 단면을 나타낸다.
제1도와 제2도에서 나타난 종래의 체크 패턴 구성을 가지고서는 전술된 배선실패를 체크할 수가 없었다. 즉, 종래의 체크 패턴 구성에서는 체크 패턴 (9a, 9b, 9c) 이 서로 체크 패턴의 두께가 다르면서 레지스트 표면에서 동일한 높이였으므로, 각각의 패턴 (9a, 9b, 9c) 은 제4도에서 나타나고 설명된 감도곡선에 의해 다르게 행동한다. 이러한 다름에도 불구하고, 3 개 스텝 영역에서의 체크 패턴은 모두 적합한 패터닝이 되는 결과를 가져오도록 초점과 노광시간이 설정되었다. 이렇게 해서, 체크 패턴이 스텝사이에서 경사된 영역에서 커트된 상태를 검출하는 것이 불가능하였다.
더욱이, 제6도와 같이 오목한 영역을 포함하는 회로패턴의 표면에서, 광할레이션이 노광 중에 오목한 영역을 갖는 게이트전극 내로부터 진행되어, 포토레지스트 패턴 (9f) 이 국부적으로 수축되고, 더 나쁘게는 선이 단선되는 것을 초래한다. 제7도는 제6도의 7X -7X' 선을 따라서 취한 단면을 나타낸다.
종래의 체크 패턴으로써는, 전술된 문제를 체크하는 것이 가능하지 않았다. 웨이퍼 상에서 미세한 패턴으로 구성되는 회로패턴 내에서 스텝영역에서 결함 있는 패턴을 검출하는 종래의 방법은 예를 들어 일본국 특개소 62-78818 호에서 개시되어 있다. 상기에서 설명된 종래의 기술과 같은 공개된 방법에서, 패턴 테스트 영역이 웨이퍼 상에서 설치되고, 각각의 형성 공정 중에서 이러한 영역에서 형성되는 스텝은 레지스트 패턴 결함이 일어나기 쉬운 스텝영역을 적어도 포함하며, 체크 패턴은 이러한 스텝을 가로질러 형성된다.
그러나, 상기의 일본국 특개서 62-78818 호에서 개시된 종래의 회로 패턴 검출방법으로서는 오목한 영역을 갖는 배선층의 내부로부터의 광에서 발생하는 할레이션에 의해 초래되는 포토레지스트 패턴내의 결함을 검출할 수가 없다. 더욱이, 상기 공보에서 개시된 방법에서는 포토레지스트층의 두께가 본질적으로 동일하다고 가정되기 때문에, 개시된 종래의 검출방법은 스텝영역에서 포토레지스트의 두께 차이로 인한 감도특성에서의 차이에 의해 발생하는 레지스트 패턴에서의 결함을 검출하는데 필요한 문제의 해결책으로서의 역할을 할 수가 없다.
그러므로, 본 발명의 목적은 종래기술에 있는 문제점을 극복하는 것과 스텝이나 오목한 영역을 갖는 다층배선층을 구비하는 고집적 반도체회로에서, 각각의 배선층에 대응한 포토레지스트막의 노광과 현상이 원하는 정확도를 유지하면서 수행되었는지의 여부를 쉽게 확인할 수 있는 포토레지스트 체크 패턴을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체기판상의 모든 패턴의 허용성에 대하여 판단을 할 수 있도록 하는 포토레지스트 체크 패턴을 제공하는 것이다.
본 발명의 한 태양에 따르면, 반도체기판을 갖는 반도체 집적회로에 포토레지스트 체크 패턴 구조가 제공되며, 상기 반도체기판은 다수의 불순물확산층과 반도체기판의 표면상에서 사이에 끼워지는 절연막을 구비하여 형성되는 다수의 전도성 배선층을 내부적으로 포함하고 상기 배선층은 반도체기판의 표면으로부터의 다수의 높이를 가지고, 상기 포토레지스트 체크 패턴 구조는 반도체 장치를 제조하기 위한 각각의 공정 동안에 현상된 표면 스텝에 대응하는 다수개의 스텝영역을 갖는 패턴 테스트 영역과, 패턴 테스트 영역에서 하나이상의 표면 스텝을 가로질러 연속해서 신장하고, 실질적으로 편평한 레지스트 표면을 갖는 포토레지스트 체크 패턴을 포함하며, 상기 표면 스텝은 평면형상이 한쪽이 오목인 형상으로 형성된다.
본 발명의 전술된 목적과 다른 목적, 특징 및 장점은 첨부된 도면을 참고로 하여 설명된 본 발명의 바람직한 실시예에 대한 상세한 설명을 통하여 명백해진다.
이제, 본 발명의 바람직한 실시예를 도면을 참고로 하여 설명한다.
제8도는 본 발명에 의한 실시예를 상면도로 보여주고, 제9도는 본 발명에 의한 실시예를 제8도의 9X - 9X' 선을 취한 단면도이다.
처음에, 종래의 방법을 사용하여, 필드 산화막 (2) 이 상면으로부터 관찰할 때 빗모양으로 반도체 기판 (1) 상에서 형성된다 (제8도). 필드 산화막의 두께는 500㎚이다.
그리고 나서, 게이트 산화막이 열산화법에 의해 형성된다 (도시되지 않음).
게이트 전극 (4) 이 폴리실리콘으로 형성 될 때, 본 발명의 실시예에서의 체크 패턴은 예컨대 제8도의 10c 에 의해 나타난 바와 같이 다수개의 레지스트 패턴으로 패터닝 된다.
실시예에서, 레지스트 패턴은 선폭이 각 1 ㎛ 인 4 개의 패턴으로 이루어진다. 레지스트 패턴의 간격은 각각 0.3 ㎛, 0.4 ㎛ 및 0.5 ㎛ 이다. 실시예의 체크 패턴과 동일한 반도체 기판 상에서 형성되는 반도체 집적회로의 디자인 룰은 0.4 ㎛ 룰을 채택한다.
그러므로, 게이트 전극 (4) 의 패터닝에 있어서, 전체 리소그라피 공정중에 가장 엄격한 해상 표준을 요구하는 곳은 포토레지스트 체크 패턴 (10c)이다. 따라서, 만약 예를 들어 체크 패턴(10c) 의 해상상태를 현미경으로 관찰하여 해상상태에서 아무런 문제가 없다면, 이것은 전체 IC 패턴에서 문제가 없다는 것을 확인시키는 것이 된다.
상기 상태 하에서, 폴리실리콘은 RIE (반응 이온 에칭 : reaction ion etching) 와 같은 처리에 의해 에칭되고, 포토레지스트를 제거하여, 게이트 전극 (4) 이 형성된다. 게이트 전극 (4) 의 두께는 300㎚ 이다.
제8도에서 보여진 바와 같이, 게이트 전극 (4) 의 형성 중에, 필드 산화막 (2) 과 게이트 전극 (4) 이 서로 겹쳐지는 스텝 영역 (11) 과 필드 산화막 (2), 게이트 전극 (4) 및 제1 폴리실리콘 배선층 (6) 이 서로 겹쳐지는 스텝 영역 (12) 에서도 게이트 전극이 형성된다. 하지층을 형성하는 게이트 전극은 제8도에서와 같이 한쪽이 오목한 형상이다 (즉, C 형 또는 역 C 형이다.
다음에, 층간막 (5) 이 형성되고 그 다음에 제1 폴리실리콘 배선층 (6) 이 형성된다. 이때, 체크 패턴으로서, 포토레지스트가 제8도에 있는 10b 에서 보여진 바와 같이 패터닝 된다.
포토레지스트 패턴 (10b) 의 선과 간격은 포토레지스트 패턴 (10c) 의 것과 동일하게 만들어진다. 여기서는 또한 게이트 전극 (4) 형성의 경우와 같이, 제1 폴리실리콘 배선층 (6) 의 패터닝 중의 리소그라피 단계에서 가장 엄격한 해상 표준을 필요로 하는 곳은 이 실시예에서 포토레지스트 패턴 (10b) 이다.
따라서, 만약 체크 패턴(10b) 의 해상 상태에 대한 현미경 관찰에 의해 해상 상태에서 아무런 문제가 없다면, 전체 IC 패턴에서 아무런 문제가 없다는 확인이 된다.
상기의 상태에서, 폴리실리콘이 RIE 처리와 같은 처리에 의해 에칭되고, 포토레지스트의 제거 시, 제1 폴리실리콘 배선층 (6) 이 형성된다. 제1 폴리실리콘 배선층 (6) 의 두께는 200㎚이다.
상기의 공정에서, 제8도에서 보여진 바와 같이, 제1 폴리실리콘 배선층은 필드 산화막, 게이트 전극 및 제1 폴리실리콘 배선층에 의해 형성되는 스텝 (12) 에서도 패터닝 된다.
다음에, 층간막 (7)이 형성되고 난 후 제1 알루미늄 배선층 (8) 의 증착이 수행된다. 이때, 체크 패턴으로서, 포토레지스트가 제8도의 10a 에서 보여진 것처럼 패터닝 된다. 포토레지스트의 선과 간격들은 패턴 (10b 와 10c) 의 것과 비슷하게 만들어진다. 또한, 제9도에서처럼, 포토레지스트 패턴 (10a) 의 레지스트 패턴은 실질적으로 편평하고 이것은 우수한 해상을 보장한다.
이 경우, 역시, 게이트 전극 (4) 과 제1 폴리실리콘 배선층 (6) 의 경우와 유사하게, 제1 알루미늄 배선층의 패터닝 중의 리소그라피 공정에서의 가장 엄격한 해상 표준을 요구하는 곳이 포토레지스트 체크 패턴 (10a) 이다.
따라서, 만약 체크 패턴(10a) 의 해상 상태에 대한 현미경 관찰이 해상 상태에서 아무런 문제를 노출하지 않는다면, 이것은 전체 IC 패턴에서 아무런 문제가 없다는 것이 확인되는 것이다. 상기의 상태 하에서, 알루미늄 RIE 처리와 같은 처리에 의해 에칭되고, 포토레지스트의 제거 시, 제1 알루미늄 배선층 (8) 이 형성된다. 제1 알루미늄 배선층 (8) 의 두께는 600 ㎚ 이다.
예를 들어, 제1 알루미늄 배선층의 패터닝 중에, 만약 제9도에서와 같이 상기 기판 위의 포토레지스트막의 두께는 T1이 되고 필드 산화막과 게이트 전극 사이의 스텝영역 (경사된 영역) 이 T2가 된다면, 제4도에서 보여진 것과 같은 현상이 일어나서 스텝영역에서 포토레지스트 패턴의 접속을 초래한다.
상기 상태에서, 노광 시간이 연장되거나, 스텝퍼 초점이 재조정될 수도 있고, 체크되는 체크 패턴에서 만족스런 상태가 발견된 후, 포토리소그라피 공정이 수행된다.
본 발명에 따른 포토레지스트 체크 패턴을 사용하면, 패턴이 스텝영역을 가로질러서 연속적으로 신장되고 패턴의 레지스트 표면이 편평하기 때문에, 종래의 기술에서는 검출되지 않는 경사된 영역의 형상이 검출되며, 스텝 영역에서의 포토레지스트의 접속과 같은 결함을 쉽게 발견할 수 있다.
상기에서 언급된 것처럼, 포토레지스트가 한쪽이 오목한 형상인 하지층 표면 전체를 가로질러서 신장될 때, 노광 중에, 오목 영역 내에서 발생하는 광의 할레이션을 위한 가능성이 존재하므로, 포토레지스트 패턴이 국부적으로 얇게 되거나 파손되는 현상을 초래한다 (제6도와 제7도). 그러나, 본 발명에 의한 패턴 체크 패턴에서는, 하지층 표면이 한쪽이 오목한 형상으로 형성되더라도, 광의 할레이션에 의해 초래되는 부작용을 쉽게 검출할 수 있다. 광의 할레이션에 의해 초래되는 포토레지스트의 국부적인 얇아짐 또는 파손이 검출될 때, 필요한 조정은 노광시간을 감소시키거나, 체크 패턴이 체크되는 동안 스텝퍼 초점을 재조정하는 것에 의하여 이루어 질 수 있다. 최적 조건이 결정된 후, 이러한 조건을 결정하기 위하여 사용된 웨이퍼는 포토레지스트가 제거되도록 조작되고, 다시 노광되며, 최적 조건에서 패터닝 된다.
상기에서 설명된 바와 같이, 본 발명에 의하여, 두 종류의 결함, 즉 리소그라피 공정 중에 일어날 수 있는 스텝 영역에서의 패턴 단란 (접속) 과 종래의 패터닝에서 검출될 수 없었던 광할레이션에 의해 유발될 수 있는 패턴의 얇아짐을 동시에 검출하는 것이 가능해진다.
또한, 스텝퍼를 통한 하나의 노광 표면 (원 샷 표면) 내에서조차, 패터닝이 축소렌즈의 수차와 노광표면의 경사와 같은 이유로 인하여 균일하게 만들어질 수 없는 가능성이 있다. 이러한 문제점을 검출할 수 있도록, 본 발명에 의한 체크 패턴이 노광 표면 내에서 최소한 두개의 위치 (하나는 중앙 영역, 다른 하나는 코너 영역), 바람직하게는 4 개의 위치에서 제공될 수 있다.
본 발명에 의하면, 반도체 칩 상에 스텝을 갖는 다수의 위치에서 형성되는 포토레지스트 체크 패턴은 단일 현미경 관찰로 그것들의 형상에 관하여 체크될 수 있고, 패턴의 에칭에 앞서 전체 칩 표면에서 노광이 만족스런 초점 깊이 내에 있는지의 여부에 관하여 즉시 체크될 수가 있기 때문에, 불량률이 현격하게 감소하고, 고 집적 반도체 장치의 양품율이 크게 개선되는 장점이 있다.
또한, 본 발명에 의해, 스텝영역에서 하지층 표면이 한쪽이 오목한 형상으로 형성되고 포토레지스트 패턴이 한쪽이 오목한 부분을 가로질러 신장되기 때문에, 노광처리 중에 두 측면으로부터 광할레이션에 의해 초래된 패턴의 얇아짐이나 끊어진 상태를 검출하는 것이 가능하다.
더욱이, 본 발명에 의하면, 포토레지스트 체크 패턴과 같은 다수개의 패턴은 스텝영역에서 한쪽이 오목한 부분을 가로질러서 신장되도록 제공되고, 패턴의 선폭과 여백이 반도체 집적회로의 디자인 룰에 따라서 형성되는 패턴 중에서 가장 엄격한 표준을 충족해야할 필요가 있는 패턴을 포함하기 때문에, 현미경 관찰을 통한 체크 패턴의 해상 상태가 일단 만족되는 것으로 확인되면 IC 에서의 모든 패턴이 허용 가능하다는 것을 확신할 수 있다.
본 발명에 의하여, 만약 체크 패턴이 노광 표면의 4 개 코너에서 제공된다면, 스텝퍼에 의한 노광의 단일 필드에서, 축소렌즈의 수차나 노광 표면의 경사에 의해 초래되는 패터닝 결함을 검출할 수 있게 된다.
본 발명이 바람직한 실시예에서 설명되었는데, 여기에 사용된 용어는 제한의 의미보다는 설명의 의미로 이해되어야 하며, 본 발명의 범위와 기술적 사상을 벗어나지 않으면서 첨부된 청구범위의 범위 내에서의 변화가 더 넓은 양상으로 만들어질 수 있는 것으로 이해 되야 한다.
Claims (6)
- 다수의 불순물 확산층을 내부에 포함하는 반도체 기판과, 상기 반도체 기판의 표면에 절연막을 사이에 개재하여 층상으로 형성되고 상기 반도체기판의 표면으로부터 복수의 높이를 갖는 다수의 전도성 배선층을 갖는 반도체 집적회로의 포토레지스트 체크 패턴 구조에 있어서, 상기 반도체 장치를 제조하기 위한 각 공정 단계 중에 형성되는 표면 스텝에 대응하여 복수의 스텝영역을 갖는 패턴 테스트 영역 및, 상기 패턴 테스트 영역에서 하나이상의 상기 표면 스텝을 가로지르고 연속하여 연장되며 편평한 레지스트 표면을 갖는 포토레지스트 체크 패턴으로 이루어지며, 상기 표면 스텝은 평면형상에서 한 쪽이 오목하게 형성되는 것을 특징으로 하는 포토레지스트 체크 패턴 구조.
- 제1항에 있어서, 상기 포토레지스트 체크 패턴 아래의 하지층의 평면형상은 한쪽이 오목한 형상으로 형성되는 것을 특징으로 하는 포토레지스트 체크 패턴 구조.
- 제1항에 있어서, 다수개의 포토레지스트 체크 패턴이 상기 표면스텝의 한쪽이 오목한 영역을 가로질러 신장되는 것을 특징으로 하는 포토레지스트 체크 패턴 구조.
- 제3항에 있어서, 상기 포토레지스트 체크 패턴은 반도체 기판 상에서 반도체 회로 요소를 위한 디자인 룰에 의한 치수보다 더욱 엄격한 치수에서 형성되는 패턴을 포함하는 것을 특징으로 하는 포토레지스트 체크 패턴 구조.
- 제1항에 있어서, 상기 포토레지스트 체크 패턴은 노광 표면의 4 코너 각각에 배설되는 것을 특징으로 하는 포토레지스트 패턴 체크 구조.
- 제1항에 있어서, 상기 포토레지스트 체크 패턴 아래의 하지층인 게이트 전극의 평면 형상은 한 쪽이 오목한 형상으로 형성되는 것을 특징으로 하는 포토레지스트 체크 패턴 구조.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308579A JP2658841B2 (ja) | 1993-11-16 | 1993-11-16 | フォトレジストチェックパターン |
| JP93-308579 | 1993-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015552A KR950015552A (ko) | 1995-06-17 |
| KR0148617B1 true KR0148617B1 (ko) | 1998-12-01 |
Family
ID=17982733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940029962A KR0148617B1 (ko) | 1993-11-16 | 1994-11-15 | 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5981114A (ko) |
| JP (1) | JP2658841B2 (ko) |
| KR (1) | KR0148617B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040175525A1 (en) * | 2002-02-28 | 2004-09-09 | Scimed Life Systems, Inc. | Catheter incorporating an improved polymer shaft |
| JP4511220B2 (ja) * | 2004-03-10 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | 断面形状検査用パターン及び半導体装置 |
| US9778577B2 (en) * | 2013-01-23 | 2017-10-03 | Csmc Technologies Fab2 Co., Ltd. | Structure and method for testing strip width of scribing slot |
| CN112614915B (zh) * | 2020-12-29 | 2022-03-08 | 江苏宜兴德融科技有限公司 | 太阳能电池测试方法和太阳能电池测试中间结构 |
| JP7291766B2 (ja) * | 2021-11-22 | 2023-06-15 | Ｔｏｗａ株式会社 | 検査システム、制御方法、電子部品の製造方法及び切断装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137632A (en) * | 1980-03-28 | 1981-10-27 | Nec Corp | Pattern forming |
| US4679942A (en) * | 1984-02-24 | 1987-07-14 | Nippon Kogaku K. K. | Method of aligning a semiconductor substrate and a photomask |
| JPH0652701B2 (ja) * | 1985-10-01 | 1994-07-06 | 沖電気工業株式会社 | 回路パタ−ニング判定方法 |
| US4806457A (en) * | 1986-04-10 | 1989-02-21 | Nec Corporation | Method of manufacturing integrated circuit semiconductor device |
| US4704027A (en) * | 1986-06-19 | 1987-11-03 | Compact Spindle Bearing Corporation | Dark field alignment and alignment mark systems |
-
1993
- 1993-11-16 JP JP5308579A patent/JP2658841B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-15 KR KR1019940029962A patent/KR0148617B1/ko not_active IP Right Cessation
-
1996
- 1996-12-30 US US08/773,615 patent/US5981114A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2658841B2 (ja) | 1997-09-30 |
| KR950015552A (ko) | 1995-06-17 |
| JPH07142368A (ja) | 1995-06-02 |
| US5981114A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| KR100689709B1 (ko) | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 | |
| KR100258655B1 (ko) | 접촉구조 형성방법 | |
| US6072242A (en) | Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same | |
| US5981149A (en) | Method for manufacturing semiconductor device | |
| KR0148617B1 (ko) | 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 | |
| JP2000150828A (ja) | 電子デバイス並びに半導体装置、及び電極形成方法 | |
| JPS62276552A (ja) | パタ−ン形成用マスク及びそれを用いた電子装置の製造方法 | |
| JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
| US5902717A (en) | Method of fabricating semiconductor device using half-tone phase shift mask | |
| JP3380941B2 (ja) | 線幅管理パターンおよびこれを用いた線幅管理方法 | |
| US6861176B2 (en) | Hole forming by cross-shape image exposure | |
| JP2850879B2 (ja) | 半導体素子のワード線製造方法 | |
| KR100834832B1 (ko) | 오버레이 계측설비를 이용한 패턴의 임계치수 측정방법 | |
| JP2887972B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR0169598B1 (ko) | 반도체 소자의 워드선 제조방법 | |
| JP4342202B2 (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| US20220415724A1 (en) | Multiple-level interconnect structure and manufacturing method thereof | |
| JP3788422B2 (ja) | 半導体装置の検査方法 | |
| KR960003003B1 (ko) | 초고집적 반도체장치 | |
| JPH03107845A (ja) | レジストパターンの検査方法 | |
| JPH10107209A (ja) | 半導体装置及びその製造方法 | |
| JPH0745507A (ja) | 半導体装置 | |
| KR100251227B1 (ko) | 웨이퍼 엣지에서의 막질 적층 방법 | |
| EP0477957A1 (en) | Process of fabricating semiconductor IC devices, including several lithographic steps and check patterns |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130503 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140502 Year of fee payment: 17 |
|
| EXPY | Expiration of term |