KR0169598B1 - 반도체 소자의 워드선 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 워드선 제조방법에 관한 것으로, Z자형 활성영역을 갖는 비대칭 메모리 단위 셀 구조에서 소자분리 산화막의 경계 부분에서의 난반사에 의한 워드선의 왜곡 정도를 보상해주는 방법으로서, 난반사로 변형되는 정도 만큼 양쪽 워드선을 상ㆍ하로 이동시켜 워드선의 중심점을 콘택의 중심점과 일치되도록하였으므로, 워드선 형성이 용이하고, 주변의 기타 층들과의 공정마진 여유도가 증가되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 워드선 제조방법

제1도는 종래기술에 따른 반도체소자의 설계 레이아웃도.

제2도는 제1도의 레이아웃을 이용하여 형성된 반도체 소자의 레이아웃도.

제3도는 제2도에서의 선 I - I 에 따른 단면을 이용하여 종래 제조 공정을 설명하기 위한 개략도.

제4도는 본발명에 따른 반도체소자의 설계 레이아웃도.

제5도는 제4도의 레이아웃에 따른 반도체소자의 워드선 제조방법을 설명하기 위하여 선 II - II 에 따른 단면을 도시한 개략도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체기판 2 : 활성영역

3 : 워드선 4 : 비트선 콘택

5 : 소자분리 산화막 6 : 게이트 산화막

7 : 다결정실리콘층 8 : 감광막

10 : 노광마스크 11 : 투명기판

12 : 광차단막 패턴

본 발명은 반도체소자의 워드선 제조방법에 관한 것으로서, 특히 Z자 형상의 활성영역을 갖는 비대칭 셀에서 워드선이 소자분리 산화막의 단차에 의해 나칭등이 발생하는 것을 고려하여 나칭에 의해 손상되는 부분을 보상할 수 있는 정도로 노광마스크의 워드선 패턴을 이동 형성하여 실제 패턴 형성시 워드선과 다른 층들과의 공정 마진을 향상시킬 수 있는 반도체소자의 워드선 제조방법에 관한 것이다.

최근의 반도체 소자의 고집적화 추세에 따라 더욱 미세한 패턴 형성이 필요하게 되며, 이러한 미세 패턴 형성 기술은 마스크가 되는 감광막패턴의 형성에 영향을 받는다.

상기 감광막패턴은 노광장치의 정밀도, 광의 파장 등과 같은 많은 제약 요인에 의해 어느 정도 이하의 미세 패턴을 형성할 수 없다.

예를들어, 사용되는 광파장이 각각 436,365 및 248㎚ 인 G-선, i-선 및 엑시머 레이저를 광원으로 사용하는 축소노광장치의 공정 분해능은 약 0.6㎛, 0.3㎛, 0.2㎛ 정도 크기의 선/스페이스를 형성하는 정도가 한계이며, 콘택홀의 경우에는 이 보다 더 크게 형성된다.

또한 전하를 저장하는 캐패시터와 트랜지스터로 이루어진 단위셀을 갖는 메모리소자는 64M DRAM급 이상인 경우 0.40㎛ 이하의 미세패턴을 가공하여야 한다.

이와 같이 고집적화된 반도체 장치의 미세 패턴을 실제 웨이퍼 상에 형성해 나갈 때 노광 마스크상에 형성된 패턴이 웨이퍼 상에 설계대로 나타나지 않은 경우가 셀의 고집적화가 될 수 있도록 심하게 나타나게 된다.

제1도는 종래기술에 따른 반도체소자의 설계 레이아웃도로서, Z자형상의 활성영역을 갖는 비대칭셀의 예이다.

먼저, 반도체기판(1)상에 Z자 형상의 활성영역(2)이 정의되며, 상기 활성영역(2)의 양측 부분을 지나는 워드선(3)이 형성되고, 상기 워드선(3) 사이의 활성영역(2)의 중앙 부분에 비트선 콘택(4)이 형성된다.

상기와 같은 설계에 따라 반도체소자를 형성하는 공정을 살펴보면 다음과 같다.

제2도 및 제3도는 종래 기술에 따른 반도체소자의 워드선 제조방법을 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.

먼저, 제3도에 도시되어있는 바와 같이, 반도체기판(1)상에 Z자 형상의 활성영역(2)을 정의하는 소자분리 산화막(5)을 형성하고, 상기 활성영역(2)상에 게이트산화막(6)을 형성하며, 상기 구조의 전표면에 워드선이 되는 다결정실리콘층(7)을 형성한 후, 상기 다결정실리콘층(7)상에 비노광영역이 패턴이 포지티브형 감광막(8)을 도포한다.

그다음 투명기판(11)상에 광차단막 패턴(12)이 형성되어있는 노광마스크(10)를 사용하여 상기 감광막(8)을 노광한 후, 노광된 부분을 현상 제거하여 감광막(8)패턴을 형성하고 이를 마스크로 다결정 실리콘층(7)을 식각하여 워드선(3)을 형성한다.

이때 상기 광차단막 패턴(12)은 상기 다결정실리콘층(7)에서 워드선(3)으로 예정되어있는 부분과 대응되는 위치에 형성되어 있다.

여기서 상기의 노광 공정시 소자분리 산화막(5)이 형성되어있어 활성영역(2) 부분과 단차가 져있으므로, 소자분리 산화막(5)의 경사 부분(S)에서의 난반사에 의해 그 맞은편 쪽의 감광막(8)이 노광되어 d1 만큼 패턴이 작게 형성된다.

따라서 제2도에 도시된 바와 같이, Z 자형 활성영역(2)에서 비트라인 콘택이 형성되는 중심 부분을 기준으로 경사부분(S)의 맞은편에 위치하는 워드선(3)이 심하게 노출식각되어 전체적으로 워드선(3)의 굴곡 부분이 좌우 비대칭으로 이지러지게 형성된다.

상기와 같은 종래 기술에 따른 반도체소자의 워드선 제조방법은 Z자 형상의 활성영역에서 비트라인 콘택을 중심으로 대칭되게 워드선이 설계되므로, 활성영역을 정의하는 소자분리 산화막의 경계 부분에서 난반사되는 빛에 의해 나칭이 발생하여 소자분리 산화막 경계부분 맞은편의 워드선이 사선으로 배치되는 Z자형의 경우에는 워드선이 좌우 비대칭으로 형성되어 후속 공정, 예를들어 비트라인 콘택이나 전하저장전극 콘택등의 공정시 공정여유도가 감소되어 공정수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.

본발명은 상기와 문제점을 해결하기 위한 것으로서, 본발명의 목적은 사선 방향의 활성영역을 정의하기 위한 소자분리 산화막의 경계 부분 맞은편의 워드선으로 예정되어 있는 도전층이 노출식각되는 정도를 고려하여 노광마스크의 광차단막 패턴을 형성하여 실제 노광 공정시 워드선이 비대칭으로 형성되는 것을 보상하여 후속 공정여유도를 증가시켜 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 워드선 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기위한 본발명에 따른 반도체소자의 워드선 제조방법의 특징은, 반도체기판상에 사선 방향으로 기울어진 형상의 활성영역을 정의하는 소자분리 산화막을 형성하는 공정과, 상기 활성영역상에 게이트산화막을 형성하는 공정과, 상기 구조의 전표면에 워드선이 되는 도전층을 형성하는 공정과, 상기 도전층상에 감광막을 형성하는 공정과, 상기 도전층에서 워드선으로 예정되어있는 부분과 대응되는 부분에 광차단막 패턴이 형성되어있는 노광마스크를 사용하여 상기 감광막을 선택 노광하되, 상기 광차단막 패턴이 형성하고자하는 워드선에 대하여 활성영역을 중심으로 상하로 소정거리 만큼 이동되어 비대칭으로 형성되어있고, 상기 활성영역과는 사선의 위쪽 부분에서 중첩되는 워드선은 활성영역의 중심 부분에 대하여 아래쪽으로 이동되어 있으며, 사선의 아래쪽과 중첩되는 워드선은 활성영역의 중심 부분에 대하여 위쪽으로 이동되어 있는 노광마스크를 사용하여 노광하는 공정과, 상기 감광막을 현상하여 상기 활성영역의 중심 부분에 대하여 대칭되게 형성되는 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 도전층을 식각하여 워드선을 형성하는 공정을 구비함에 있다.

이하, 본발명에 따른 반도체소자의 워드선 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

제4도는 본발명의 일실시예에 따른 반도체소자의 설계 레이아웃도이고, 제5도는 이 레이아웃에 따른 반도체소자의 워드선 제조방법을 설명하기 위한 개략도로서, 서로 연계시켜 설명한다.

먼저, 제4도에 도시되어있는 바와 같이, 반도체기판(1)상에 Z자 형상의 활성영역(2)을 정의하고, 활성영역(2)의 중앙부분에 위치하는 비트라인 콘택(4)의 좌우 양측을 지나는 워드선(3)을 각각 아래ㆍ위로 이동시켜 설계한다.

이와 같은 이동된 워드선(3) 설계는 콘택홀 패턴 마스크와는 설계도면상으로는 중첩마진 여유도가 없게 되거나, 서로 단락되어 반도체설계상 에러로 나타날 수도 있는 등, 설계 규칙에 위배되더라도 좌측의 워드선은 아래쪽으로 웨이퍼상에서 0.01 ~ 0.1㎛ 정도 이동시키고, 오른쪽의 워드선은 윗쪽으로 웨이퍼상에서 0.01 ~ 0.1㎛ 정도 이동시킨다. 상기에서 워드선들의 이동정도는 디자인 룰의 10% 이내로한다.

그러나 이와 같이 설계 규칙에서는 중첩 마진 범위를 벗어나지만, 실제 웨이퍼상에는 정상적인 워드선을 얻을 수 있다.

즉 제4도의 설계대로 반도체소자를 형성하면, 제5도에 도시되어 있는 바와 같이, 반도체기판(1)상에 활성영역(2)을 정의하는 소자분리 산화막(5)을 형성하고, 상기 활성영역(2)상에 게이트 산화막(6)을 형성한 후, 상기 구조의 전표면에 다결정실리콘층(7)과 포지티브형 감광막(8)을 순차적으로 형성한다.

그다음 투명기판(11)상에 광차단막 패턴(12)이 제7도의 워드선(3)과 대응되는 부분에 형성되어있는 노광마스크(10)를 사용하여 상기 감광막(8)을 노광하고, 노광된 부분을 현상 제거하여 감광막(8) 패턴을 형성한다.

그후, 상기 감광막패턴(8)을 마스크로 다결정실리콘층(7)을 식각하여 워드선(3)을 형성한다.

이때 상기 활성영역(2) 좌ㆍ우의 워드선(3)이 설계시에는 비트라인 콘택(4)에 대하여 아래ㆍ윗쪽으로 d 만큼 이동되어있으므로, 노광 공정시 소자분리 산화막(5)의 경사 부분(S)에서의 난반사에 의해 그 맞은편 쪽의 감광막(8)이 노광된다.

따라서 실제로는 제5도에서의 같이, 좌측 감광막(8)은 C3만큼 마스크가 크게 형성되어있어 형성되는 위치(C2)는 종래의 위치(C1)에 비해 크게 형성되며, 결과적으로 워드선(3)은 상기 비트라인 콘택(4)을 중심으로 좌우 대칭으로 형성된다.

상기에서 이동시키는 정도는 디자인 룰에 따라 다르며, 디자인 룰 0.35㎛ 정도인 64M DRAM에서는 Z 셀 구조에서 경사각이 45°이내 일때, 보통, 0.01~1㎛ 정도이다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 워드선 제조방법은 Z자형 활성영역을 갖는 비대칭 메모리 단위 셀 구조에서 소자분리 산화막의 경계 부분에서의 난반사에 의한 워드선의 왜곡 정도를 보상해주는 방법으로서, 난반사로 변형되는 정도 만큼 양쪽 워드선을 상ㆍ하로 이동시켜 워드선의 중심점을 콘택의 중심점과 일치되도록하였으므로, 워드선 형성이 용이하고, 주변의 기타층들과의 공정마진 여유도가 증가되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (3)

1. 반도체기판상에 사선 방향으로 기울어진 형상의 활성영역을 정의하는 소자분리 산화막을 형성하는 공정과, 상기 활성영역상에 게이트산화막을 형성하는 공정과, 상기 구조의 전표면에 워드선이 되는 도전층을 형성하는 공정과, 상기 도전층상에 감광막을 형성하는 공정과, 상기 도전층에서 워드선으로 예정되어있는 부분과 대응되는 부분에 광차단막 패턴이 형성되어있는 노광마스크를 사용하여 상기 감광막을 선택 노광하되, 상기 광차단막 패턴이 형성하고자하는 워드선에 대하여 활성영역을 중심으로 상하로 소정거리 만큼 이동되어 비대칭으로 형성되어있고, 상기 활성영역과는 사선의 위쪽 부분에서 중첩되는 워드선은 활성영역의 중심 부분에 대하여 아래쪽으로 이동되어 있으며, 사선의 아래쪽과 중첩되는 워드선은 활성영역의 중심 부분에 대하여 위쪽으로 이동되어 있는 노광마스크를 사용하여 노광하는 공정과, 상기 감광막을 현상하여 상기 활성영역의 중심 부분에 대하여 대칭되게 형성되는 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 도전층을 식각하여 워드선을 형성하는 공정을 구비하는 반도체소자의 워드선 제조방법.
2. 제1항에 있어서, 상기 워드선을 디자인룰의 10% 이하의 범위에서 이동시키는 것을 특징으로하는 반도체소자의 워드선 제조방법.
3. 제1항에 있어서, 상기 워드선을 0.01~1㎛ 만큼 이동시키는 것을 특징으로하는 반도체소자의 워드선 제조방법.