KR100192928B1 - 오픈 비트선 반도체소자 - Google Patents
오픈 비트선 반도체소자 Download PDFInfo
- Publication number
- KR100192928B1 KR100192928B1 KR1019950031462A KR19950031462A KR100192928B1 KR 100192928 B1 KR100192928 B1 KR 100192928B1 KR 1019950031462 A KR1019950031462 A KR 1019950031462A KR 19950031462 A KR19950031462 A KR 19950031462A KR 100192928 B1 KR100192928 B1 KR 100192928B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- semiconductor device
- active regions
- open bit
- open
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 오픈 비트선 반도체소자에 관한 것으로, 렬간에 엇갈리게 배치된 활성영역들 사이에 한렬씩 건너뛰어서 비트선이 형성되어 있고, 상기의 비트선은 그 양측의 활성영역들과 접촉되도록 오픈 비트선 반도체소자를 형성하였으므로, 소자의 고집적화에 유리하며, 비트선 피치가 증가되어 센스 엠프의 배치 설계가 용이하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
Description
제1도는 종래 기술에 따라 형성된 오픈 비트선 반도체소자의 레이아웃도.
제2도는 본 발명의 일실시예에 따른 오픈 비트선 반도체소자의 레이아웃도.
제3도는 본 발명의 다른 실시예에 따른 오픈 비트선 반도체소자의 레이아웃도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 활성영역
3 : 워드선 4 : 비트선
5 : 비트선 콘택 6 : 체널저지층
Z, 2Z : 비트선 피치
본 발명은 오픈 비트선 반도체소자에 관한 것으로서, 특히 활성영역의 양측으로 비트선이 지나가는 오픈 비트선 방식의 반도체소자에서 비트선의 양측에 위치하는 활성영역에 비트선 콘택을 형성하여 비트선 피치를 증가시켜 센스 엠프의 배치가 용이하고, 비트선 형성이 용이하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 오픈 비트선 반도체소자에 관한 것이다.
최근 반도체 소자의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있으며, 사진 현상 공정에 의해 형성되는 감광막 패턴은 반도체 소자의 제조공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다.
종래 반도체소자의 미세패턴 제조방법을 살펴보면 다음과 같다.
먼저, 미세패턴이 되는 피식각 도전층이 형성되어 있는 반도체 웨이퍼상에 감광제와 수지(resin) 등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 균일하게 도포하고, 감광막을 선택적으로 노광한 후, 상기 감광막을 알카리성 현상액으로 처리하여 상기 감광막을 선택적으로 제거하여 감광막패턴을 형성하고, 상기 감광막패턴을 마스크로 도전층을 식각하여 미세패턴을 형성한다.
상기와 같은 종래 도전배선 미세패턴은 배선의 폭 및 배선간 간격 즉 선/스페이스가 상기 감광막패턴에 의해 조절된다.
따라서 감광막패턴의 미세 패턴화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되었다.
일반적인 감광막패턴 형성 기술은 노광장치의 정밀도, 광의 파장 등과 같은 많은 제약 요인에 의해 어느 정도 이하의 미세 패턴을 형성할 수 없다.
예를들어, 사용되는 광파장이 각각 436, 365 및 248nm인 G-선, i-선 및 엑시머레이저를 광원으로 사용하는 축소노광장치의 공정 분해능은 약 0.7㎛, 0.5㎛, 0.3㎛정도 크기의 선/스페이스를 형성하는 정도가 한계이며, 콘택홀의 경우에는 이 보다 더 크게 형성된다.
또한 상기와 같이 축소노광 장치의 광분해능 한계치 이하의 미세패턴을 형성하기 위하여 노광장치의 광파장을 짧게하여 X-선이나 전자빔을 광원으로 사용하거나, 랜즈 구경 및 장비의 정밀도를 증가시키고, 노광마스크(photo mask)로 위상반전 마스크(phase shift mask)를 사용하기도 한다.
또한 공정상의 개발로는 삼층 레지스트 방법을 사용하여 i선 노광 기술로 0.3㎛의 라인/스페이스를 구현하는데, 이 방법은 공정이 복잡하고, 공정시간이 길어지며, 두꺼운 하측 감광막이 불규칙하게 형성된다.
제1는 종래 기술에 따른 오픈 비트선 반도체소자의 레이아웃도이다.
먼저, 반도체기판(1)상에 직사각 형상의 활성영역(2)들이 열과 횡을 맞추어 다수렬로 정의되어 있으며, 일련의 워드선(3)들이 상기 활성영역(2)들 양측을 가로질러 세로 방향으로 형성되어 있고, 상기 활성영역(2)들 사이의 공간 즉 소자분리 영역상으로 비트선(4)들이 Z의 피치를 가지고 가로 방향으로 형성되어 있다.
여기서 상기 비트선(4)들은 일측, 예를들어 상측 방향으로만 돌출되어 상기 활성영역(2)과 접촉되는 비트선 콘택(5)이 형성되어 있어, 상기 워드선(3)들과 워드선 콘택은 상기 비트선 콘택((5)의 양측에 위치하게 된다.
상기와 같은 종래 기술에 따른 오픈 비트선 반도체소자는 비트선의 피치가 작아지는 경우 각각의 피치 마다 센스 엡프를 형성하여야 하므로, 디자인 롤에 따른 설계가 어려워지고, 공정여유도가 감소되어 소자의 고집적화가 어렵고, 공정수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 비트선의 양측에 위치하는 활성영역에 비트선 콘택을 형성하여 비트선의 피치를 증가시켜 센스 엠프의 배치를 용이하게 하여 소자의 고집적화에 유리하고 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 오픈 비트선 반도체소자를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 오픈 비트선 반도체소자의 특징은, 오픈 비트선 반도체소자에 있어서, 반도체기판상에 사각형상으로 형성되어 각렬별로 중심 부분이 엇갈리게 배치되어 있는 활성영역들과, 상기 활성영역들의 열 사이의 소자분리 영역상에 한렬 건너 마다 형성되어 있고, 양측에 위치하는 활성영역과 접촉되는 콘택들이 형성되어 있는 비트선을 구비함에 있다.
이하, 본 발명에 따른 오픈 비트선 반도체소자에 관하여 첨부 도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 일실시예에 따른 오픈 비트선 반도체소자의 레이아웃도이다.
먼저, 반도체소자(1) 상에 사각형상의 활성영역(2)들이 메트릭스 형상으로 배치되어 있어, 상기 활성영역(2)들은 각렬별로 서로 엇갈리게 배열되어 있으며, 다결정실리콘층 패턴으로된 일련의 워드선(3)들이 일정 간격으로 세로 방향으로 연장되어 있어, 상기 활성영역(2)들의 중심 부분의 양측에 워드선(3)이 지나가도록 배치된다.
또한 상기 활성영역(2)들의 렬 사이에 한렬 걸러 마다 비트선(4)들이 형성되어 있고, 상기 활성영역(2)의 중심 부분을 향하여 비트선(4)이 양측으로 돌출되어 있어 상기 활성영역(2)과 접촉되는 비트선 콘택(5)이 형성되어 있다. 따라서 상기 비트선 콘택(5)의 양측으로 워드선(3)이 지나가게 되며, 상기 비트선(4)의 피치가 2배 증가되어 2Z가 된다.
제3도는 본 발명의 다른 실시예에 따른 오픈 비트선 반도체소자의 레이아웃도이다.
먼저, 반도체기판(1) 상에 가로 방향으로 길게 활성영역(2)들이 정의되어 있으며, 상기 활성영역(2)에서 소자분리 영역으로 예정되어 있는 부분에는 소자분리를 위한 채널저지층(6)이 형성되어 있다. 상기 채널저지층(6)은 반도체기판(1)과 동일한 도전형의 불순물 이온주입방법으로 사각형상으로 형성되어 있어 상기 활성영역(2)들은 각렬별로 서로 엇갈리게 배열되어 있다.
또한 상기 활성영역(2)의 중심 부분의 양측으로 지나가도록 배치된 일련의 워드선(3)들이 일정 간격으로 세로 방향으로 연장되어 있으며, 상기 활성영역(2)들 사이의 소자분리영역상에 한렬 걸러 마다 비트선(4)들이 형성되어 있고, 상기 활성영역(2)의 중심 부분을 향하여 비트선(4)이 양측으로 돌출되어 있어 상기 활성영역(2)과 접촉되는 비트선 콘택(5)이 형성되어 있다.
상기와 같이 본 발명에 따른 오픈 비트선 반도체소자는 셀의 길이방향 크기가 증가되는 단점이 있으나, 상기 셀의 늘어난 최대한의 크기가 폴디드(folded) 비트선 방식과 같고, 1개의 비트선과 접촉되는 셀의 갯수가 증가되므로 셀/페리의 면적 비율이 증가되어 상기의 면적 증가분을 보상한다.
이상에서 설명한 바와 같이, 본 발명에 따른 오픈 비트선 반도체소자는 렬간에 엇갈리게 배치된 활성영역들 사이에 한렬씩 건너뛰어서 비트선이 형성되어 있고, 상기의 비트선은 그 양측의 활성영역들과 접촉되도록 오픈 비트선 반도체소자를 형성하였으므로, 소자의 고집적화에 유리하며, 비트선 피치가 증가되어 센스 엠프의 배치설계가 용이하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (2)
- 오픈 비트선 반도체소자에 있어서, 반도체기판상에 사각형상으로 형성되어 각렬별로 중심 부문이 엇갈리게 배치되어 있는 활성영역들과, 상기 활성영역들의 열 사이의 소자분리 영역상에 한렬 건너 마다 형성되어 있고, 양측에 위치하는 활성영역과 접촉되는 콘택들이 형성되어 있는 비트선을 구비하는 오픈 비트선 반도체소자.
- 제1항에 있어서, 상기 활성영역이 한방향으로 길게 형성되고, 셀간의 구분을 위하여 소자분리 영역으로 예정되어 있는 부분에는 기판과 동일한 도전형의 불순물 이온주입에 의해 형성된 채널저지층을 구비하는 것을 특징으로 하는 오픈 비트선 반도체소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031462A KR100192928B1 (ko) | 1995-09-22 | 1995-09-22 | 오픈 비트선 반도체소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031462A KR100192928B1 (ko) | 1995-09-22 | 1995-09-22 | 오픈 비트선 반도체소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018577A KR970018577A (ko) | 1997-04-30 |
| KR100192928B1 true KR100192928B1 (ko) | 1999-06-15 |
Family
ID=19427634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031462A KR100192928B1 (ko) | 1995-09-22 | 1995-09-22 | 오픈 비트선 반도체소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192928B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724666B1 (ko) | 2005-03-16 | 2007-06-04 | 가부시끼가이샤 도시바 | 반도체 메모리 및 그 제조 방법 |
| KR101086883B1 (ko) | 2010-07-27 | 2011-11-30 | 주식회사 하이닉스반도체 | 센스 앰프를 구비한 반도체 메모리 장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000020762A (ko) * | 1998-09-23 | 2000-04-15 | 윤종용 | 반도체 메모리소자 |
| KR100706233B1 (ko) * | 2004-10-08 | 2007-04-11 | 삼성전자주식회사 | 반도체 기억 소자 및 그 제조방법 |
-
1995
- 1995-09-22 KR KR1019950031462A patent/KR100192928B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724666B1 (ko) | 2005-03-16 | 2007-06-04 | 가부시끼가이샤 도시바 | 반도체 메모리 및 그 제조 방법 |
| KR101086883B1 (ko) | 2010-07-27 | 2011-11-30 | 주식회사 하이닉스반도체 | 센스 앰프를 구비한 반도체 메모리 장치 |
| US8369124B2 (en) | 2010-07-27 | 2013-02-05 | SK Hynix Inc. | Semiconductor memory apparatus having sense amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018577A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8580685B2 (en) | Integrated circuit having interleaved gridded features, mask set, and method for printing | |
| KR100554514B1 (ko) | 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법. | |
| US20100028809A1 (en) | Double patterning for lithography to increase feature spatial density | |
| KR100306446B1 (ko) | 마이크로디바이스 및 그 구조부분 | |
| US20160260639A1 (en) | Formation method | |
| US6864021B2 (en) | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process | |
| KR100192928B1 (ko) | 오픈 비트선 반도체소자 | |
| US5933724A (en) | Method of manufacturing a semiconductor integrated circuit device using a photomask in which transmitted light beam intensities are controlled | |
| KR20000047483A (ko) | 노광방법 및 그를 사용한 디바이스제조방법 | |
| US7144690B2 (en) | Photolithographic methods of using a single reticle to form overlapping patterns | |
| JP3526981B2 (ja) | 半導体集積回路の配線構造 | |
| US8685630B2 (en) | Methods of forming a pattern in a material and methods of forming openings in a material to be patterned | |
| US6383691B1 (en) | Photomask and method for increasing image aspect ratio while relaxing mask fabrication requirements | |
| KR920010354A (ko) | 반도체 패턴의 반복노광에 의한 집적회로 제조방법 | |
| KR101616744B1 (ko) | 포토 마스크, 기판의 노광 방법, 패턴의 형성방법 및 반도체 소자의 제조방법 | |
| US6020092A (en) | Partial one-shot electron beam exposure mask and method of forming a partial one-shot electron beam exposure pattern | |
| KR20010081502A (ko) | 작은 피치의 개구부 이미지들을 구비하는 반도체 메모리소자 개구부 제조용 포토마스크, 감소된 크기의개구부들을 제조하기 위한 사진 식각 방법 및 이 방법에의해 제조된 개구부를 포함하는 반도체 메모리 소자 | |
| KR0169598B1 (ko) | 반도체 소자의 워드선 제조방법 | |
| KR100653991B1 (ko) | 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법 | |
| US7790525B2 (en) | Method of achieving dense-pitch interconnect patterning in integrated circuits | |
| KR100653988B1 (ko) | 포토 마스크 | |
| KR100760916B1 (ko) | 반도체 소자의 레티클 제조 방법 | |
| KR19980077753A (ko) | 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법 | |
| KR0126636B1 (ko) | 반도체소자의 패턴 형성방법 | |
| KR20080029490A (ko) | 보조패턴을 구비하는 포토마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |