JP3090283B2 - 電子線描画方法 - Google Patents
電子線描画方法Info
- Publication number
- JP3090283B2 JP3090283B2 JP03217227A JP21722791A JP3090283B2 JP 3090283 B2 JP3090283 B2 JP 3090283B2 JP 03217227 A JP03217227 A JP 03217227A JP 21722791 A JP21722791 A JP 21722791A JP 3090283 B2 JP3090283 B2 JP 3090283B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- aperture
- pattern
- resist
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
体装置の回路パターン等を高速、高精度に描画するため
の電子線描画方法に関する。
クなしで形成できる特徴があるため、最先端の素子や大
規模集積回路(LSI)の研究開発には不可欠の技術で
ある。しかし逐次的にパターンを描画してゆくため生産
性が低いという問題があった。生産性を大きく向上する
方法として、特開昭62−260322に記載された方
法がある。この方法は周期的に繰り返されたパターン
(以下、配列パターンと称する)の単位図形をアパーチ
ャー(開口)としてアパーチャー支持台に形成してお
き、これにより成形された電子線(以下、任意形状電子
線と称する)を繰り返し照射するもので、これにより、
可変成形電子線を用いて描画する場合よりもショット数
を大幅に低減して生産性を大きく向上させることができ
る。なお、特開平4−261012には、近接効果によ
って生じる1チップ内の寸法分布を補正するための技術
が記載されているが、プロセスの違いによる寸法誤差を
補正する技術については記載されていない。
したレジストのパターン幅は必ずしも入射した電子線の
幅に等しくない。すなわち一定量の寸法シフトを生じる
ことがある。これは電子線レジストの種類や塗布膜厚に
依存して変化するものである。可変成形型の電子線描画
法において、描画、現像後のパターン寸法が所望の寸法
より一定量シフトしている場合には描画パターンデータ
に補正を加えて描画、現像後のレジスト寸法が所望の寸
法となるようにしていた。
を用いた電子線描画方法においてはアパーチャー支持台
に造り付けられたアパーチャーによりパターンを形成し
ているため、電子線の幅を自由に変化させることは困難
であるという問題があった。すなわち、電子線描画、現
像の後、得られたレジストパターンが所望の寸法と異な
っていた場合、アパーチャー支持台を再び作り直さねば
ならないという問題があった。
法の制御の容易な任意形状電子線が得られる電子線描画
方法を提供することにある。
に、本発明の電子線描画方法は、電子線を照射して基板
主面にパターンを形成するものであって、第1のパター
ンを描画するために第1のパターンに第1の補正幅を加
えた形状に電子線を成型するための第1のアパーチャー
と、第1のパターンに第1の補正幅と異なる第2の補正
幅を加えた形状に電子線を成型するための第2のアパー
チャーとを有するアパーチャー支持台を備え、加工プロ
セスの変更に応じて上記それぞれのアパーチャーを選択
し、電子線を照射して上記基板主面にパターンを形成す
るようにしたものである。上記の第1及び第2の補正幅
は、アパーチャーにより成型された電子線が縮小されて
描画すべきパターンの大きさに換算して0.02ミクロ
ンから0.2ミクロンの範囲の値であることが好まし
い。また、上記アパーチャー支持台には可変成形可能な
矩形のアパーチャーを設け、その可変成形可能な矩形の
アパーチャーを用いて電子線を照射して基板主面にパタ
ーンを形成するようにすることが好ましい。また、成型
された電子線を照射してレジストにパターンを形成する
ときに、電子線を成型するためのアパーチャーは、描画
すべきパターンの幅を電子線の縮小率で除した値に上記
レジストの処理条件によって生じる寸法シフトを補正す
るための一定量の補正量を加えた幅を有するようにする
ことができる。
も負のときもある。従って、アパーチャーの幅は、設計
データから細くなる場合も太くなる場合もある。これは
電子線レジストの材質やプロセスの条件によって決まる
が、一般的には、アパーチャーの幅は、ポジ型のレジス
トを用いるときは設計データから細くすることが好まし
く、ネガ型のレジストを用いるときは、設計データから
太くすることが好ましい。しかし、ネガ型のレジストを
用いても設計データから細くする場合もある。
は、予め描画、現像時に生じる寸法シフトを補正したパ
ターンのアパーチャーをアパーチャー支持台上に形成し
ているので所望の寸法のレジストパターンが得られる。
また寸法補正量を変えた複数のアパーチャーを同一アパ
ーチャー支持台に形成すればレジスト膜厚等の加工プロ
セスの変更による寸法シフトの変化に対しても新たにア
パーチャー支持台を作り直す必要はない。
図、その製造工程を示すためのその部分断面図及び繰り
返し単位図形を示す図である。このアパーチャー支持台
は、設計開口寸法0.3ミクロンを有するメモリーLS
Iに適用する。図1(a)はメモリーセル(2ビット
分)の繰り返し単位図形101を示すものである。図1
(b)は図1(a)に示したパターンを実現するための
任意形状電子線用のアパーチャー支持台102を示して
いる。本実施例で用いた電子線描画装置の光学系の縮小
率が25分の1であるためアパーチャー支持台上のアパ
ーチャー103の大きさは25倍されたものになってい
ることに注意する必要がある。設計上0.3ミクロンの
パターンはアパーチャー支持台上では7.5ミクロンと
なるが、電子線レジストの描画、現像時の寸法シフトを
考慮して6.25ミクロンの大きさで形成されている。
製造した。シリコン単結晶基板上に、ノボラック樹脂か
らなる下層レジスト、塗布ガラス(SOG)からなる
り、エッチングの選択性を向上させるための中間層及び
電子線レジスト層によりなる構造、いわゆる三層レジス
ト構造を形成し、最上層の電子線レジスト層にパターン
描画し、現像後、エッチングにより下層レジストまでパ
ターンを形成し、このパターンをマスクとしてシリコン
単結晶基板を約20ミクロンの深さまでエッチングす
る。次にシリコン基板の裏面を周辺部を除いてエッチン
グして、上記表面からエッチングされた部分にアパーチ
ャーを形成する。
る電子線描画装置の模式図を示す。電子銃401より放
出された電子線402は複数の電子レンズ403、40
4により集束され偏向レンズ405、406により偏向
されて可動ステージ407上のウエハー408に照射さ
れる。この時電子線の形状は2つのアパーチャー支持台
409と410によって決定される。第2のアパーチャ
ー支持台410に本発明のアパーチャーを搭載し、電子
線成形レンズ411及び412により第2アパーチャー
支持台410上の任意のアパーチャーを選択して使用す
る。同時にアパーチャー支持台410の中心部に矩形の
アパーチャーを形成しておけば可変成形型電子線描画装
置としても使用することができる。
装置(加速電圧50kV)の第2のアパーチャー支持台
410として搭載し、図1(c)に示したように、膜厚
1ミクロンのノボラック樹脂系をベースとしたポジ型の
電子線レジスト104を塗布したシリコン基板105に
描画を行った。この時の電子線照射量は、80μC/c
m2であった。その後、テトラメチルアンモニウムハイ
ドロオキサイド(TMAH)の2.38%水溶液中で1
50秒の現像を行って図1(c)に断面図を示したレジ
スト形状を得た。この時の開口寸法は0.3ミクロン±
0.03ミクロンであり、許容誤差内に制御することが
できた。
部分平面図及びそれと対応するメモリーセルパターンを
示す図である。ここには設計寸法が0.25ミクロンの
配線パターンを有するメモリーLSIのメモリーセルパ
ターンが示されている。本実施例は、いわゆる三層レジ
スト構造の最上層の電子線レジスト層に描画を行った例
である。三層レジスト構造においては電子線レジスト層
の描画、現像時の寸法シフトのみならず電子線レジスト
層から中間層、中間層から下層レジストにパターンを転
写するときにも寸法が変化する問題がある。このため任
意形状の電子線を得るためのアパーチャー支持台に形成
するパターンはこれらを考慮してパターン幅を決定する
必要がある。
の繰り返し単位図形201を示したもので、最小寸法は
線幅、線間隔とも0.25ミクロンである。図2(b)
はアパーチャー支持台の部分平面図で、任意形状電子線
を得るためのアパーチャー群を示している。アパーチャ
ーは最大250ミクロン角の大きさが可能であり、本実
施例の電子線描画装置の光学系の縮小率は50分の1で
あるため、これはウエハー上で電子ビームサイズ5ミク
ロン角となる。そのため、アパーチャー支持台には多数
の繰り返し単位図形を配置できるが、図面を簡略化する
ために、図2(b)には一部の繰り返し単位図形のみを
示している。
光学系の縮小率は50分の1であるため、ウエハー上の
0.25ミクロンはアパーチャー支持台上では12.5
ミクロンとなる。描画、現像時及び三層レジストでのエ
ッチング転写時の寸法シフトを考慮して本実施例におい
てはアパーチャー支持台上の寸法で14.5ミクロン
(アパーチャー202)、13.5ミクロン(アパーチ
ャー203)、12.5ミクロン(アパーチャー20
4)、11.5ミクロン(アパーチャー205)、1
0.5ミクロン(アパーチャー206)の5種類のアパ
ーチャーと可変成形電子線を得るためのアパーチャー2
07を同一アパーチャー支持台208の上に形成した。
アパーチャー支持台はシリコン単結晶であり、アパーチ
ャーは実施例1と同様にシリコン単結晶にエッチングに
より穴開けをすることにより形成した。
画装置を用いて描画、現像し、ウエハー上の三層レジス
トの下層レジストまでエッチング転写した後のパターン
寸法を図3に示す。同図の横軸はアパーチャー支持台上
のパターン寸法、縦軸は転写後のレジスト寸法を示す。
三層レジスト構造の下層レジストの厚さをパラメーター
として図中には示してある。下層レジストのエッチング
転写時のサイドエッチングによって下層レジスト膜厚が
厚い場合には寸法シフトがやや大きくなる。本実施例で
は複数のパターン幅のアパーチャーを有しているので加
工プロセスの小変更があった場合においても再度アパー
チャー支持台を作製し直す必要がなく、迅速に高精度の
レジストパターンを得ることができる。
ガビットのランダムアクセスメモリ(DRAM)LSI
のコンタクトホール形成を行った例を示す。微細な穴形
状を加工する工程以外は波長365nmの光を用いた縮
小投影露光法を用いてパターニングを行った。図5
(a)は半導体装置の1ビット分のメモリー素子を示す
断面図である。シリコン基板501上にポリシリコンゲ
ート502、その上に絶縁膜503、その上に電子線レ
ジスト504が形成されている。絶縁膜503にコンタ
クトホールを形成するための電子線レジスト504のパ
ターンニング工程で、図1(b)に示したアパーチャー
支持台を用い、コンタクトホールパターン505に電子
線を照射し、現像して図5(a)に示した形状とした。
る半導体装置の1チップ全体を示す平面図である。チッ
プ506のメモリーマット部507に、図5(a)に示
したメモリー素子のパターンが規則正しく配列されてい
る。残りの領域である周辺回路部508は可変成形電子
線を用いて描画を行った。
工程を経て半導体装置が完成するが、コンタクトホール
の場合と同様、微細穴形状の加工には本発明のアパーチ
ャー支持台を用いた電子線描画により、その他の工程に
は縮小投影露光法を用いて形成した。
より、電子線レジストの描画、現像過程で生じるパター
ンの寸法シフトを補正することができるため、高精度の
パターニングが可能となった。
る補正値を加えた複数の同一形状のアパーチャーを設け
た場合は、加工プロセスの変更の必要が生じた場合にお
いても任意形状電子線を成形するためのアパーチャー支
持台を作製し直す必要がなく、迅速に高精度のレジスト
パターンを得ることができた。
施例のアパーチャー支持台の平面図及びその製造工程を
示すためのアパーチャー支持台の部分断面図である。
の実施例のアパーチャー支持台の部分平面図である。
を示す図である。
ある。
と半導体装置の1チップ全体を示す平面図である。
07 アパーチャー 104、504 電子線レジスト 105 シリコン基板 401 電子銃 402 電子線 403、404 電子レンズ 405、406 偏向レンズ 407 可動ステージ 408 ウエハー 501 シリコン基板 502 ポリシリコンゲート 503 絶縁膜 505 コンタクトホールパターン 506 チップ 507 メモリーマット部 508 周辺回路部
Claims (3)
- 【請求項1】電子線を照射して基板主面にパターンを形
成する電子線描画方法であって、電子線照射に用いられ
る電子線描画装置は、第1のパターンを描画するために
上記第1のパターンに第1の補正幅を加えた形状に電子
線を成型するための第1のアパーチャーと、上記第1の
パターンに上記第1の補正幅と異なる第2の補正幅を加
えた形状に電子線を成型するための第2のアパーチャー
とを有するアパーチャー支持台を備え、加工プロセスの
変更に応じて上記それぞれのアパーチャーを選択し、電
子線を照射して上記基板主面にパターンを形成すること
を特徴とする電子線描画方法。 - 【請求項2】上記第1及び第2の補正幅は、上記アパー
チャーにより成型された電子線が縮小されて描画すべき
パターンの大きさに換算して0.02ミクロンから0.
2ミクロンの範囲の値であることを特徴とする請求項1
に記載の電子線描画方法。 - 【請求項3】上記アパーチャー支持台には可変成形可能
な矩形のアパーチャーを有し、その可変成形可能な矩形
のアパーチャーを用いて電子線を照射して基板主面にパ
ターンを形成することを特徴とする請求項1に記載の電
子線描画方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03217227A JP3090283B2 (ja) | 1991-08-28 | 1991-08-28 | 電子線描画方法 |
US07/858,868 US5250812A (en) | 1991-03-29 | 1992-03-27 | Electron beam lithography using an aperture having an array of repeated unit patterns |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03217227A JP3090283B2 (ja) | 1991-08-28 | 1991-08-28 | 電子線描画方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0555121A JPH0555121A (ja) | 1993-03-05 |
JP3090283B2 true JP3090283B2 (ja) | 2000-09-18 |
Family
ID=16700841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03217227A Expired - Lifetime JP3090283B2 (ja) | 1991-03-29 | 1991-08-28 | 電子線描画方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3090283B2 (ja) |
-
1991
- 1991-08-28 JP JP03217227A patent/JP3090283B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0555121A (ja) | 1993-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4992825A (en) | Method of forming pattern and projection aligner for carrying out the same | |
US7772575B2 (en) | Stencil design and method for cell projection particle beam lithography | |
US5573634A (en) | Method for forming contact holes of a semiconductor device | |
US4419182A (en) | Method of fabricating screen lens array plates | |
US5250812A (en) | Electron beam lithography using an aperture having an array of repeated unit patterns | |
KR20040045276A (ko) | 반도체 장치의 제조 방법 | |
EP0374701B1 (en) | Mask for exposing wafer with radiation and its exposing method | |
KR100253052B1 (ko) | 패턴형성방법 및 패턴형성장치 | |
EP0061939A2 (en) | The provision of conductors in electronic devices | |
JP3090283B2 (ja) | 電子線描画方法 | |
US6777172B2 (en) | Method and apparatus for using an excimer laser to pattern electrodeposited photoresist | |
JP2001007013A (ja) | 転写マスクブランクス及びその製造方法 | |
JP4691840B2 (ja) | マスクパターン生成方法およびフォトマスク | |
US7181722B2 (en) | Method of dividing circuit pattern, method of manufacturing stencil mask, stencil mask and method of exposure | |
US5990540A (en) | Semiconductor device and method for manufacturing the same | |
JP2000331905A (ja) | 荷電粒子線露光用転写マスクブランクスの製造方法 | |
US7107562B2 (en) | Method and apparatus for the arrangement of contact-making elements of components of an integrated circuit, computer-readable storage medium and program element | |
KR100192928B1 (ko) | 오픈 비트선 반도체소자 | |
US6809800B2 (en) | Apparatus for patterning a semiconductor wafer | |
JP2004087715A (ja) | 電子ビーム露光方法、半導体装置、露光パターンデータ処理方法およびプログラム | |
JP2001057331A (ja) | 重ね合わせ電子露光用転写マスク及びその製造方法 | |
JP2002365787A (ja) | 投影マスク、電子線露光方法、電子線露光装置、半導体装置及び半導体装置の製造方法 | |
JP2004259744A (ja) | 電子線描画装置、ホールパターンの露光方法および半導体装置の製造方法 | |
JPS58101427A (ja) | 半導体装置の製造方法 | |
JP2945471B2 (ja) | 荷電ビーム用マスクおよびこれを用いた荷電ビーム露光方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |