KR920010354A - 반도체 패턴의 반복노광에 의한 집적회로 제조방법 - Google Patents

반도체 패턴의 반복노광에 의한 집적회로 제조방법 Download PDF

Info

Publication number
KR920010354A
KR920010354A KR1019910019878A KR910019878A KR920010354A KR 920010354 A KR920010354 A KR 920010354A KR 1019910019878 A KR1019910019878 A KR 1019910019878A KR 910019878 A KR910019878 A KR 910019878A KR 920010354 A KR920010354 A KR 920010354A
Authority
KR
South Korea
Prior art keywords
pattern
film
regions
exposing
substrate
Prior art date
Application number
KR1019910019878A
Other languages
English (en)
Other versions
KR950002876B1 (ko
Inventor
다이지 에마
히사쓰구 시라이
가쓰요시 고바야시
마사오 다구찌
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR920010354A publication Critical patent/KR920010354A/ko
Application granted granted Critical
Publication of KR950002876B1 publication Critical patent/KR950002876B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/946—Step and repeat

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 패턴의 반복노광에 의한 집적회로 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 광학장치의 촛점심도와 패턴크기 간의 관계도,
제3도는 본 발명의 제1실시예에서 사용된 반도체 웨이퍼를 나타낸 도면.

Claims (9)

  1. 기판(1,2)상에 복수의 영역들(A)을 한정하는 단계와, 제1패턴이 상기 복수의 영역들상에, 동시에 노광되도록 상기 복수의 영역들 위에 연장된 제1패턴(WL, BL)을 노광하는 단계와, 상기 복수의 영역들 각각에 대해 연속하여 사이즈와 형상이 동일하고 서로 분리된 복수의 제2패턴들(20,29)을 노광하는 단계를 포함하는 것이 특징인 반도체 패턴의 반복노광에 의한 집적회로 제조방법.
  2. 제1항에 있어서, 상기 복수의 제2패턴들(20,29)을 노광하는 단계는 그내에 한정된 소정위치의 각 영역(A)내의 제2패턴을 노광하는 단계를 포함하며 상기 복수의 제2패턴들은 규칙적인 간격으로 배치되는 것이 특징인 반도체 패턴의 반복노광에 의한 집적회로 제조방법.
  3. 제1항에 있어서, 상기 복스의 제2패턴들(20,29)을 노광하는 단계는 상기 복수의 영역들(A1)중 하나에 광빔(0)으로 제2패턴을 노광하는 단계와, 제2패턴이 그 다음 영역(A,)상에 노광되도록 광빔에 대해 기판(1)을 이동시키는 단계를 포함하며, 상기 제2패턴 노광단계와 상기 기판이동 단계는 상기 복수의 제2패턴들을 노광하는 단계에서 교대로 반복되는 것이 특징인 반도체 패턴의 반복노광에 의한 집적회로 제조방법.
  4. 제1항에 있어서, 상기 제1패턴(WL,BL)은 상기 복수의 영역들(A)상에 동시 노광을 허용하도록 제1사이즈를 가지며, 상기 제2패턴은 상기 제1사이즈보다 작은 제2사이즈를 갖는 것이 특징인 반도체 패턴의 반복노광에 의한 집적회로 제조방법.
  5. 제4항에 있어서, 상기 제2패턴은 반도체장치의 접촉구멍(20,29)을 포함하는 것이 특징인 반도체 패턴의 반복노광에 의한 집적회로 제조방법.
  6. 기판(1)의 표면상에 한정된 장치 영역(8)상에 절연막(18)을 제공하는 단계와, 상기 절연막 상에 레지스트막(19,28)을 제공하는 단계를 포함하는 반도체장치 제조방법에 있어서, 상기 장치영역상에 복수의 서브영역들(A)을 한정하는 단계와, 상기 복수의 서브영역들 각각마다 상기 레지스트막상에 접촉구멍(21,30)의 패턴(20,29)을 반복적으로 노광하는 단계와, 상기 제지스트막을 현상하여 접촉구멍들의 노광된 패턴에 상응하여 상기 레지스트막내에 복수의 원도우들 (20,29)을 형성하는 단계와 마스크로서 레지스트막(19,28)을 사용하여 상기 복수의 원도우들(20,29)에 상응하여 복수의 접촉구멍들(21,30)을 형성하는 단계와, 전체 서브영역들에 대해 장치 패턴을 동시에 노광하도록 상기 복수의 서브영역들(A)위에 연장된 장치패턴(15,23)을 제공하는 단계를 포함하는 것이 특징인 반도체 패턴의 반복노광에 의한 집적회로 제조방법.
  7. 제6항에 있어서, 상기 장치패턴(15,23)은 상기 전체 서브영역상에 상기 도체스트립의 동시 노광을 허용하도록 선택된 소정라인 폭을 갖는 도체스트립(WL, BL)을 포함하며, 상기 접촉구멍의 패턴을 노광하는 단계는 상기 소정라인폭보다 작은 사이즈를 갖는 접촉구멍(21,30)의 패턴을 노광하는 단계를 포함하는 것이 특징인 반도체 패턴의 반복 노광에 의한 집적회로 제조방법.
  8. 기판(1)의 표면상에 한정된 장치영역내에 형성된 복수의 메모리셀들을 포함하며 또한 각 메모리셀 영역이 기판의 표면을 덮는 제1절연막(11,72)에 의해 측방으로 둘러 싸도록 상기 장치 영역상에 복수의 메모리 셀영역들(8,73)을 형성하는 단계와, 제1도전막이 메모리셀 영역들과 상기 제1절연막을 덮도록 상기 장치영역에 상응하여 상기 기판상에 제1도체막(13)을 침착하는 단계와, 상기 장치영역에 연장되는 워드라인(15)을 형성하도록 상기 제1도체막을 패턴 형성하는 단계와, 상기 장치영역과 상기 제1절연막을 덮도록 상기 기판상에 제2절연막을 침착하여 하부에 상기 워드라인을 매립시키는 단계를 포함하는 반도체 장치 제조방법에 있어서, 상기 제2절연막상에 제1포토레지스트막(19)을 도포한후 기판(1)에 형성된 제2확산영역(16)에 비트라인을 연결하도록 사용된 제1접촉구멍(21)의 패턴(20)에 의해 상기 1포토레지스트막을 노광하되, 상기 장치영역상에 복수의 서브영역들(A)을 한정한후 한 서브 영역씩 연속하여 제1접촉구멍(21)의 노광을 행하는 노광단계와, 제1접촉구멍(21)이 형성되는 곳에 상응하여 원도우(20)를 갖는 마스크를 형성하도록 상기 제1포토레지스트 막(19)을 현상하는 단계와, 마스크로서 제1포토레지스트(19)를 사용하여 기판내의 제1확산영역(16)을 노출시키도록 상기 원도우(20)를 통해 식각을 행하여 상기 제1접촉구멍(21)을 형성하는 단계와, 상기 제1접촉구멍(21)을 통해 상기 제1확산영역(16)과 접촉 상태로 상기 제2절연막상에 제2도전막(22)을 침착하는 단계와, 장치영역위에 연장되는 비트라인을 형성하도록 상기 제2도전막(22)을 패턴 형성하는 단계와, 하부에 비트라인(23)을 매립하도록 상기 제2절연막상에 제3절연막(24)을 침착하는 단계와, 도전막(26)과 절연막(25,27)이 교대로 반복되어 층구조를 형성하도록 상기 제3절연막상에 상기 도전막과 상기 절연막을 교대로 침착하는 단계와, 상기 층구조상에 제2포토레지스트 막(28)을 도포하는 단계와, 상기 기판에 형성된 제2확산영역(17)에 메모리셀 캐패시터(Q)를 연결하도록 사용된 제2접촉구멍(30)의 패턴에 의해 상기 제2포토레지스트 막을 노광하되, 한 서브영역씩 상기 제2접촉구멍의 노광을 연속적으로 행하여 되는 노광단계와, 상기 제2접촉구멍(30)이 형성될 곳에 상응하여 제2원도우(29)를 형성하도록 제2포토레지스트막(28)을 현상하는 단계와, 마스크로서 상기 제2포토레지스트 막(28)을 사용하여 기판내에 상기 제2확산영역(17)을 노출시키도록 상기 제2접촉구멍을 통해 식각을 행하여 상기 제2접촉구멍(30)을 형성하는 단계와, 각 메모릭셀 영역에 상응하여 분리된 캐패시터(Q)를 형성하도록 층구조를 패턴 형성하는 단계를 포함하는 것이 특징인 반도체 패턴의 반복노광에 의한 집적회로 제조방법.
  9. 제8항에 있어서, 상기 층구조를 패턴 형성하는 단계는 상기 층구조상에 제3포토레지스트 막 (32)을 침착하여 분리된 캐패시터(Q)의 패턴에 의해 한 서브영역씩 연속하여 제3포토레지스트막을 노광하는 단계들을 포함하는 이 특징인 반도체 패턴의 반복노광에 의한 집적회로 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910019878A 1990-11-09 1991-11-09 반도체 패턴의 반복노광에 의한 집적회로 제조방법 KR950002876B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP90-304697 1990-11-09
JP30469790A JP3344485B2 (ja) 1990-11-09 1990-11-09 半導体装置の製造方法
JP2-304697 1990-11-09

Publications (2)

Publication Number Publication Date
KR920010354A true KR920010354A (ko) 1992-06-26
KR950002876B1 KR950002876B1 (ko) 1995-03-27

Family

ID=17936131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019878A KR950002876B1 (ko) 1990-11-09 1991-11-09 반도체 패턴의 반복노광에 의한 집적회로 제조방법

Country Status (5)

Country Link
US (1) US5175128A (ko)
EP (1) EP0485303B1 (ko)
JP (1) JP3344485B2 (ko)
KR (1) KR950002876B1 (ko)
DE (1) DE69131157T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348869B1 (ko) * 2000-08-04 2002-08-17 시온합섬주식회사 스타킹 편물기

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027990B2 (ja) * 1991-03-18 2000-04-04 富士通株式会社 半導体装置の製造方法
US6030879A (en) * 1997-04-07 2000-02-29 Taiwan Semiconductor Manufacturing Co. Ltd. Method of reducing particles during the manufacturing of fin or cylinder capacitors on a wafer
JP3137185B2 (ja) 1998-04-09 2001-02-19 日本電気株式会社 半導体記憶装置
JP4398551B2 (ja) 1998-12-25 2010-01-13 株式会社東芝 半導体装置
JP2002246281A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ
US7018753B2 (en) * 2003-05-05 2006-03-28 Lsi Logic Corporation Variable mask field exposure
US7692975B2 (en) * 2008-05-09 2010-04-06 Micron Technology, Inc. System and method for mitigating reverse bias leakage
CN102365584B (zh) 2009-01-29 2014-07-30 迪吉福来克斯有限公司 用于在光聚合物表面上产生光掩模的工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484483A (en) * 1977-12-19 1979-07-05 Mitsubishi Electric Corp Formation of circuit pattern
JPS568836A (en) * 1979-07-03 1981-01-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacturing system for semiconductor device
EP0055620B1 (en) * 1980-12-29 1985-12-18 Fujitsu Limited Method of projecting circuit patterns
JPS58502173A (ja) * 1981-12-21 1983-12-15 バロ−ス・コ−ポレ−ション ウエハ規模集積回路における、またそれに関する改良
EP0750347B1 (en) * 1987-06-17 2002-05-08 Fujitsu Limited Dynamic random access memory device and method of producing the same
JPH06105774B2 (ja) * 1987-11-17 1994-12-21 富士通株式会社 半導体記憶装置及びその製造方法
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
JPH01154551A (ja) * 1987-12-11 1989-06-16 Oki Electric Ind Co Ltd 半導体メモリ集積回路装置及びその製造方法
GB8803171D0 (en) * 1988-02-11 1988-03-09 English Electric Valve Co Ltd Imaging apparatus
JP2706099B2 (ja) * 1988-09-06 1998-01-28 富士通株式会社 半導体装置の製造方法
US5059548A (en) * 1989-04-03 1991-10-22 Hyundai Electronics Industries Co., Ltd. Method of making a semiconductor memory device having a double stacked capacitor
KR930002292B1 (ko) * 1990-06-02 1993-03-29 삼성전자 주식회사 반도체 장치 및 그 제조방법
US5053351A (en) * 1991-03-19 1991-10-01 Micron Technology, Inc. Method of making stacked E-cell capacitor DRAM cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348869B1 (ko) * 2000-08-04 2002-08-17 시온합섬주식회사 스타킹 편물기

Also Published As

Publication number Publication date
US5175128A (en) 1992-12-29
JPH04177758A (ja) 1992-06-24
KR950002876B1 (ko) 1995-03-27
EP0485303B1 (en) 1999-04-21
DE69131157T2 (de) 1999-08-12
JP3344485B2 (ja) 2002-11-11
EP0485303A3 (en) 1992-10-21
DE69131157D1 (de) 1999-05-27
EP0485303A2 (en) 1992-05-13

Similar Documents

Publication Publication Date Title
US6664028B2 (en) Method of forming opening in wafer layer
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
KR920010922A (ko) 반도체기억장치 및 그 제조방법
KR920010354A (ko) 반도체 패턴의 반복노광에 의한 집적회로 제조방법
KR100355231B1 (ko) 반도체 메모리 소자 개구부 제조용 포토마스크, 이를 사용한 사진 식각 방법 및 이 방법에 의해 제조된 개구부를 포함하는 반도체 메모리 소자
CN109935515A (zh) 形成图形的方法
KR960012507A (ko) 반도체 기억장치와 그 제조방법
US6020092A (en) Partial one-shot electron beam exposure mask and method of forming a partial one-shot electron beam exposure pattern
KR100192928B1 (ko) 오픈 비트선 반도체소자
KR100290588B1 (ko) 반도체장치의 도전막 패턴 형성방법
KR19980077753A (ko) 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법
KR19990015462A (ko) 2개의 포토마스크를 사용하는 포토리소그래피 공정에의한반도체 장치의 패턴 형성 방법
KR930014995A (ko) 비휘발성 메모리의 제조방법
KR0126636B1 (ko) 반도체소자의 패턴 형성방법
TW202305872A (zh) 光罩以及內連線結構的製造方法
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR0154151B1 (ko) 반도체 소자의 전하보존전극 제조방법
KR0124487B1 (ko) 고집적 반도체소자의 미세 콘택 형성방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법
KR930001301A (ko) 반도체 패턴 형성방법
KR20010084825A (ko) 반도체 소자의 패턴 형성 방법
US6417091B2 (en) Mask and method for forming dynamic random access memory (DRAM) contacts
KR0158907B1 (ko) 반도체 소자 제조방법
KR100546129B1 (ko) 반도체소자의 미세패턴 형성방법
KR980005323A (ko) 반도체 소자의 스티칭(Stitching) 공정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060313

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee