KR0154151B1 - 반도체 소자의 전하보존전극 제조방법 - Google Patents

반도체 소자의 전하보존전극 제조방법

Info

Publication number
KR0154151B1
KR0154151B1 KR1019940014563A KR19940014563A KR0154151B1 KR 0154151 B1 KR0154151 B1 KR 0154151B1 KR 1019940014563 A KR1019940014563 A KR 1019940014563A KR 19940014563 A KR19940014563 A KR 19940014563A KR 0154151 B1 KR0154151 B1 KR 0154151B1
Authority
KR
South Korea
Prior art keywords
charge storage
storage electrode
film
insulating film
interlayer insulating
Prior art date
Application number
KR1019940014563A
Other languages
English (en)
Other versions
KR960002896A (ko
Inventor
김형수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940014563A priority Critical patent/KR0154151B1/ko
Publication of KR960002896A publication Critical patent/KR960002896A/ko
Application granted granted Critical
Publication of KR0154151B1 publication Critical patent/KR0154151B1/ko

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 전하보존전극 제조방법에 관한 것으로서, 소자분리 절연막과 게이트전극등의 하부 구조물들이 형성되어 있는 반도체기판상에 층간절연막을 형성하고, 상기 층간절연막에서 전하보존전극용 콘택홀로 예정되어 있는 부분을 노출시키며 부위에 따라 단차가 있는 굴곡진 형상의 감광막패턴을 광차단막과 광투과막을 구비하는 전하보존전극용 콘택 마스크로 형성한 후, 이를 식각마스크로 층간절연막을 식각하여 콘택홀을 형성하고, 층간절연막의 다른 표면에는 단차진 굴곡을 형성하며, 상기 전하보존전극 콘택홀을 통하여 상기 반도체기판과 접촉되는 표면적이 증가된 전하보존전극을 형성하였으므로, 전하보존전극용 콘택 마스크만으로 별도의 추가 공정 없이 전하보존전극을 굴곡이 지도록 형성하여 정전용량을 증가시키므로 공정이 간단하고, 소자 동작의 신뢰성과 공정수율을 향상시킬 수 있는 기술이다.

Description

반도체소자의 전하보존전극 제조방법
제1도는 종래 전하보존전극이 형성되어 있는 반도체소자의 단면도.
제2도는 제1도의 전하보존전극용 콘택 마스크의 레이아웃도.
제3도는 본 발명에 따른 반도체소자의 전하보존전극용 콘택 마스크의 레이아웃도.
제4도는 제3도의 전하보존전극용 콘택 마스크의 위치에 따른 광투과도의 그래프.
제5a도는 내지 제5b도는 본 발명에 따른 반도체소자의 전하보존전극 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
A : 전하보존전극용 콘택 마스크 B : 투명기판
C : 광차단막 D : 광투과막
1 : 반도체기판 2 : 소자분리 절연막
3 : 층간 절연막 4 : 전하보존전극용 콘택홀
5 : 전하보존전극 6 : 유전막
7 : 플레이트전극 8 : 감광막
9 : 노광영역
본 발명은 반도체소자의 전하보존전극 제조방법에 관한 것으로서, 특히 콘택홀 노광영역 이외의 부분에 소정의 광투과율을 갖는 광투과막들을 소정의 간격으로 배치되어 있는 전하보존전극용 콘택 마스크를 사용하여 콘택홀 형성을 위한 감광막패턴의 두께를 부위별로 단차를 갖도록 하여 전하보존전극 하부의 층간절연막을 굴곡진 형상으로 형성하여 정전용량을 향상시킬 수 있는 반도체소자의 전하보존전극 제조방법에 관한 것이다.
최근 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전 용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.
특히, 하나의 모드 트랜지스터와 캐패시터로 구성되는 디램 소자에서는 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 전하보존전극의 표면적을 증가시키는 등의 방법이 있다.
그러나 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질, 예를들어 Ta2O5, TiO2또는 SrTiO3등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압등과 같은 신뢰도 및 박막특성등 이 확실하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
또한 캐패시터의 표면적을 증가시키기 위하여 폴리 실리콘을 형성한 후, 이들을 관통하여 서로 연결시키는 핀(Fin) 구조, 실린더 구조, 중앙 부분이 빈 캐비티 구조로 형성하거나, 폴리 실리콘의 그레인을 이용하는 에이치.에스.지(hmispherical grain poly silicon; HSG) 공정을 사용하기도 한다.
제1도 및 제2도는 종래 반도체소자의 전하보존전극 제조방법을 설명하기 위한 도면들로서 서로 연관시켜 설명한다.
먼저, 반도체기판(1)상에 소자분리 절연막(2)을 형성하고, 상기 구조의 전표면에 층간절연막(3)을 도포한 후, 상기 반도체기판(1)에서 전하보존전극용 콘택으로 예정되어 있는 부분상의 층간절연막(3)을 제거하여 전하보존전극용 콘택홀(4)을 형성한다. 이때 상기 코택홀(4)형성은 제 2 도에 도시되어 있는 바와 같이 사각형상의 노광영역을 정의하는 광차단막(C) 패턴이 투명기판(B) 상에 형성되어 있는 전하보존전극용 콘택 마스크(A)를 사용한다.
그다음 상기 전하보존전극용 콘택홀(4)을 통하여 반도체기판(1)과 접촉되는 소정형상의 전하보존전극(5)을 형성하고, 상기 전하보존전극(5)의 상측에 유전막(6)과 플레이트전극(7)을 순차적으로 형성하여 캐패시터를 완성한다.
그러나 상기와 같은 종래 반도체소자의 전하보존전극들은 각각 문제점을 가지고 있다.
즉, 핀형 전하보전극은 제조 공정이 복잡하여 공정수율이 떨어지고, 캐비티형은 셀영역과 주변회로 영역간의 단차가 증가되어 후속 마스크 공정에서 공정여유도가 감소되고 금속배선 공정이 어려우며, 실린더형은 폴리실리콘층 스페이서형성시 공정결함에 의해 단락이 발생되는 등의 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 전하보존전극용 콘택 마스크에서 콘택홀 이외의 광차단막에 소정의 광투과율을 갖는 광투가막을 일정간격으로 배치시켜 전하보존전극용 콘택 마스크의 두께를 부분별로 단차가 지도록 형성하여 전하보존전극 하부의 충간절연막을 굴곡진 파도 형상으로 형성하여 정전용량을 증가시켜 소자동작의 신뢰성과 공정수율을 향상시킬 수 있는 반도체소자의 전하보존전극 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 전하보존전극 제조방법의 특징은, 반도체소자의 전하보존전극 제조방법에 있어서, 평탄화층인 층간절연막이 형성된 반도체기판 상부에 감광막을 형성하는 공정과, 콘택홀에 해당되는 부분은 완전히 노광되도록 광차단막 패턴이 제거되고, 소정의 광투과율을 갖는 광투과막이 다수 구비되는 전하보존전극용 콘택 마스크를 이용하여 상기 감광막을 노광 및 현상함으로써 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 층간절연막을 식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 동시에 상기 층간절연막의 표면을 굴곡지게 형성하는 공정과, 상기 감광막패턴을 제거하고 전체표면상부에 도전층을 형성하여 반도체기판에 접속시키고 이를 패터닝하여 전하보존전극을 형성하는 공정과, 상기 전하보존전극 표면에 유전체막과 플레이트전극을 형성하는 공정을 포함하는 것이다.
이하, 본 발명에 따른 반도체소자의 전하보존전극 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제3도는 본 발명의 따른 반도체소자의 전하보존전극 제조방법에 사용되는 전하보존전극용 콘택 마스크의 레이아웃도로서, 비노광영역이 패턴이 되는 포지티브 감광막용의 예이다.
상기 전하보존전극용 콘택 마스크(A)는 석영등과 같은 투명한 절연재질의 투명기판(B)상에 콘택 부분의 노광영역을 정의하는 광차단막(C) 패턴들이 Cr등으로 형성되어 있으며, 상기 광차단막(C) 패턴의 노광영역을 제외한 부분에 소정의 광투과율을 갖는 물질, 예를 들어 에스.오.지(spin on glass; SOG)나 얇은 Cr층 등으로된 광투과막(D) 패턴들이 일정 간격으로 배치되어 있어 상기 전하보존전극용 콘택 마스크(A)는 일종의 위상반전 마스크이다.
상기의 전하보존전극용 콘택 마스크(A)를 사용한 본 발명에 따른 반도체소자의 전하보존전극 제조 공정을 진행하면서, 제4도에 도시되어 있는 바와 같이 콘택홀에 해당되는 직사각 형상으로 노출되어 있는 투명기판(B)에는 100% 광이 투과되고, 상기 광차단막(C) 부분에서는 100% 차단되며, 상기 광투가막(D)에 해당되는 부분에는 100% 미만의 광이 투과된다. 따라서 상기의 전하보존전극용 콘택 마스크(A)를 사용하여 노광하면, 광투과막(D)을 통과한 광이 노출되는 감광막의 상측 일부만이 노광된다.
제 5a도 내지 제5b 도는 본 발명에 따른 반도체소자의 전하보존전극 제조 공정도이다.
먼저, 반도체기판(1)상에 소자분리를 위한 소자분리 절연막(2)과 게이트산화막 및 통상의 소자(도시되지 않음)들을 형성한 후, 상기 구조의 전 표면에 층간절연막(3)을 도포하고 상기 층간절연막(3)상에 비노광영역이 패턴이 되는 포지티브 감광막(8)을 도포 한다.
그 다음 제3도에 도시되어 있는 전하보존전극용 콘택 마스크(A)를 사용하여 상기 감광막(8)을 노광하여 노광영역(9)들을 형성한다. 이때 상기 노광영역(9)들은 상기 층간절연막(3)에서 콘택홀로 예정되어 있는 부분은 완전 노광되고, 그 이외의 부분중 전하보존전극용 콘택 마스크(A)의 광투과막(D)에 해당되는 부분은 소정두께만이 노광된다. (제 5a 도 참조).
그후, 상기 감광막(8)의 노광된 부분을 제거하여 상기 층간절연막(3)의 전하보존전극용 콘택홀(4)로 예정되어 있는 부분을 노출시키고, 다른 부분에는 노광 정도에 따라 X-Y 정도의 단차를 갖는 굴곡진 단면의 감광막(8) 패턴을 형성한다. (제 5b 도 참조).
그 다음 상기 감광막(8) 패턴을 마스크로 하여 상기 노출되어 있는 층간절연막(3)을 제거하여 전하보존전극용 콘택홀(4)을 형성한 후, 상기 감광막(8) 패턴을 제거한다. 이때 상기 감광막(8) 패턴의 단차에 의해 얇은 부분은 빨리 제거되므로 식각 공정의 중간에 층간정연막(3)이 노출되어 이 부분에서 층간절연막(3)이 소정두께 제거되어 상측 면이 굴골지게된다. (제 5c 도 참조).
그후, 상기 전하보존전극용 콘택홀(4)을 콘택홀(4)을 통하여 상기 노출되어 있는 반도체기판(1)과 접촉되는 폴리실리콘층 패턴으로된 전하보존전극(5)은 굴곡진 표면을 갖게 되어 표면적으로 비례하는 캐패시터의 정전용량이 증가된다. (제 5d 도 참조).
그 다음 상기 전하보존전극(5)의 상측 표면에 유전막(6)과 플레이트전극(7)을 순차적으로 형성하여 캐패시터를 완성한다. (제 5e 도 참조).
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 전하보존전극 제조방법은 소자분리 절연막 게이트전극등의 하부 구조물들이 형성되어 있는 반도체기판상에 층간절연막을 형성하고, 상기 층간절연막에서 전하보존전극용 콘택홀로 예정되어 있는 부분을 노출시키며 부위에 따라 단차가 있는 굴곡진 형상의 감광막 패턴을 광차단막과 광투과막을 구비하는 전하보존전극용 콘택 마스크로 형성한 후, 이를 식각마스크로 층간절연막을 식각하여 콘택홀을 형성하고 층간절연막의 다른 표면에는 단차진 굴곡을 형성하여, 상기 전하보존전극 콘택홀을 통하여 상기 반도체기판과 접촉되는 표면적이 증가된 전하보존전극을 형성하였으므로, 전하보존전극용 콘택 마스크만으로 별도의 추가 공정 없이 전하보존전극을 굴곡이 지도록 형성하여 정전용량을 증가시키므로 공정이 간단하고, 소자동작의 신뢰성과 공정수율을 향상시킬 수 있는 이점이 있다.

Claims (1)

  1. 반도체소자의 전하보존전극 제조방법에 있어서, 평탄화층인 층간절연막이 형성된 반도체기판 상부에 감광막을 형성하는 공정과, 콘택홀에 해당되는 부분은 완전히 노광되도록 광차단막 패턴이 제거되고, 소정의 광투과율을 갖는 광투과막이 다수 구비되는 전하보존전극용 콘택 마스크를 이용하여 상기 감광막을 노광 및 현상함으로써 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 층간절연막을 식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 동시에 상기 층간절연막의 표면을 굴곡지게 형성하는 공정과, 상기 감광막패턴을 제거하고 전체표면상부에 도전 층을 형성하여 반도체기판에 접속시키고 이를 패터닝하여 전하보존전극을 형성하는 공정과, 상기 전하보존전극 표면에 유전체막과 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 전하보존전극 제조방법.
KR1019940014563A 1994-06-24 1994-06-24 반도체 소자의 전하보존전극 제조방법 KR0154151B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940014563A KR0154151B1 (ko) 1994-06-24 1994-06-24 반도체 소자의 전하보존전극 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940014563A KR0154151B1 (ko) 1994-06-24 1994-06-24 반도체 소자의 전하보존전극 제조방법

Publications (2)

Publication Number Publication Date
KR960002896A KR960002896A (ko) 1996-01-26
KR0154151B1 true KR0154151B1 (ko) 1998-10-15

Family

ID=19386185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014563A KR0154151B1 (ko) 1994-06-24 1994-06-24 반도체 소자의 전하보존전극 제조방법

Country Status (1)

Country Link
KR (1) KR0154151B1 (ko)

Also Published As

Publication number Publication date
KR960002896A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
US7049215B2 (en) Thin film transistor array panel and fabricating method thereof
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
US5744389A (en) Method for fabricating a semiconductor device having a capacitor
US6040209A (en) Semiconductor memory device and method of forming transistors in a peripheral circuit of the semiconductor memory device
KR0154151B1 (ko) 반도체 소자의 전하보존전극 제조방법
KR0136994B1 (ko) 반도체 소자의 캐패시터 구조 및 그 제조방법
KR100284071B1 (ko) 반도체소자의 콘택 제조방법
KR100278918B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0166029B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0166030B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0166034B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100218730B1 (ko) 반도체 소자 제조방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR0132747B1 (ko) 반도체 소자 및 그 제조방법
KR0166036B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100629686B1 (ko) 액정표시장치용 어레이기판 제조방법
KR0166495B1 (ko) 반도체소자의 저장전극 제조방법
KR100454631B1 (ko) 반도체소자의저장전극제조방법
KR100236067B1 (ko) 반도체 메모리 소자 제조방법
KR0140476B1 (ko) 반도체 소자의 저장전극 제조방법
KR0146238B1 (ko) 반도체 소자의 전하보존전극 제조방법
KR100304440B1 (ko) 반도체소자의 제조방법
KR910008124B1 (ko) 반도체 기억장치의 적층캐패시터 제조방법
KR100226217B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR950008248B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee