JPH10171095A - 露光用マスク及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】走査型投影露光装置により回路パターンの転写
を行った際の露光異常を確実に検出する。 【解決手段】走査型投影露光装置の操作方向に対し平行
な方向に、微細な孤立したドットパターン２を千鳥状に
配置した矩形状のチェックパターンを有するマスクを用
いて露光し、パターン形成する。孤立したドットパター
ンは焦点ズレ等のプロセス条件の変動に対して敏感にパ
ターン形状の劣化を起こすので、検査工程において容易
に露光異常を検出しうる。またドット状のチェックパタ
ーンは必要とする面積が小さく、チップ面積の増大を妨
げる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は露光用マスク及び半
導体装置の製造方法に関し、特に走査型縮小投影露光装
置による集積回路パターンの転写用のマスク及び露光方
法に関する。

【０００２】

【従来の技術】従来、半導体装置の製造工程のうち、リ
ソグラフィー工程においてマスクパターンの転写が正常
に行われたか否かの判別には、レジストによる回路パタ
ーンの光学顕微鏡及び走査型電子顕微鏡（ＳＥＭ）によ
る確認や、Ｌ／Ｓ（ラインアンドスペース）パターンに
代表されるようなチェックパターンの光学顕微鏡及びＳ
ＥＭによる確認といった方法が用いられてきた。

【０００３】ここで露光が正常に行われたか否かの確認
をわざわざチェックパターンを用いて行う方がむしろ主
流である理由として次のようなことが挙げられる。

【０００４】第１にＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎ
ｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のメモリ−デ
バイスでは周辺回路部に複雑な形状の回路パターンをも
つため、正常に回路パターンが転写されたかが一見して
判別し難いこと。第２に高集積デバイスではチップ全面
の確認はもとより不可能であり、また同一層内に各種の
パターンをもつため、プロセス条件の変動に対し敏感な
パターンを設け、厳しい基準での確認をすることが望ま
しいことの為である。

【０００５】従来、パターン寸法１．０μｍ以下の微細
な回路パターンの転写には、ステッパーと呼ばれる縮小
投影露光装置が最も一般に用いられてきた。この露光装
置ではマスク上のチップ領域を一度に露光するため、後
述する走査型露光方式と区別し一括露光方式と呼ばれ
る。しかしながら、主にＤＲＡＭの集積度向上に伴うチ
ップサイズの大型化により、広い露光フィールドを得る
うえで一括露光方式より有利である走査型露光方式が有
望であると考えられるようになってきている。

【０００６】従来の一括露光方式による露光の際も、チ
ェックパターンは一般的に用いられてきたが、チェック
パターン１１の個数は図６に示すが如く、露光フィール
ド４内に高々５個もあれば十分であった。その理由は、
走査型露光方式と対比して次の様に述べることができ
る。

【０００７】（１）露光時の焦点位置の設定は一回のみ
である。従って、焦点面が合っていることの確認は最低
３点で可能であるが、一般的には露光領域の中心と四隅
の合計５点とする場合が多い。

【０００８】（２）露光量及び露光量制御が容易であ
り、露光量に関しては事前に露光フィールド内の露光量
バラツキのみを把握しておけば良い。従って露光量をモ
ニターするパターンは殆ど必要ない。

【０００９】一方、走査型露光装置においては、例えば
特開平７−８６１３７号公報、特開平７−８６１３５号
公報等に記されているように、露光スリットに対して最
大露光フィールドが遥かに大きいため、一つの露光フィ
ールド内であっても半導体基板の高さを最適焦点位置の
変化に応じて変化させることが可能である。（例えば、
（株）ニコン製走査型露光装置ＮＳＲ−Ｓ２０１Ａの場
合は、露光スリットは２５×８ｍｍ、最大露光エリアは
２５×３５ｍｍである）。従って、５個程度の少数のチ
ェックパターンでは転写状態の確認はできない。また、
エキシマレーザーの様なパルス光を光源とする走査型露
光装置では、エキシマレーザーのパルスエネルギーのバ
ラツキがそのまま一つの露光フィールド内での露光量の
バラツキにつながるため、露光フィールド内では露光量
均一性を確保することが難しい（参考：Ｋ．Ｓｕｚｕｋ
ｉ ｅｔ ａｌ． Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．
Ｖｏｌ．３４（１９９５）ｐｐ．６５６５−６５７
２）。このため、なんらかのチェックパターンをチップ
内に多数配置することが必要となる。

【００１０】上記の連続的な焦点面の設定及び露光量均
一性確保の困難さに加え、走査型露光装置においては、
マスクステージとウェハーステージの同期走査誤差が転
写パターンのコントラストの低下となって現れるため
（参考：牧野内進他、精密光学会誌、Ｖｏｌ．６１，Ｎ
ｏ．１２，１９９５）、コントラストの低下を顕著に反
映するチェックパターンもまた多数必要である。

【００１１】このため、従来転写状態をチェックするた
めの代表的なパターンである微細なＬ／Ｓパターンを露
光フィールド内に多数配置したり、あるいは走査方向に
微細なラインパターンを配置し露光状態を確認するなど
の方法が用いられていた。

【００１２】

【発明が解決しようとする課題】第一の問題点は、焦点
位置ズレ及びマスクステージとウェハーステージの同期
走査誤差による転写パターンの光学コントラストの低
下、更に露光量制御誤差によるフィールド内露光量の不
均一などによる露光不良の検出感度が鈍いことである。

【００１３】その理由は、チェック用パターンにＬ／Ｓ
及び孤立ライン等のライン系パターンを用いていること
による。

【００１４】第二の問題点は、前記チェックパターンが
相当の面積を必要とし、半導体装置の大きさを増大せし
めることである。

【００１５】その理由は、Ｌ／Ｓパターンにおいては周
期性を得るため最低でも５本程度のラインパターンを必
要とし、またラインパターンの特性を得るためには幅に
対し長さ方向は１０倍程度必要とするからである。一
方、孤立ラインパターンでは、一つの層のみであれば面
積的制約は大きくないが、多数の層、即ちリソグラフィ
ー工程に対し適用する場合は図７に示したように、露光
フィールド外周に、例えば素子分離層、ゲート電極層、
配線層で形成した孤立ラインで枠６，７，８を形成する
為、チップ面積を増大せしめる。

【００１６】第三の問題点は、チェックパターンを光学
顕微鏡及びＳＥＭ等で観察した際に、正常な露光であっ
たか否かの識別が難しいことである。

【００１７】その理由としては、特に微細なＬ／Ｓパタ
ーンは隣り合うパターン同士がショートした場合でもそ
の状態を的確に観察することが難しい、またライン系パ
ターンは露光条件の変動によっても容易に消失すること
がない、形状の劣化を上面からの観察によって識別する
ことは困難である等のことが挙げられる。

【００１８】本発明の第一の目的は、リソグラフィー工
程における異常を容易に発見し、半導体基板をリワーク
工程へ確実に戻すことにより歩留り、即ち生産性の向上
を計ることの可能な露光用マスク及び半導体装置の製造
方法を提供することにある。

【００１９】本発明の第二の目的は、チェックパターン
面積の節減により半導体装置の小型化を図ることの可能
な露光用マスク及び半導体装置の製造方法を提供するこ
とにある。

【００２０】

【課題を解決するための手段】第１の発明の露光用マス
クは、透明基板上に設けられた回路パターン領域と、こ
の回路パターン領域の周囲に設けられたスクライブ領域
とを有する露光用マスクにおいて、前記回路パターン領
域と前記スクライプ領域との境界線近傍に千鳥状に配置
されたドットパターンからなる矩形状の複数のチェック
パターンを設けたことを特徴とするものである。

【００２１】第２の発明の半導体装置の製造方法は、走
査型露光装置によりマスクに形成された回路パターンを
半導体基板に転写する半導体装置の製造方法において、
回路パターン領域とスクライブ領域との境界線近傍に千
鳥状に配置されたドットパターンからなる矩形状の複数
のチェックパターンが設けられたマスクを用いて露光す
る工程を少くとも一工程含むことを特徴とするものであ
る。

【００２２】

【作用】矩形パターンは露光条件の変化に対し、形状の
劣化が著しい。代表的な露光条件の変動であるデフォー
カス（半導体基板表面の焦点位置からのずれ）量に対す
るコントラストの変化をリソグラフィーシミュレーター
により求めることにより、このことを明瞭に示すことが
できる。

【００２３】図８に示した３種類のパターン、即ち図８
（ａ）の矩形（ドット）パターン、図８（ｂ）の孤立ラ
イン（Ｉｓｏｌａｔｅｄ Ｌｉｎｅ：Ｉ／Ｌ）パターン
及び図８（ｃ）のＬ／Ｓパターンについて、富士総研製
のリソグラフィーシミュレータＦ−ＴＲＥＰＴＯＮを用
いデフォーカス時のコントラストを求めた結果を図９に
示した。ここでパターン寸法は全てのパターンについて
図８中のパターンの幅Ａを０．３０μｍとした。また、
非周期パターン（ここではＬ／Ｓ以外のパターン）のコ
ントラストは、一般にコントラストの計算に用いられて
いる（１）式からは求められないので、（２）式を用い
て求めた（参考：Ｔ．Ｔｏｕｎａｉ ｅｔ．ａｌ． Ｐ
ｒｏｃ．ＳＰＩＥ．ｖｏｌ．２１９７．ｐｐ．３１−４
１）。

【００２４】Ｌ／Ｓパターンに対して； コントラスト＝（Ｉ_max −Ｉ_min ／Ｉ_max ＋Ｉ_min ） ……（１） ドット、孤立ラインに対して； コントラスト＝（Ｉ_EO−Ｉ_L ）／Ｉ_EO ……（２） ここで、Ｉ_EO及びＩ_L は図１０に示した様に、それぞれ
デフォーカス０でのパターンエッジにおける光強度及び
遮光部に於ける最も低い光強度、を表している。

【００２５】レジストの性能にも依るが、パターンを１
０％程度以内の寸法変動で形成するためには、コントラ
ストは最低でも０．５は必要である。これを図９に適用
すると孤立ライン及びＬ／Ｓパターンではデフォーカス
量０．６μｍまでは良好なパターンが形成されるが、ド
ットパターンにおいては０．３７μｍまでしかパターン
形成できないことが分る。即ち、焦点ずれが発生した場
合、ドットパターンが最も敏感に形状の劣化をおこす。
また詳しい説明は省略するが、露光量の変動及び前述の
同期誤差に対してもドットパターンは敏感に形状の劣化
が発生する。

【００２６】

【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１は本発明の第１の実施の形態を説明す
る為の露光用マスクの回路パターン領域とスクライブ領
域境界部の上面図、図２は、本発明の露光用マスクを用
いて露光・現像した際の、複数層のチェックパターンの
上面図である。

【００２７】図１を参照すると露光用マスクは、透明基
板上に設けられた回路パターン領域１０とスクライブ領
域２０と、この回路パターン領域１０とスクライブ領域
２０との境界線３上に設けられ、千鳥状に配置されたド
ットパターン２からなる矩形状のチェックパターン１と
から構成されている。尚、このチェックパターン１はス
キャン（走査）方向４にそって複数個設けてある。

【００２８】このように構成された矩形状チェックパタ
ーンは、半導体装置の製造工程で用いられる、各層の露
光用マスクに設けられており、例えば第３層の形成の為
の露光用のチェックパターンは図２に示したとおりとな
る。すなわち、第３層のチェックパターン１Ｃのみがレ
ジストパターンであり、第１層及び第２層のチェックパ
ターン１Ａ，１Ｂは、その工程において形成された膜
（絶縁膜や導電膜）などのパターンとなる。

【００２９】図１中の各矩形状チェックパターン１はマ
スク上で一辺１．２μｍの正方形であり、１／４の縮小
倍率をもつ走査型露光装置で半導体基板上に一辺０．３
μｍの矩形パターンとして投影露光される。しかしなが
らこの矩形パターンはｇ線（４３６ｎｍ）、ｉ線（３６
５ｎｍ）及びＫｒＦエキシマ光（２４８ｎｍ）の如き紫
外及び遠紫外光を露光光として用いた場合には、解像力
上の制約から円形のドット状パターンとして形成され
る。本発明のチェックパターン１は半導体基板上では円
形のドット状パターンとして形成されるが、図において
はマスク上のパターンに基づき矩形パターンとして表示
する。また配列の方向は図２にも示したように、走査型
露光装置の走査方向である。

【００３０】異なる層間で形成されるチェックパターン
１Ａ及び１Ｂ、１Ｂ及び１Ｃ間の距離は任意であるが、
あまり広く取ると層の数が増えたとき挿入できるパター
ン数が減り、露光量均一性の確認には不利になる。また
同一の層で形成されるチェックパターン間の距離、すな
わち図３中のパターン間の距離Ｃは層の数に依存する
が、例え１層のみの場合であってもパターンの幅Ｂと次
の（３）式を満たすものとする。 Ｃ≧２Ｂ ……（３） これは周期性が高まることにより、特に輪帯照明を適用
した場合、焦点ズレに対するコントラストの低下が小さ
くなるのを防ぐためである。

【００３１】図４は本発明の矩形状チェックパターンが
工程毎に形成されてゆく様子を示した平面図である。例
えば第１層のチェックパターン１Ａは素子分離工程、第
２層のチェックパターン１Ｂはゲート電極形成工程、第
３層のチェックパターン１Ｃはコンタクト工程（以下例
えば第４層のチェックパターン１Ｄは容量電極形成工
程、第５層のチェックパターンは配線工程等）に適用さ
れる。

【００３２】これらのドット状のチェックパターンは図
９に示したように、高々０．５μｍ程度の微小な焦点ズ
レに対しても容易に形状の劣化及び消失を起こす。また
露光量の変化に対しても形状の変化が大きく、走査型露
光装置において露光エリア内の露光量均一性が悪い場合
には、それが数十μｍレベルの微細な領域であっても検
出可能である。

【００３３】本第１の実施の形態ではチェックパターン
１を回路パターン領域１０とスクライブ領域２０の境界
に配置したが、本チェックパターンは非常に微細な僅か
な面積の占有で済むため、スクライブ領域２０又は回路
パターン領域１０内に配置することも可能である。

【００３４】図５は本発明の第２の実施の形態を説明す
る為の半導体チップの平面図であり、特に回路パターン
領域１０Ａとスクライブ領域２０Ａとの境界近傍を示
す。

【００３５】第１の実施の形態では、図２に示したよう
に、矩形状のチェックパターンが数層にわたって近接し
て配置されているため、現在加工している層での矩形状
パターンがどれなのか、一見して識別しづらい。そこで
本第２の実施の形態では、既に加工が終わっている層の
ドット状パターン１Ａ，１Ｂをレジストからなるカバー
パターン５で覆ってしまい、現工程の矩形状パターン１
Ｃを識別し易くしている。この場合でも孤立したドット
状パターンの焦点ズレに対する敏感な形状劣化特性を維
持するために、カバーパターン５とドット状チェックパ
ターン１Ｃの距離は、最低でもドット状（矩形）パター
ン１Ｃの一辺の２倍以上離す必要がある。

【００３６】焦点位置や露光量の変動に対して形状が敏
感に変動し、異常を検出し易くなるのは第１の実施の形
態での説明と同様である。

【００３７】

【発明の効果】第一の効果は、露光途中の焦点ズレや露
光量の不均一によるパターン形成不良が検査工程におい
て容易に発見でき、確実に再度リソグラフィー工程に戻
すことにより、歩留りの低下を防止できることである。

【００３８】その理由は、チェックパターンとしてドッ
トパターンからなる孤立した矩形パターンを用いること
により、回路パターンよりも敏感に焦点ズレに代表され
るプロセス条件の変動を検出できる為である。

【００３９】第二の効果は、チェックパターンの占有面
積を小さくし、チップサイズの縮小またはスクライブ領
域中のチェックパターン面積を減らすことができること
である。

【００４０】その理由は、チェックパターンとして孤立
した矩形パターンを採用したこと、及び複数の層のチェ
ックパターンを走査方向に直線状に配置した為である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を説明する為の露光
用マスクの上面図。

【図２】本発明の第１の実施の形態を説明する為の複数
層のチェックパターンの上面図。

【図３】本発明の第１の実施の形態を説明する為のチェ
ックパターンの配置を示す上面図。

【図４】本発明の第１の実施の形態を説明する為のチェ
ックパターンの形成順を示す上面図。

【図５】本発明の第２の実施の形態を説明する為のチェ
ックパターンの上面図。

【図６】一括露光方式で配置されるチェックパターンの
上面図。

【図７】孤立ラインパターンを用いた場合の半導体装置
の上面図。

【図８】チェックパターンの形状を示す平面図。

【図９】パターン毎のデフォーカス量とコントラストの
関係を示す図。

【図１０】光強度分布を示す図。

【符号の説明】

１，１Ａ〜１Ｄ 矩形状チェックパターン ２ ドットパターン ３ 境界線 ４ スキャン方向 ５ カバーパターン ６，７，８ 孤立ライン １０，１０Ａ 回路パターン領域 １１ チェックパターン ２０，２０Ａ スクライブ領域

Claims (6)

【特許請求の範囲】
1. 【請求項１】 透明基板上に設けられた回路パターン領
   域と、この回路パターン領域の周囲に設けられたスクラ
   イブ領域とを有する露光用マスクにおいて、前記回路パ
   ターン領域と前記スクライプ領域との境界線近傍に千鳥
   状に配置されたドットパターンからなる矩形状の複数の
   チェックパターンを設けたことを特徴とする露光用マス
   ク。
2. 【請求項２】 矩形状のチェックパターンの一辺は０．
   １〜０．５μｍである請求項１記載の露光用マスク。
3. 【請求項３】 チェックパターン間の距離は少くともチ
   ェックパターンの一辺の２倍である請求項１又は請求項
   ２記載の露光用マスク。
4. 【請求項４】 走査型露光装置によりマスクに形成され
   た回路パターンを半導体基板に転写する半導体装置の製
   造方法において、回路パターン領域とスクライブ領域と
   の境界線近傍に千鳥状に配置されたドットパターンから
   なる矩形状の複数のチェックパターンが設けられたマス
   クを用いて露光する工程を少くとも一工程含むことを特
   徴とする半導体装置の製造方法。
5. 【請求項５】 矩形状のチェックパターンの一辺が０．
   １〜０．５μｍであるマスクを用いる請求項４記載の半
   導体装置の製造方法。
6. 【請求項６】 少くとも一層の矩形状チェックパターン
   を転写したのち、転写されたチェックパターンをカバー
   膜で覆う工程を含む請求項４記載の半導体装置の製造方
   法。