JPH04340214A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04340214A JPH04340214A JP40236190A JP40236190A JPH04340214A JP H04340214 A JPH04340214 A JP H04340214A JP 40236190 A JP40236190 A JP 40236190A JP 40236190 A JP40236190 A JP 40236190A JP H04340214 A JPH04340214 A JP H04340214A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- reticle
- chip
- liquid crystal
- wafer identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 10
- 230000007261 regionalization Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 68
- 238000007726 management method Methods 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの製造方
法に関し、特に製造後のトラブルシューティングに適し
た半導体チップの製造方法に関する。
法に関し、特に製造後のトラブルシューティングに適し
た半導体チップの製造方法に関する。
【０００２】近年、半導体製造技術では、複数枚のウエ
ハを同時に処理するバッチ式処理からウエハを１枚づつ
処理する枚葉式処理へ移行する装置が増えている。これ
に伴い、トラブル発生時の適応数、処理、判断等の対応
もロット毎の管理によるものからウエハ毎の管理による
ものに移行することが望まれている。
ハを同時に処理するバッチ式処理からウエハを１枚づつ
処理する枚葉式処理へ移行する装置が増えている。これ
に伴い、トラブル発生時の適応数、処理、判断等の対応
もロット毎の管理によるものからウエハ毎の管理による
ものに移行することが望まれている。
【０００３】
【従来の技術】従来のＩＣチップ製造においては、ロッ
ト毎の管理を行なうと共に、各チップがウエハのどの位
置にあったかを表わすチップバーコードをカバー膜用の
Ｃマスクと兼用して形成するＣバーコードを各チップの
デバイス領域外に形成し、ウエハ内位置の履歴を記録し
ていた。このＣバーコードはウエハ全体を一度に露光す
るマスク内に形成されており、マスク形成時に同時に形
成された。
ト毎の管理を行なうと共に、各チップがウエハのどの位
置にあったかを表わすチップバーコードをカバー膜用の
Ｃマスクと兼用して形成するＣバーコードを各チップの
デバイス領域外に形成し、ウエハ内位置の履歴を記録し
ていた。このＣバーコードはウエハ全体を一度に露光す
るマスク内に形成されており、マスク形成時に同時に形
成された。
【０００４】プロセス管理上、ロット、ウエハ内チップ
位置の他、どのウエハであるかを示すウエハ識別符号等
が望まれるが、このようなウエハ識別符号は、たとえば
ウエハ端部に手で書き込まれるのみであった。
位置の他、どのウエハであるかを示すウエハ識別符号等
が望まれるが、このようなウエハ識別符号は、たとえば
ウエハ端部に手で書き込まれるのみであった。
【０００５】図３は、このようにして製造されたウエハ
とチップとの関係を示す。ウエハ１５内には複数個のチ
ップ１６が整列されており、チップを分離しない段階に
おいては、各チップとウエハとの関係は明瞭である。と
ころが、ウエハから各チップを分離してしまうと、どの
チップがどのウエハから由来したものであるか判別しな
くなってしまう。
とチップとの関係を示す。ウエハ１５内には複数個のチ
ップ１６が整列されており、チップを分離しない段階に
おいては、各チップとウエハとの関係は明瞭である。と
ころが、ウエハから各チップを分離してしまうと、どの
チップがどのウエハから由来したものであるか判別しな
くなってしまう。
【０００６】アルミスパッタリング、ドライエッチング
、イオン注入等で枚葉式処理が増加するにつれ、各チッ
プがどのウエハから由来してきたかの履歴が望まれるが
、これを実現するには、たとえばウエハ毎に別のマスク
が必要となる。このため、試作時等に全チップを追跡調
査してウエハ履歴も調べるような特別の場合の他、ウエ
ハ履歴の実用的付与は行なわれていない。
、イオン注入等で枚葉式処理が増加するにつれ、各チッ
プがどのウエハから由来してきたかの履歴が望まれるが
、これを実現するには、たとえばウエハ毎に別のマスク
が必要となる。このため、試作時等に全チップを追跡調
査してウエハ履歴も調べるような特別の場合の他、ウエ
ハ履歴の実用的付与は行なわれていない。
【０００７】なお、枚葉式処理に限らず、バッチ式処理
等においても、各チップのウエハ履歴が判った方がトラ
ブル発生時の調査等に信頼性が増加することは明らかで
ある。
等においても、各チップのウエハ履歴が判った方がトラ
ブル発生時の調査等に信頼性が増加することは明らかで
ある。
【０００８】
【発明が解決しようとする課題】以上説明したように、
ＩＣチップ製造において、各チップにウエハ識別符号を
付与することが望まれるが、これを実現しようとすると
、ウエハ１枚に１枚のマスクが必要となり、管理、スル
ープット等の問題から実現が難しかった。
ＩＣチップ製造において、各チップにウエハ識別符号を
付与することが望まれるが、これを実現しようとすると
、ウエハ１枚に１枚のマスクが必要となり、管理、スル
ープット等の問題から実現が難しかった。
【０００９】本発明は、管理、スループット的問題を生
じることなく、各チップにウエハ識別符号を付与するこ
とのできる半導体装置の製造方法を提供することである
。
じることなく、各チップにウエハ識別符号を付与するこ
とのできる半導体装置の製造方法を提供することである
。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ステッパ工程を用いて半導体装置を製造する
方法において、ウエハ上の各チップ領域にウエハ識別符
号を付与するウエハ識別領域を確保し、可変パターン形
成手段を具備するレチクルにより、このウエハ識別領域
にウエハ識別符号を露光することを特徴とする。
造方法は、ステッパ工程を用いて半導体装置を製造する
方法において、ウエハ上の各チップ領域にウエハ識別符
号を付与するウエハ識別領域を確保し、可変パターン形
成手段を具備するレチクルにより、このウエハ識別領域
にウエハ識別符号を露光することを特徴とする。
【００１１】
【作用】ウエハ上の各チップ領域にウエハ識別符号を付
与するための、ウエハ識別領域を確保すると共に、ステ
ッパ工程においてこのウエハ識別領域にウエハ識別符号
を露光することにより、各チップにウエハ識別符号が付
与される。
与するための、ウエハ識別領域を確保すると共に、ステ
ッパ工程においてこのウエハ識別領域にウエハ識別符号
を露光することにより、各チップにウエハ識別符号が付
与される。
【００１２】
【実施例】現在のＩＣ製造プロセスにおいては、たとえ
ばフィールドオキサイド形成のための窒化膜パターニン
グにおいて、ステッパを用い、レチクルの露光を行なう
ことが多い。このようなレチクル工程を利用し、ウエハ
上の各チップにウエハ番号を露光する。たとえば、レチ
クル内の未使用回路部（ＰＰパット等）にウエハ番号エ
リアを作る。このウエハ番号エリアに、たとえば液晶を
用いて可変パターンを形成する。ウエハ露光毎にこの可
変パターンを変化させることにより、各ウエハを識別す
るためのウエハ識別符号が付与できる。このようなウエ
ハ識別符号のパターンは、たとえばフィールドオキサイ
ド等によって形成できる。その他、ポリシリコン層、Ａ
ｌ等の電極層等によって形成することもできる。ウエハ
識別符号は、外部より観察でき、かつパターンによる段
差があまり大きくないことが望ましい。
ばフィールドオキサイド形成のための窒化膜パターニン
グにおいて、ステッパを用い、レチクルの露光を行なう
ことが多い。このようなレチクル工程を利用し、ウエハ
上の各チップにウエハ番号を露光する。たとえば、レチ
クル内の未使用回路部（ＰＰパット等）にウエハ番号エ
リアを作る。このウエハ番号エリアに、たとえば液晶を
用いて可変パターンを形成する。ウエハ露光毎にこの可
変パターンを変化させることにより、各ウエハを識別す
るためのウエハ識別符号が付与できる。このようなウエ
ハ識別符号のパターンは、たとえばフィールドオキサイ
ド等によって形成できる。その他、ポリシリコン層、Ａ
ｌ等の電極層等によって形成することもできる。ウエハ
識別符号は、外部より観察でき、かつパターンによる段
差があまり大きくないことが望ましい。
【００１３】図１にこのようなウエハ識別符号を付与で
きるレチクルの例を示す。レチクル１は石英ガラス等の
上にクロム等の不透明パターンが形成されたものである
。図示のレチクルにおいては２つのチップパターン２−
１と２−２が形成されている。これらチップパターンの
４隅にウエハコードエリア３、４、５、６が形成されて
いる。なお、４隅にウエハコードエリアを設ける場合を
説明したが、ウエハコードエリアは４つ以外、たとえば
１つであってもよく、４隅以外の場所、たとえば中央部
等に設けてもよい。これらのウエハコードエリアには、
たとえば液晶の可変パターン形成装置が作成され、レチ
クルの端部に設けられた電極パッド８から配線（図示せ
ず）を介して、液晶層に選択的に電圧が印加される。必
要に応じて、液晶層両側に偏向板等を配置し、透過光を
液晶層で形成されたパターンに従って整形する。
きるレチクルの例を示す。レチクル１は石英ガラス等の
上にクロム等の不透明パターンが形成されたものである
。図示のレチクルにおいては２つのチップパターン２−
１と２−２が形成されている。これらチップパターンの
４隅にウエハコードエリア３、４、５、６が形成されて
いる。なお、４隅にウエハコードエリアを設ける場合を
説明したが、ウエハコードエリアは４つ以外、たとえば
１つであってもよく、４隅以外の場所、たとえば中央部
等に設けてもよい。これらのウエハコードエリアには、
たとえば液晶の可変パターン形成装置が作成され、レチ
クルの端部に設けられた電極パッド８から配線（図示せ
ず）を介して、液晶層に選択的に電圧が印加される。必
要に応じて、液晶層両側に偏向板等を配置し、透過光を
液晶層で形成されたパターンに従って整形する。
【００１４】図２には、このような液晶層で形成するパ
ターンの例としてバーコード表示を示す。図２（Ａ）は
、アナログ表示も可能な１つの直線上パターン１１を示
す。
ターンの例としてバーコード表示を示す。図２（Ａ）は
、アナログ表示も可能な１つの直線上パターン１１を示
す。
【００１５】図２（Ｂ）は、６ビットの２進数を表わす
バーコードを示す。たとえば、このような６ビット符号
を用いることにより、６４個の識別を実行することがで
きる。通常、ウエハカセット等は５０個を単位とするこ
とが多く、ロット管理と合せてウエハ管理を行なうため
にはこの程度の識別で目的を果す。ステッパは通常縮小
投影を行なうので、レチクル上のパターンはそれほど微
細でなくてもよい。
バーコードを示す。たとえば、このような６ビット符号
を用いることにより、６４個の識別を実行することがで
きる。通常、ウエハカセット等は５０個を単位とするこ
とが多く、ロット管理と合せてウエハ管理を行なうため
にはこの程度の識別で目的を果す。ステッパは通常縮小
投影を行なうので、レチクル上のパターンはそれほど微
細でなくてもよい。
【００１６】なお、液晶を用いてパターンを露光する場
合を説明したが、その他可変パターンを形成できるもの
であれば、どのようなものであってもよい。たとえば、
磁性体領域を形成し、磁気ヘッド等によって磁性体内に
所定のパターンを形成し、この磁性体内の選択的変化を
用いて露光を行なうことにより、半導体ウエハ上にパタ
ーンを形成することも可能である。
合を説明したが、その他可変パターンを形成できるもの
であれば、どのようなものであってもよい。たとえば、
磁性体領域を形成し、磁気ヘッド等によって磁性体内に
所定のパターンを形成し、この磁性体内の選択的変化を
用いて露光を行なうことにより、半導体ウエハ上にパタ
ーンを形成することも可能である。
【００１７】また、ウエハ上に露光するウエハ識別符号
は、必ずしもデバイスパターン用のレチクル内に形成さ
れている必要はない。レチクル露光工程において、レチ
クルと並行する位置からウエハ識別符号をウエハ上に露
光することも可能である。
は、必ずしもデバイスパターン用のレチクル内に形成さ
れている必要はない。レチクル露光工程において、レチ
クルと並行する位置からウエハ識別符号をウエハ上に露
光することも可能である。
【００１８】このようにして、図３に示すようなウエハ
１５の各チップ１６に、各チップがどのウエハから由来
したものであるかを示すウエハ識別符号が各チップの端
部領域１７−１、１７−２・・に与える。各チップを半
導体装置に実装した後も、トラブルが発生した時は各チ
ップのウエハ識別符号を調べることにより、どのウエハ
でトラブルが生じたかを知ることができる。このように
して、トラブル発生時の対応が容易になる。
１５の各チップ１６に、各チップがどのウエハから由来
したものであるかを示すウエハ識別符号が各チップの端
部領域１７−１、１７−２・・に与える。各チップを半
導体装置に実装した後も、トラブルが発生した時は各チ
ップのウエハ識別符号を調べることにより、どのウエハ
でトラブルが生じたかを知ることができる。このように
して、トラブル発生時の対応が容易になる。
【００１９】なお、通常ＩＣチップ周辺部は回路として
使用しない領域を有しており、モニタパッド等と共にウ
エハコードエリアを設けても、実質的な差し障りが生じ
ることは少ない。ウエハ識別符号をレチクル工程で付与
することにより、マスク枚数を膨大に増加させる等の管
理、スループット的問題を生じることなく、ウエハ履歴
を管理することが可能となる。
使用しない領域を有しており、モニタパッド等と共にウ
エハコードエリアを設けても、実質的な差し障りが生じ
ることは少ない。ウエハ識別符号をレチクル工程で付与
することにより、マスク枚数を膨大に増加させる等の管
理、スループット的問題を生じることなく、ウエハ履歴
を管理することが可能となる。
【００２０】以上、実施例に沿って本発明を説明したが
、本発明はこれらに制限されるものではない。たとえば
、識別符号としてバーコードの代りにローマ数字、アラ
ビア数字等を用いることもできる。その他種々の変更、
改良、組合せ等が可能なことは当業者に自明であろう。
、本発明はこれらに制限されるものではない。たとえば
、識別符号としてバーコードの代りにローマ数字、アラ
ビア数字等を用いることもできる。その他種々の変更、
改良、組合せ等が可能なことは当業者に自明であろう。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
ＩＣチップのウエハ識別符号が、管理、スループット的
問題を生じることなく、各チップに付与することができ
る。このため、トラブル発生時の対応等ウエハ管理が容
易になる。
ＩＣチップのウエハ識別符号が、管理、スループット的
問題を生じることなく、各チップに付与することができ
る。このため、トラブル発生時の対応等ウエハ管理が容
易になる。
【００２２】従って、半導体の品質、信頼度が向上する
ところが大きい。
ところが大きい。
【図１】レチクルの平面図である。
【図２】バーコード表示の例を示す平面図である。
（Ａ）はアナログ表示の例、（Ｂ）はデジタル表示の例
である。
である。
【図３】ウエハ内のチップ配置およびチップ内のウエハ
識別符号を示す概略平面図である。
識別符号を示す概略平面図である。
１ レチクル
２ チップパターン
３、４、５、６ ウエハコードエリア８
電極パッド １５ ウエハ １６ チップ １７ ウエハ識別符号
電極パッド １５ ウエハ １６ チップ １７ ウエハ識別符号
Claims (2)
- 【請求項１】 ステッパ工程を用いて半導体装置を製
造する方法において、ウエハ上の各チップ領域にウエハ
識別符号を付与するウエハ識別領域を確保し、可変パタ
ーン形成手段を具備するレチクルにより、このウエハ識
別領域にウエハ識別符号を露光することを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記ウエハ識別符号は、前記可変パタ
ーン形成手段にて形成された可変バーコードをウエハ上
に投影することによって露光されることを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40236190A JPH04340214A (ja) | 1990-12-14 | 1990-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40236190A JPH04340214A (ja) | 1990-12-14 | 1990-12-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340214A true JPH04340214A (ja) | 1992-11-26 |
Family
ID=18512179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40236190A Pending JPH04340214A (ja) | 1990-12-14 | 1990-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340214A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997050111A1 (fr) * | 1996-06-26 | 1997-12-31 | Hitachi, Ltd. | Puce de semiconducteur et reticule de production de semiconducteur |
| JPH1126333A (ja) * | 1997-06-27 | 1999-01-29 | Oki Electric Ind Co Ltd | 半導体装置及びその情報管理システム |
| JP2006351772A (ja) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | 半導体チップの識別情報記録方法及び撮像装置 |
| US9099480B2 (en) | 2009-09-30 | 2015-08-04 | Stmicroelectronics S.R.L. | Indexing of electronic devices distributed on different chips |
| EP2306517B1 (en) * | 2009-09-30 | 2016-11-02 | STMicroelectronics Srl | Indexing of electronic devices using marks distributed on two coupled chips |
-
1990
- 1990-12-14 JP JP40236190A patent/JPH04340214A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997050111A1 (fr) * | 1996-06-26 | 1997-12-31 | Hitachi, Ltd. | Puce de semiconducteur et reticule de production de semiconducteur |
| JPH1126333A (ja) * | 1997-06-27 | 1999-01-29 | Oki Electric Ind Co Ltd | 半導体装置及びその情報管理システム |
| US7299973B2 (en) | 1997-06-27 | 2007-11-27 | Oki Electric Industry Co., Ltd. | Semiconductor device and an information management system therefor |
| US7503479B2 (en) | 1997-06-27 | 2009-03-17 | Oki Electric Industry Co., Ltd. | Semiconductor device and an information management system therefor |
| US7832648B2 (en) | 1997-06-27 | 2010-11-16 | Oki Semiconductor Co., Ltd. | Semiconductor device and an information management system therefor |
| JP2006351772A (ja) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | 半導体チップの識別情報記録方法及び撮像装置 |
| US9099480B2 (en) | 2009-09-30 | 2015-08-04 | Stmicroelectronics S.R.L. | Indexing of electronic devices distributed on different chips |
| EP2306517B1 (en) * | 2009-09-30 | 2016-11-02 | STMicroelectronics Srl | Indexing of electronic devices using marks distributed on two coupled chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7535535B2 (en) | Manufacturing method of display device | |
| US3823015A (en) | Photo-masking process | |
| JPH04340214A (ja) | 半導体装置の製造方法 | |
| US6444371B1 (en) | Prevention of die loss to chemical mechanical polishing | |
| JPH11191530A (ja) | アライメントマーク装置 | |
| US3607267A (en) | Precision alignment of photographic masks | |
| US6893806B2 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| JP2876638B2 (ja) | 半導体装置の製造方法 | |
| JPH056176B2 (ja) | ||
| KR100422907B1 (ko) | 정전기 방지 모듈을 갖는 마스크 | |
| JP4226316B2 (ja) | 半導体装置の製造方法 | |
| US6730608B2 (en) | Full image exposure of field with alignment marks | |
| JPH10312049A (ja) | レチクル | |
| JPS623944B2 (ja) | ||
| US5871889A (en) | Method for elimination of alignment field gap | |
| JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 | |
| JPH0358408A (ja) | 半導体集積回路の製造方法 | |
| KR100307222B1 (ko) | 마스크 프레임 | |
| JPH03259541A (ja) | 半導体装置の製造方法 | |
| KR20020073630A (ko) | 반도체장치 스테퍼 설비의 레티클 | |
| US6410350B1 (en) | Detecting die speed variations | |
| KR20010056776A (ko) | 노광용 마스크 | |
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| JPH02148823A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990330 |