JPH02148823A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02148823A JPH02148823A JP63303062A JP30306288A JPH02148823A JP H02148823 A JPH02148823 A JP H02148823A JP 63303062 A JP63303062 A JP 63303062A JP 30306288 A JP30306288 A JP 30306288A JP H02148823 A JPH02148823 A JP H02148823A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- type
- types
- semiconductor devices
- different types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 235000012431 wafers Nutrition 0.000 abstract description 47
- 230000008602 contraction Effects 0.000 abstract 1
- 230000007257 malfunction Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 230000002950 deficient Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多品種生産
を行うＡＳ Ｉ Ｃ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅ
ｃｉｆｉｃＩｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ ）
等の半導体装置に適した製造方法に関する。
を行うＡＳ Ｉ Ｃ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅ
ｃｉｆｉｃＩｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ ）
等の半導体装置に適した製造方法に関する。
従来、マスクＲＯＭ、ゲートアレイ等の所謂ＡＳＩＣ半
導体装置では、−品種の生産数が少ないことが多いため
、他の品種のウェハと同時に製造することが多い。即ち
、所定の工程までは他の品種のウェハと同時に処理を行
い、以後の特定のマスク工程のみを各品種毎に個別の処
理を行っている。
導体装置では、−品種の生産数が少ないことが多いため
、他の品種のウェハと同時に製造することが多い。即ち
、所定の工程までは他の品種のウェハと同時に処理を行
い、以後の特定のマスク工程のみを各品種毎に個別の処
理を行っている。
このため、所定の工程が完了するまでは、各品種のウェ
ハを区別する必要があり、従来では各ウニへの表面にダ
イヤモンド等の硬度の高い針で品種記号を刻み、或いは
レーザ光線等を用いてウェハ表面を溶融して品種記号を
刻む等して品種を区別するようにしている。
ハを区別する必要があり、従来では各ウニへの表面にダ
イヤモンド等の硬度の高い針で品種記号を刻み、或いは
レーザ光線等を用いてウェハ表面を溶融して品種記号を
刻む等して品種を区別するようにしている。
〔発明が解決しようとする課題］
上述した従来のウェハの区別方法では、品種記号を刻む
際にウェハの粉が飛び敗り、これが異物となってウェハ
の表面に付着して半導体装置の製造不良をまねくおそれ
がある。また、品種記号の溝が数μｍの深さになるため
、ウェットエツチング等におけるエツチング液が溝内に
残り、これが後の工程で表面に付着してエツチング不良
をまねくこともある。
際にウェハの粉が飛び敗り、これが異物となってウェハ
の表面に付着して半導体装置の製造不良をまねくおそれ
がある。また、品種記号の溝が数μｍの深さになるため
、ウェットエツチング等におけるエツチング液が溝内に
残り、これが後の工程で表面に付着してエツチング不良
をまねくこともある。
一方、生産数が極めて少ない半導体装置の場合には、１
品種を１枚のウェハにのみ形成することがあり、この場
合にウェハが製造工程途中で破損し、或いは不良となっ
た場合には、該品種の全数が不良になり、危険負担が大
きくなるという問題もある。
品種を１枚のウェハにのみ形成することがあり、この場
合にウェハが製造工程途中で破損し、或いは不良となっ
た場合には、該品種の全数が不良になり、危険負担が大
きくなるという問題もある。
本発明は上述した問題を解消した半導体装置の製造方法
を提供することを目的とする。
を提供することを目的とする。
本発明の半導体装置の製造方法は、１枚の半導体ウェハ
に異なる品種の素子パターンを同時又は個別に露光し、
かつこのウェハを所要の工程で処理してウェハ上に異な
る品種の半導体装置を形成している。
に異なる品種の素子パターンを同時又は個別に露光し、
かつこのウェハを所要の工程で処理してウェハ上に異な
る品種の半導体装置を形成している。
上述した方法では、各ウェハに品種記号を設ける必要は
なく、また本来のウェハ枚数を増大することなく同一品
種半導体装置を複数枚のウェハに分けて製造することが
可能となる。
なく、また本来のウェハ枚数を増大することなく同一品
種半導体装置を複数枚のウェハに分けて製造することが
可能となる。
次に、本発明を図面を参照して説明する。
第１図及び第２図は本発明の一実施例方法を説明するた
めの図であり、第１図は縮小露光用レチクルの模式的な
平面図、第２図は製造されるウェハの平面図である。
めの図であり、第１図は縮小露光用レチクルの模式的な
平面図、第２図は製造されるウェハの平面図である。
第１図のように、ウェハに素子パターンを縮小転写する
ためのレチクル１には、第１の品種ＡのパターンＰ、と
、第２の品種ＢのパターンＰ、とを二律的に配列形成し
ている。この場合、各パターンＰ−，Ｐｂは、夫々複数
個の素子パターンを含むものであってもよい。なお、２
は目合わせ用パターンである。
ためのレチクル１には、第１の品種ＡのパターンＰ、と
、第２の品種ＢのパターンＰ、とを二律的に配列形成し
ている。この場合、各パターンＰ−，Ｐｂは、夫々複数
個の素子パターンを含むものであってもよい。なお、２
は目合わせ用パターンである。
そして、このレチクル１を縮小投影露光装置により、第
２図のようにウェハ３の表面にステップ露光し、所定の
工程を経て第１及び第２の各品種Ａ、Ｂの素子Ｓ ＳＩ
＋ Ｓｂｌを形成する。これにより、１枚のウェハ３
に２種類の異なる品種の素子、即ち半導体装置が同時に
形成されることになる。
２図のようにウェハ３の表面にステップ露光し、所定の
工程を経て第１及び第２の各品種Ａ、Ｂの素子Ｓ ＳＩ
＋ Ｓｂｌを形成する。これにより、１枚のウェハ３
に２種類の異なる品種の素子、即ち半導体装置が同時に
形成されることになる。
したがって、この製造方法では、同時に製造する異なる
品種Ａ、 Ｂの半導体装置を同じウェハに形成している
ので、各ウェハには品種を区別するための品種記号を設
ける必要はなく、品種記号による種々の問題を解消する
ことができる。
品種Ａ、 Ｂの半導体装置を同じウェハに形成している
ので、各ウェハには品種を区別するための品種記号を設
ける必要はなく、品種記号による種々の問題を解消する
ことができる。
また、１枚のウェハに品種Ａ、Ｂの半導体装置を形成し
、これを本来のウェハと同じ枚数に形成することで、１
枚のウェハが破損し、或いは不良となった場合でも、１
つの品種の全半導体装置が不良となることを未然に防止
できる。例えば、第２図の例では、ウェハ３の１枚に品
種Ａ９品種Ｂを夫々２１個ずつ形成している。そして、
各品種の所要数が１５個ずつで歩留りが９０％と予測さ
れる場合には、本来は１枚のウェハで形成できるが、こ
れを２枚のウェハに夫々形成しておけば、元々品種別で
は２枚のウェハが必要とされるため、ウェハの枚数を増
加することなく、全数不良の危険負担を低減することが
できる。
、これを本来のウェハと同じ枚数に形成することで、１
枚のウェハが破損し、或いは不良となった場合でも、１
つの品種の全半導体装置が不良となることを未然に防止
できる。例えば、第２図の例では、ウェハ３の１枚に品
種Ａ９品種Ｂを夫々２１個ずつ形成している。そして、
各品種の所要数が１５個ずつで歩留りが９０％と予測さ
れる場合には、本来は１枚のウェハで形成できるが、こ
れを２枚のウェハに夫々形成しておけば、元々品種別で
は２枚のウェハが必要とされるため、ウェハの枚数を増
加することなく、全数不良の危険負担を低減することが
できる。
なお、この製造に際しては、共通する所定の工程は勿論
のこと、その後の工程においてもマスクが異なるだけで
処理工程自体は品種Ａ、Ｂにおいても同じであり、何ら
不具合は生じない。
のこと、その後の工程においてもマスクが異なるだけで
処理工程自体は品種Ａ、Ｂにおいても同じであり、何ら
不具合は生じない。
また、製造した半導体装置は、ダイシング及び組立て工
程が終わった後、検査工程において電気的試験を行うこ
とで、各品種に分類することができる。
程が終わった後、検査工程において電気的試験を行うこ
とで、各品種に分類することができる。
第３図は本発明の他の実施例におけるウェハの平面図で
ある。この実施例では、品種Ａと品種Ｂの各素子Ｓ ａ
ｔ、” ｂ２を夫々別のレチクルを用いて露光している
。このため、各品種の素子の配設位置や各品種の数量を
製造数に対応させて任意に設定することが可能となる。
ある。この実施例では、品種Ａと品種Ｂの各素子Ｓ ａ
ｔ、” ｂ２を夫々別のレチクルを用いて露光している
。このため、各品種の素子の配設位置や各品種の数量を
製造数に対応させて任意に設定することが可能となる。
以上説明したように本発明は、１枚の半導体ウェハに同
一製造工程で製造される異なる品種の半導体装置を形成
するので、各ウェハに品種記号を設ける必要はなく、品
種記号が原因とされる不良発生を防止することができる
。また本来のウェハ枚数を増大することなく同一品種半
導体装置を複数枚のウェハに分けて製造することが可能
となり、１品種半導体装置における全数不良等を未然に
防止できる効果もある。
一製造工程で製造される異なる品種の半導体装置を形成
するので、各ウェハに品種記号を設ける必要はなく、品
種記号が原因とされる不良発生を防止することができる
。また本来のウェハ枚数を増大することなく同一品種半
導体装置を複数枚のウェハに分けて製造することが可能
となり、１品種半導体装置における全数不良等を未然に
防止できる効果もある。
第１図は本発明の一実施例で使用するレチクルの模式的
な平面図、第２図は本発明の一実施例方法で製造したウ
ェハの平面図、第３図は本発明の他の実施例方法で製造
したウェハの平面図である。 １・・・レチクル、２・・・目合わせ用パターン、３・
・・ウェハ、Ｐ、、Ｐ、・・・素子パターン、Ｓ ａ
Ｉ 、 Ｓ ｂ Ｉ ＋Ｓａｚ、Ｓｂ２・・・素子（
半導体装置）。
な平面図、第２図は本発明の一実施例方法で製造したウ
ェハの平面図、第３図は本発明の他の実施例方法で製造
したウェハの平面図である。 １・・・レチクル、２・・・目合わせ用パターン、３・
・・ウェハ、Ｐ、、Ｐ、・・・素子パターン、Ｓ ａ
Ｉ 、 Ｓ ｂ Ｉ ＋Ｓａｚ、Ｓｂ２・・・素子（
半導体装置）。
Claims (1)
- １、１枚の半導体ウェハに異なる品種の素子パターンを
同時又は個別に露光し、かつこのウェハを所要の工程で
処理してウェハ上に異なる品種の半導体装置を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303062A JPH02148823A (ja) | 1988-11-30 | 1988-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303062A JPH02148823A (ja) | 1988-11-30 | 1988-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148823A true JPH02148823A (ja) | 1990-06-07 |
Family
ID=17916446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63303062A Pending JPH02148823A (ja) | 1988-11-30 | 1988-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148823A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1816018A1 (en) * | 2004-09-09 | 2007-08-08 | TS Tech Co., Ltd | Interior trim material for vehicle formed by applying double stitch to mounting material and method of manufacturing the same |
| JP2008013130A (ja) * | 2006-07-07 | 2008-01-24 | Kasai Kogyo Co Ltd | ステッチラインを有する表皮の貼着方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5998445A (ja) * | 1982-11-27 | 1984-06-06 | Toshiba Corp | 回転陽極ｘ線管 |
| JPS59215717A (ja) * | 1983-05-24 | 1984-12-05 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPS62188228A (ja) * | 1986-02-13 | 1987-08-17 | Nec Corp | 集積回路の製造方法 |
-
1988
- 1988-11-30 JP JP63303062A patent/JPH02148823A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5998445A (ja) * | 1982-11-27 | 1984-06-06 | Toshiba Corp | 回転陽極ｘ線管 |
| JPS59215717A (ja) * | 1983-05-24 | 1984-12-05 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPS62188228A (ja) * | 1986-02-13 | 1987-08-17 | Nec Corp | 集積回路の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1816018A1 (en) * | 2004-09-09 | 2007-08-08 | TS Tech Co., Ltd | Interior trim material for vehicle formed by applying double stitch to mounting material and method of manufacturing the same |
| JP4933260B2 (ja) * | 2004-09-09 | 2012-05-16 | テイ・エス テック株式会社 | 表装材にダブルステッチを施してなる車両用内装材及びその製造方法 |
| EP1816018A4 (en) * | 2004-09-09 | 2013-02-13 | Ts Tech Co Ltd | INTERIOR TRIM MATERIAL FOR A VEHICLE FORMED BY APPLYING A DOUBLE POINT TO A FIXING MATERIAL AND METHOD OF MANUFACTURING THE SAME |
| JP2008013130A (ja) * | 2006-07-07 | 2008-01-24 | Kasai Kogyo Co Ltd | ステッチラインを有する表皮の貼着方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3751647A (en) | Semiconductor and integrated circuit device yield modeling | |
| EP0466335B1 (en) | Process of manufacturing semiconductor devices | |
| JP3048517B2 (ja) | 半導体装置製造用のレチクル | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| JPH02148823A (ja) | 半導体装置の製造方法 | |
| KR100529445B1 (ko) | 마스크의 제조방법 | |
| JPH04340214A (ja) | 半導体装置の製造方法 | |
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| JPH07181686A (ja) | レジストパターンの形成方法 | |
| JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
| JPH0258777B2 (ja) | ||
| US5871889A (en) | Method for elimination of alignment field gap | |
| JPS63124939A (ja) | パターン検査方法およびその装置 | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| US20040219440A1 (en) | Electrical field alignment vernier | |
| JPH05175093A (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| KR0168353B1 (ko) | 넌패턴 웨이퍼의 검사방법 | |
| JPS5966112A (ja) | 半導体チツプ | |
| JPH0644147B2 (ja) | フォトマスクの欠陥検査方法 | |
| JPH0414812A (ja) | パターン形成方法 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JPH0594002A (ja) | ホトマスクの製造方法及びホトマスク | |
| JPH03173449A (ja) | 半導体基板 |