JP2975871B2 - 合わせマークの位置ずれ検査方法 - Google Patents

合わせマークの位置ずれ検査方法

Info

Publication number
JP2975871B2
JP2975871B2 JP7128316A JP12831695A JP2975871B2 JP 2975871 B2 JP2975871 B2 JP 2975871B2 JP 7128316 A JP7128316 A JP 7128316A JP 12831695 A JP12831695 A JP 12831695A JP 2975871 B2 JP2975871 B2 JP 2975871B2
Authority
JP
Japan
Prior art keywords
reticle
pattern
alignment mark
alignment marks
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7128316A
Other languages
English (en)
Other versions
JPH08321532A (ja
Inventor
守 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP7128316A priority Critical patent/JP2975871B2/ja
Publication of JPH08321532A publication Critical patent/JPH08321532A/ja
Application granted granted Critical
Publication of JP2975871B2 publication Critical patent/JP2975871B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リソグラフィ技術にお
ける合わせマークの位置ずれ検査方法に関する。
【0002】
【従来の技術】此種の従来技術を半導体装置の製造工程
中の例えばシリコン基板にLOCOS酸化膜を形成した
後に、コンタクト孔を形成する工程における合わせマー
クの合わせ工程を示す図14乃至図18を基に説明す
る。図14はLOCOS工程用の第1のレチクル51の
一部分を示しており、透明なガラス面から成る外枠52
とクローム面から成る合わせマーク53が形成されてい
る。
【0003】図15に示す54はシリコン基板で、Si
O2 膜55及びSi3N4膜56の上にレジスト膜57が
形成されており、前記第1のレチクル51を介して光が
照射され、現像されると図15に示すようにガラス面を
介して光が照射された部分のレジスト膜57が除去さ
れ、合わせマーク53がシリコン基板54上に転写され
る。
【0004】次に、該レジスト膜57をマスクにしてS
i3N4膜56及びSiO2 膜55がエッチングされた後
にレジスト膜57を除去し、図16に示すように熱酸化
してLOCOS酸化膜58を形成し、Si3N4膜56及
びSiO2 膜55を除去し、ゲート酸化膜59を形成す
る。図17はコンタクト工程用の第2のレチクル60の
一部分を示しており、透明のガラス面から成る外枠61
とクローム面から成る合わせマーク62が形成されてい
る。
【0005】図18は前記レチクル60を基板54の上
方に位置させた状態を示しており、作業者が基板54上
方からLOCOS酸化膜58の端と合わせマーク62の
端間の隙間(L1)を目視検査することにより、前記L
OCOS酸化膜形成用に用いた第1のレチクル51とコ
ンタクト孔形成用に用いる第2のレチクル60との合わ
せマークの位置ずれの有無を確認していた。
【0006】しかし、ウエハ・プロセス上の変換差によ
り前記第1のレチクル51を使用して基板54に形成し
たパターンから成る合わせマークと第2のレチクル60
上の合わせマークとの隙間が狭くなると、目視や簡易な
顕微鏡を使用した検査ではこの合わせマークを使用して
製造工程を継続して良いか否か確認できない、または手
間がかかり、面倒であった。また逆に、隙間が広くなる
と合わせ精度が低下する。このため、最適な隙間を設定
するのが難しかった。
【0007】
【発明が解決しようとする課題】従って、本発明は合わ
せマーク同士の位置ずれの確認作業の簡易化をはかるこ
とを目的とする。
【0008】
【課題を解決するための手段】そこで本発明は、第1の
工程に対応した同一サイズの複数の矩形の合わせマーク
がガラス面に行列配置された第1のレチクルを使用して
シリコン基板に第1のパターンを形成した後に、第2の
工程に対応した前記合わせマークより小さいサイズの同
数の矩形の合わせマークが行列配置された前記合わせマ
ークの中心側に集まるようにガラス面に行列配置された
第2のレチクルの当該ガラス面を通して前記シリコン基
板に形成された第1のパターンの端から該第2のレチク
ルの合わせマークの外周部までの隙間を検査するように
したものである。
【0009】また本発明は、第1の工程に対応した同一
サイズの複数の矩形の合わせマークがガラス面に行列配
置された第1のレチクルを使用してシリコン基板に第1
のパターンを形成した後に、第2の工程に対応した前記
合わせマークより小さいサイズの同数の矩形の合わせマ
ークが行列配置された前記合わせマークの中心側に集ま
るようにガラス面に行列配置された第2のレチクルを使
用して前記シリコン基板に第2のパターンを形成する。
そして、前記基板に形成された第1のパターンの端から
該第1のパターンの中心側に集まった状態で形成された
第2のパターンの外周部までの隙間を検査するようにし
たものである。
【0010】
【作用】以上の構成から、第1のパターンが形成された
シリコン基板の上方に第2のレチクルが位置された際
に、第1のパターンの行列配置の中心側に集まった形で
第2のレチクル上の合わせマークが位置されるので、第
1のパターンの端から第2のレチクルの合わせマークの
外周部までの寸法が比較的広がるため、目視あるいは簡
易な顕微鏡による検査でもパターンとマークとの位置ず
れが容易に検査される。
【0011】また、第1のパターンの行列配置の中心側
に集まった形で第2のパターンが形成されるので、第1
のパターンの端から第2のパターンの外周部までの寸法
が比較的広がるため、目視あるいは簡易な顕微鏡による
検査でもパターン同士の位置ずれが容易に検査される。
【0012】
【実施例】以下、本発明の一実施例を半導体装置の製造
工程中の例えばシリコン基板にLOCOS酸化膜を形成
した後に、コンタクト孔を形成する工程における合わせ
マークの合わせ工程を示す図1乃至図6を基に詳述す
る。図1はLOCOS工程用の第1のレチクル1の一部
分を示しており、ガラス面から成る外枠2及びクローム
面から成る比較的大きな同一サイズの4つの矩形の合わ
せマーク3が行列配置されている。
【0013】図2に示す4はシリコン基板で、該基板4
上にはSiO2 膜5及びSi3N4膜6が積層され、その
上にレジスト膜7が形成されている。そして、前記第1
のレチクル1を介して光を照射した後に現像することに
より、図2に示すように光を照射した部分のレジスト膜
7を除去する。これにより、合わせマーク3がシリコン
基板4上に転写される。
【0014】次に、該レジスト膜7をマスクにしてSi
3N4膜6及びSiO2 膜5をエッチングした後にレジス
ト膜7を除去し、図3に示すように熱酸化してLOCO
S酸化膜8を形成し、Si3N4膜6及びSiO2 膜5を
除去し、ゲート酸化膜9を形成する。図4はコンタクト
形成用の第2のレチクル10の一部分を示しており、ガ
ラス面から成る外枠11と、クローム面(前記第1のレ
チクル1の合わせマーク3より幾分小さく、後述するよ
うにその中心が合わせマーク3の中心から外れるような
同一サイズの4つの矩形状)から成る合わせマーク12
とが形成されている。
【0015】図5は前記基板4の上方に第2のレチクル
10を位置させた状態図(平面図)で、作業者は該レチ
クル10上方からLOCOS酸化膜8の端とレチクル1
0上の合わせマーク12の外周部までの隙間を目視検査
することにより、前記LOCOS酸化膜形成用に用いた
第1のレチクル1を使用して形成された第1のパターン
とコンタクト孔形成用に用いる第2のレチクル10上の
合わせマークの位置ずれの有無を確認する。
【0016】このとき、前記第2のレチクル10の行列
配置された合わせマーク12の中心がその対応する前記
第1のレチクル1の行列配置された合わせマーク3の中
心に集まるように形成してあるため、第2のレチクルの
ガラス面を通して見た際のLOCOS酸化膜8の端と合
わせマーク12の外周部までの隙間(L2)は図5に示
すように行列配置の中心側に比して外周側が広くなって
いる。そのため、作業者はその見易くなった隙間(L
2)がほぼ等間隔であるか否か目視検査あるいは簡易な
顕微鏡により検査するだけで、この合わせマークによる
位置ずれの有無を簡単に判断できる。尚、本実施例では
図5に示すように基板4上に形成したLOCOS酸化膜
8の端と第2のレチクル10上の合わせマーク12との
隙間(L2)がすべて等しくなるようであれば正常であ
り、異なるようであれば異常と判断する。異常と判断さ
れた場合には、合わせマークによる位置合わせをやり直
す。
【0017】次に、他の実施例として半導体装置の製造
工程中の例えばシリコン基板にゲート電極を形成した後
に、コンタクト孔を形成する工程における合わせマーク
の合わせ工程を示す図6乃至図10を基に説明する。図
6はゲート電極形成工程用の第1のレチクル21の一部
分を示しており、ガラス面から成る外枠22及びクロー
ム面から成る同一サイズの比較的大きな6つの矩形の合
わせマーク23が行列配置されている。
【0018】図7に示す24はシリコン基板で、該基板
24上にはSiO2 膜25及びポリシリコン層が積層さ
れ、その上に不図示のレジスト膜が形成されている。そ
して、前記マスク21を介して光を照射した後に現像す
ることにより、光を照射した部分のレジスト膜を除去す
る。これにより、合わせマーク23がシリコン基板24
上に転写される。
【0019】次に、該レジスト膜をマスクにしてポリシ
リコン層をエッチングしてゲート電極26を形成した後
にレジスト膜を除去する(図7参照)。図8は第2のレ
チクル27の一部分を示しており、ガラス面から成る外
枠28と、クローム面(前記第1のレチクル21の合わ
せマーク23より幾分小さく、後述するようにその中心
が合わせマーク23の中心から外れるような同一サイズ
の6つの矩形状)から成る合わせマーク29とが形成さ
れている。
【0020】図9は第1のパターンが形成された基板2
4の上方に第2のレチクル27を位置させた状態図(平
面図)を示しており、作業者は基板24上方からゲート
電極26と合わせマーク29の外周部までの隙間を目視
検査あるいは簡易な顕微鏡により検査することにより、
前記ゲート電極形成用に用いた第1のレチクル21によ
り形成された第1のパターンとコンタクト孔形成用に用
いる第2のレチクル27上の合わせマーク29の位置ず
れの有無を確認する。
【0021】このとき、第1の実施例と同様に第2のレ
チクル27の行列配置された合わせマーク29の中心が
その対応する前記第1のレチクル21の行列配置された
合わせマーク23の中心に集まるように形成してあるた
め、ゲート電極26の端と合わせマーク29の外周部ま
での隙間(L3)は図9に示すように行列配置の中心側
に比して外周側が広くなっている。そのため、作業者は
その見易くなった隙間(L3)がほぼ等間隔であるか否
か目視検査あるいは簡易な顕微鏡により検査するだけ
で、この合わせマークによる位置ずれの有無を簡単に判
断できる。尚、本実施例では図9に示すように基板24
上に形成したゲート電極26の端と合わせマーク29の
外周部までの隙間(L3)がすべて等しくなるようであ
れば正常であり、異なるようであれば異常と判断する。
【0022】以上のように本発明では、例えばシリコン
基板1にLOCOS酸化膜8とコンタクト孔を形成する
際の合わせマーク3及び合わせマーク12による合わせ
工程並びにシリコン基板21にゲート電極26とコンタ
クト孔を形成する際の合わせマーク23及び合わせマー
ク29による合わせ工程が正常に行われたか否かを検査
する場合に、第2のレチクル10、27の各合わせマー
ク12、29の行列配置がその対応する第1のレチクル
1、21の合わせマーク3、23の行列配置の中心に集
まるように形成してあるため、図5及び図9に示すよう
に中心側に比して広くなった外周部の隙間(L2、L
3)がほぼ等間隔であるか否か確認するだけで、これら
の合わせマークによる位置ずれの有無が簡単に判断でき
る。
【0023】また、本発明は前述した合わせ工程以外に
も適用される。更に、本実施例ではシリコン基板に第1
のパターンを形成した後に、該パターンと第2のレチク
ル上の合わせマークとの隙間を検査することにより、位
置合わせ状態を確認しているが、例えば第2のレチクル
を使用して前記基板に第2のパターンを形成した後に、
同様にそれらパターン同士の隙間を検査するようにして
位置合わせ作業が良好に行われたか否か確認するように
しても良い。
【0024】即ち、前記第1の実施例において基板4上
に層間絶縁膜13及びレジスト膜14を積層した後に、
不図示のレチクルを介して光を照射して所定のレジスト
膜14を除去した後に、残ったレジスト膜14をマスク
にして層間絶縁膜13をエッチングしてコンタクト孔1
5を形成する(図10参照)。そして、作業者は図11
に示すように基板4上方からLOCOS酸化膜8の端と
コンタクト孔15間の隙間(L2)を目視検査すること
により、LOCOS酸化膜形成用の第1のレチクルとコ
ンタクト孔形成用の第2のレチクルを使用した合わせマ
ークの位置ずれの有無が確認できる。
【0025】同じく第2の実施例においてゲート電極2
6を形成した後の基板24上に層間絶縁膜30及びレジ
スト膜31を積層した後に、不図示のレチクルを介して
光を照射して所定のレジスト膜31を除去した後に、残
ったレジスト膜31をマスクにして層間絶縁膜30をエ
ッチングしてコンタクト孔32を形成する(図12参
照)。
【0026】そして、作業者は図13に示すように基板
24上方からゲート電極26とコンタクト孔32間の隙
間(L3)を目視検査することにより、LOCOS酸化
膜形成用の第1のレチクルとコンタクト孔形成用の第2
のレチクルを使用した合わせマークの位置ずれの有無が
確認できる。
【0027】
【発明の効果】以上、本発明によれば第1のレチクル上
の合わせマークの中心側に集まるように第2のレチクル
上の合わせマークを形成したので、第1のレチクルを使
用して第1のパターンを形成したシリコン基板上方に第
2のレチクルを位置させて第2のレチクルのガラス面を
通して前記第1のパターンを見ることにより、第1のパ
ターンの端から第2のレチクルの合わせマークの外周部
までの寸法が比較的広がるため、目視でも該パターンと
合わせマークとの位置ずれが容易に検査でき、合わせマ
ークによる高精度の合わせ作業が可能となる。
【0028】また、第1の工程に対応した第1のレチク
ルを使用してシリコン基板に第1のパターンを形成した
後に第2の工程に対応した第2のレチクルに前記合わせ
マークの行列配置の中心側に集まるようにガラス面に行
列配置された該合わせマークより小さく、同数の矩形の
合わせマークを介して第2のパターンを形成するように
したため、該第2のパターンが前記第1のパターンの行
列配置の中心側に集まった形となり、第1のパターンの
端から第2のパターンの外周部までの寸法が比較的広が
るため、目視でもパターン同士の位置ずれが容易に検査
でき、合わせマークによる高精度の合わせ作業が可能と
なる。
【図面の簡単な説明】
【図1】本発明に使用される第1のレチクルを示す図で
ある。
【図2】第1のレチクルを使用した半導体装置の製造工
程を示す断面図である。
【図3】第1のレチクルを使用した半導体装置の製造工
程を示す断面図である。
【図4】第2のレチクルを示す図である。
【図5】シリコン基板の上方に第2のレチクルを位置さ
せた際の状態図である。
【図6】他の実施例の第1のレチクルを示す図である。
【図7】他の実施例の第1のレチクルを使用した半導体
装置の製造工程を示す断面図である。
【図8】他の実施例の第2のレチクルを示す図である。
【図9】他の実施例のシリコン基板の上方に第2のレチ
クルを位置させた際の状態図である。
【図10】LOCOS酸化膜形成後にコンタクト孔を形
成する半導体装置の製造工程を示す断面図である。
【図11】コンタクト孔が形成されたシリコン基板を示
す平面図である。
【図12】ゲート電極形成後にコンタクト孔を形成する
半導体装置の製造工程を示す断面図である。
【図13】コンタクト孔が形成されたシリコン基板を示
す平面図である。
【図14】従来例の第1のレチクルを示す図である。
【図15】従来例の第1のレチクルを使用した半導体装
置の製造工程を示す断面図である。
【図16】従来例の第1のレチクルを使用した半導体装
置の製造工程を示す断面図である。
【図17】従来例の第2のレチクルを示す図である。
【図18】従来例のシリコン基板の上方に第2のレチク
ルを位置させた状態図である。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の工程に対応した同一サイズの複数
    の矩形の合わせマークがガラス面に行列配置された第1
    のレチクルを使用してシリコン基板に第1のパターンを
    形成する工程と、 第2の工程に対応した前記合わせマークより小さいサイ
    ズの同数の矩形の合わせマークが前記合わせマークの行
    列配置の中心側に集まるようにガラス面に行列配置され
    た第2のレチクルの当該ガラス面を通して前記シリコン
    基板に形成された第1のパターンの端から該第2のレチ
    クルの合わせマークの外周部までの隙間を検査する工程
    とを有することを特徴とする合わせマークの位置ずれ検
    査方法。
  2. 【請求項2】 第1の工程に対応した同一サイズの複数
    の矩形の合わせマークが行列配置された第1のレチクル
    を使用してシリコン基板に第1のパターンを形成する工
    程と、 第2の工程に対応した前記合わせマークより小さいサイ
    ズの同数の矩形の合わせマークが前記合わせマークの行
    列配置の中心側に集まるように行列配置された第2のレ
    チクルを使用してシリコン基板に第2のパターンを形成
    する工程と、 前記シリコン基板に形成された第1のパターンの端から
    該第1のパターンの中心側に集まった状態で形成された
    第2のパターンの外周部までの隙間を検査する工程とを
    有することを特徴とする合わせマークの位置ずれ検査方
    法。
JP7128316A 1995-05-26 1995-05-26 合わせマークの位置ずれ検査方法 Expired - Fee Related JP2975871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7128316A JP2975871B2 (ja) 1995-05-26 1995-05-26 合わせマークの位置ずれ検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7128316A JP2975871B2 (ja) 1995-05-26 1995-05-26 合わせマークの位置ずれ検査方法

Publications (2)

Publication Number Publication Date
JPH08321532A JPH08321532A (ja) 1996-12-03
JP2975871B2 true JP2975871B2 (ja) 1999-11-10

Family

ID=14981764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7128316A Expired - Fee Related JP2975871B2 (ja) 1995-05-26 1995-05-26 合わせマークの位置ずれ検査方法

Country Status (1)

Country Link
JP (1) JP2975871B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142316A1 (de) 2001-08-30 2003-04-17 Advanced Micro Devices Inc Halbleiterstruktur und Verfahren zur Bestimmung kritischer Dimensionen und Überlagerungsfehler
JP4651886B2 (ja) * 2001-09-14 2011-03-16 東北パイオニア株式会社 電子機器及び電子機器の製造方法
DE10224164B4 (de) 2002-05-31 2007-05-10 Advanced Micro Devices, Inc., Sunnyvale Eine zweidimensionale Struktur zum Bestimmen einer Überlagerungsgenauigkeit mittels Streuungsmessung

Also Published As

Publication number Publication date
JPH08321532A (ja) 1996-12-03

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
EP0126621B1 (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
JP3048517B2 (ja) 半導体装置製造用のレチクル
EP0405585A2 (en) A method of manufacturing a semiconductor device
JP2001044094A (ja) 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
JP2975872B2 (ja) 合わせマークの位置ずれ検査方法
JP3587712B2 (ja) 保護ダミーパターンを有する半導体製造用アライメントマーク構造
JPH06324475A (ja) レチクル
JPH0536583A (ja) 位置合せ方法および半導体集積回路装置の製造方法
KR19990039033A (ko) 테스트 패턴 형성 방법
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR100232236B1 (ko) 정렬도 측정용 오버레이 패턴 형성방법
JPS623944B2 (ja)
JPH0520062U (ja) 半導体装置製造用ホトマスク
JPH03142820A (ja) 半導体装置の製造方法
KR970009821B1 (ko) 반도체소자의 제조방법
KR20040057634A (ko) 정렬 버니어 형성 방법
JP2004319637A (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
JPH03106013A (ja) 位置合わせマーク作成方法
KR100289664B1 (ko) 노광 마스크의 제조방법
KR20000003610A (ko) 반도체소자의 정렬마크 형성방법
JPH0521313A (ja) 半導体装置の製造方法
JPH0494522A (ja) アライメイト・マーク構造
JPH08274013A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees