JPH0520062U - 半導体装置製造用ホトマスク - Google Patents

半導体装置製造用ホトマスク

Info

Publication number
JPH0520062U
JPH0520062U JP7466191U JP7466191U JPH0520062U JP H0520062 U JPH0520062 U JP H0520062U JP 7466191 U JP7466191 U JP 7466191U JP 7466191 U JP7466191 U JP 7466191U JP H0520062 U JPH0520062 U JP H0520062U
Authority
JP
Japan
Prior art keywords
mask
photomask
pattern
semiconductor device
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7466191U
Other languages
English (en)
Inventor
光治 高儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7466191U priority Critical patent/JPH0520062U/ja
Publication of JPH0520062U publication Critical patent/JPH0520062U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 半導体装置の製造に際し用いられ、検査用パ
ターンに相当する半導体装置表面に深い溝が形成され
ず、この溝による汚染やダストの心配がないホトマスク
を提供することである。 【構成】 各ホトマスク30〜42を構成するマスク基
板の表面に成膜してある遮光パターンの線幅などを検査
するために各マスク基板に形成してある検査用パターン
30〜58の位置が、一連の複数のホトマスク30〜4
2毎に相違する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、半導体装置製造用ホトマスクに関する。
【0002】
【従来の技術】
半導体装置の表面には、所定パターンの薄膜層が複層形成される。薄膜層を所 定の微細なパターンに形成するために、ホトエッチング技術が用いられる。ホト エッチングでは、半導体装置の表面に形成してある薄膜層の不必要部分を、一般 には化学薬品により除去するが(エッチング)、そのためには必要部分を残すた めの保護膜としてのホトレジストが用いられる。ホトレジストは、感光性材料で 構成され、光が照射された部分または照射されない部分が溶剤などに溶けること により、所定のパターンに形成される。
【0003】 このホトレジストを所定のパターンに形成するために、ホトマスクが用いられ る。すなわち、ホトマスクの透明部分を通過した光をホトレジストに照射し、ホ トレジストを所定のパターンに感光させ、溶剤などで不必要部分を取り除くので ある。次に、所定パターンのホトレジストを保護膜として、保護膜が形成されて いない部分の薄膜をエッチングすることにより、薄膜が所定のパターンに加工さ れる。
【0004】
【考案が解決しようとする課題】
ところで、このような半導体装置を製造するための従来のホトマスクには、図 2に示すように、ホトマスク2を構成する透明なマスク基板4の一部に、遮光パ ターンの成膜時に同時に成膜される検査用のF字パターン6が形成してある。こ のF字パターン6は、マスク基板4の表面にクロムスパッタリングなどの手段で 形成される遮光パターンの検査を行うためのパターンであり、このパターン6の 線幅aまたは線間隔bが測定される。
【0005】 半導体装置の製造過程では、半導体装置の表面に所定パターンの複層の薄膜が 積層されることになるが、各薄膜を所定パターンにパターンニングするために、 複数のホトマスクが用いられる。それぞれのホトマスクには、上述したような検 査用のF字パターン6が形成してある。
【0006】 ところが、従来のホトマスクでは、検査用のF字パターン6は、各ホトマスク 毎に同一位置に形成してあった。 このため、従来のホトマスクを用いて半導体装置を製造する場合には、図3に 示すように、F字パターンの位置に相当する半導体装置8の表面には、F字パタ ーン形状の深い溝10ができる。各層間絶縁膜12,14,16が同一位置でエ ッチングされるからである。なお、図中、符号18はフィールド酸化膜であり、 20はポリシリコン層であり、22は第1アルミ電極層であり、24は第2アル ミ電極層であり、26はオーバーコート膜である。 このような深い溝10が半導体装置8の表面に形成されると、この溝に入り込 んだレジスト材料が除去されずに残存したり、サイドウォール状に絶縁物が残存 し、これらが半導体製造装置を汚染したり、ダストの原因となるおそれがあった 。 また、図3に示すように、深い溝10が形成されると、アルミ電極層22,2 4が露出するおそれがあり、半導体装置のアルミ電極層の腐食の原因となるおそ れがある。
【0007】 本考案は、このような実状に鑑みてなされ、半導体装置の製造に際し用いられ 、検査用パターンに相当する半導体装置表面に深い溝が形成されず、この溝によ る汚染やダストの心配がないホトマスクを提供することを目的とする。
【0008】
【課題を解決するための手段】
このような目的を達成するために、半導体装置製造に用いられる本考案の一連 のホトマスクは、各ホトマスクを構成するマスク基板の表面に成膜してある遮光 パターンの線幅などを検査するために各マスク基板に形成してある検査用パター ンの位置が、一連の複数のホトマスク毎に相違することを特徴とする。
【0009】
【作用】
本考案のホトマスクでは、検査用パターンの位置が、半導体装置製造に用いら れる一連の複数のホトマスク毎に相違するので、これらマスクを用いて製造され る半導体装置には、検査用パターンが重なり合うことにより形成される深い溝が 形成されない。
【0010】
【実施例】
以下、本考案の一実施例に係るホトマスクについて、図面を参照しつつ詳細に 説明する。 図1は本考案の一実施例に係るホトマスクの要部斜視図である。
【0011】 図1に示す一連のホトマスク30〜42は、半導体装置の製造に用いられるマ スクであり、説明の便宜上重ねて配置してあるが、使用に際してはそれぞれ別々 に用いられる。 ホトマスク30は、図3に示すようなフィールド酸化膜18を半導体基板17 の表面に形成するためのマスクであり、フィールド酸化膜18の形成パターンに 対応した遮光パターンが、マスクを構成する透明なマスク基板44の図示しない 位置に形成してある。マスク基板44としては、特に限定されないが、例えばガ ラス基板で構成される。マスク基板44上に形成される遮光パターンは、例えば クロムまたは酸化クロムなどをマスク基板44上にスパッタリングして得られた 薄膜をエッチングすることにより形成される。
【0012】 遮光パターンをマスク基板44の表面に形成する際に、この遮光パターンの検 査を行うために、図1に示すように、検査用のF字パターン46が遮光パターン と同様な手段で成膜されている。
【0013】 ホトマスク32は、図3に示すようなポリシリコン層20を半導体基板17上 に形成するためのマスクであり、ポリシリコン層20の形成パターンに対応した 遮光パターンがマスク32を構成するマスク基板上に形成してある。そして、こ のマスク基板上にも、マスク30と同様に、検査用のF字パターン48が形成し てあるが、このF字パターン48は、マスク30上のF字パターン46に対して 位置ズレして形成してある。
【0014】 ホトマスク34は、図3に示すような層間絶縁膜12に所定パターンの第1ア ルミ電極層用コンタクトホールを形成するためのマスクであり、コンタクトホー ルの形成パターンに対応した遮光パターンがマスク34を構成するマスク基板上 に形成してある。そして、このマスク基板上にも、マスク30と同様に、検査用 のF字パターン50が形成してあるが、このF字パターン50は、マスク30及 びマスク32上のF字パターン46,48に対して位置ズレして形成してある。
【0015】 ホトマスク36は、図3に示すような所定パターンの第1アルミ電極層22を 半導体基板17上に形成するためのマスクであり、第1アルミ電極層22の形成 パターンに対応した遮光パターンがマスク36を構成するマスク基板上に形成し てある。そして、このマスク基板上にも、マスク30と同様に、検査用のF字パ ターン52が形成してあるが、このF字パターン52は、マスク30、マスク3 2及びマスク34上のF字パターン46,48,50に対して位置ズレして形成 してある。
【0016】 ホトマスク38は、図3に示すような層間絶縁膜14に所定パターンの第2ア ルミ電極層用コンタクトホールを形成するためのマスクであり、コンタクトホー ルの形成パターンに対応した遮光パターンがマスク38を構成するマスク基板上 に形成してある。そして、このマスク基板上にも、マスク30と同様に、検査用 のF字パターン54が形成してあるが、このF字パターン54は、マスク30、 マスク32、マスク34及びマスク36上のF字パターン46,48,50,5 2に対して位置ズレして形成してある。
【0017】 ホトマスク40は、図3に示すような所定パターンの第2アルミ電極層24を 半導体基板17上に形成するためのマスクであり、第2アルミ電極層24の形成 パターンに対応した遮光パターンがマスク40を構成するマスク基板上に形成し てある。そして、このマスク基板上にも、マスク30と同様に、検査用のF字パ ターン56が形成してあるが、このF字パターン56は、マスク30、マスク3 2、マスク34、マスク36及びマスク38上のF字パターン46,48,50 ,52,54に対して位置ズレして形成してある。
【0018】 ホトマスク42は、図3に示すようなオーバーコート膜26をエッチングし、 アルミ電極パッド部を形成するためのマスクである。このホトマスクを構成する マスク基板上にも、マスク30と同様に、検査用のF字パターン58が形成して あるが、このF字パターン58は、マスク30、マスク32、マスク34、マス ク36、マスク38及びマスク40上のF字パターン46,48,50,52, 54,56に対して位置ズレして形成してある。
【0019】 このような一連のマスクを用いて半導体装置を製造すれば、各ホトマスク30 〜42に形成される検査用パターンとしてのF字パターン46〜58の位置が、 各ホトマスク毎に相違するので、これらマスクを用いて製造される半導体装置に は、検査用パターンが重なり合うことにより形成される深い溝が形成されない。
【0020】 なお、本考案は、上述した実施例に限定されるものではなく、本考案の範囲内 で種々に改変することができる。 例えば、検査用パターンとしては、F字パターン46に限定されるものではな く、H字パターン、平行な三本線パターンなど、線幅や線間隔を検査するのに適 したパターンを用いることができる。
【0021】 また、半導体装置製造に際して用いられる本考案のホトマスクの数は特に限定 されず、半導体装置の種類などに応じて種々に改変することができる。
【0022】
【考案の効果】
以上説明してきたように、本考案によれば、ホトマスクに形成される検査用パ ターンの位置が、半導体装置製造に用いられる一連の複数のホトマスク毎に相違 するので、これらマスクを用いて製造される半導体装置には、検査用パターンが 重なり合うことにより形成される深い溝が形成されない。 このため、深い溝に入り込む残留レジストなどによる半導体製造装置(特に高 温の製造装置ほど汚染され易い)のレジスト汚染が防止でき、半導体装置の電気 特性が安定する。 また、検査用パターンの位置でアルミ電極層などの金属配線層が露出すること がなくなり、金属配線層の腐食の問題がなくなり、半導体装置の信頼性が向上す る。
【図面の簡単な説明】
【図1】本考案の一実施例に係るホトマスクの要部斜視
図である。
【図2】従来のホトマスクの要部断面図である。
【図3】従来のホトマスクを用いて製造された半導体装
置の要部断面図である。
【符号の説明】
30,32,34,36,38,40,42 ホトマス
ク 46,48,50,52,54,56,58 F字パタ
ーン 44 マスク基板

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 半導体装置の表面に、所定パターンの薄
    膜層を複層形成するために用いられる一連の複数のホト
    マスクにおいて、各ホトマスクを構成するマスク基板の
    表面に成膜してある遮光パターンの線幅などを検査する
    ために各マスク基板に形成してある検査用パターンの位
    置が、上記一連の複数のホトマスク毎に相違することを
    特徴とする半導体装置製造用ホトマスク。
JP7466191U 1991-08-23 1991-08-23 半導体装置製造用ホトマスク Pending JPH0520062U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7466191U JPH0520062U (ja) 1991-08-23 1991-08-23 半導体装置製造用ホトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7466191U JPH0520062U (ja) 1991-08-23 1991-08-23 半導体装置製造用ホトマスク

Publications (1)

Publication Number Publication Date
JPH0520062U true JPH0520062U (ja) 1993-03-12

Family

ID=13553644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7466191U Pending JPH0520062U (ja) 1991-08-23 1991-08-23 半導体装置製造用ホトマスク

Country Status (1)

Country Link
JP (1) JPH0520062U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011034120A (ja) * 2010-11-17 2011-02-17 Renesas Electronics Corp フォトマスクペア

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011034120A (ja) * 2010-11-17 2011-02-17 Renesas Electronics Corp フォトマスクペア

Similar Documents

Publication Publication Date Title
JP4381646B2 (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
US5300379A (en) Method of fabrication of inverted phase-shifted reticle
JPH02140743A (ja) 集積回路装置の製造方法
JPH09115827A (ja) 半導体装置製造用のレチクル
KR100689709B1 (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US3823015A (en) Photo-masking process
KR100746619B1 (ko) 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
EP0779556B1 (en) Method of fabricating a semiconductor device
JP2001209167A (ja) フォトマスク、フォトマスクペア、半導体装置および半導体装置の製造方法
JPH0520062U (ja) 半導体装置製造用ホトマスク
KR100663347B1 (ko) 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법
KR100222805B1 (ko) 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
JP2004273612A (ja) 半導体装置及びその製造方法、フォトマスク
JPH0448715A (ja) 半導体装置の製造方法
CN111273524A (zh) 一种实现精准套刻的工艺方法
JPS6223862B2 (ja)
JPH03209711A (ja) 半導体装置の製造方法
JPH058935U (ja) 半導体装置のレチクル
KR19990039033A (ko) 테스트 패턴 형성 방법
JPS623944B2 (ja)
KR19990034619U (ko) 반도체 제조용 포토마스크
JP2513540Y2 (ja) アライメント測定装置
JPH0473608B2 (ja)
KR100469910B1 (ko) 노광마스크 및 반도체소자의 형성방법