CN111273524A - 一种实现精准套刻的工艺方法 - Google Patents

一种实现精准套刻的工艺方法 Download PDF

Info

Publication number
CN111273524A
CN111273524A CN202010102702.6A CN202010102702A CN111273524A CN 111273524 A CN111273524 A CN 111273524A CN 202010102702 A CN202010102702 A CN 202010102702A CN 111273524 A CN111273524 A CN 111273524A
Authority
CN
China
Prior art keywords
layer
photomask
hard mask
pattern
expanded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010102702.6A
Other languages
English (en)
Other versions
CN111273524B (zh
Inventor
朱继光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Center Co Ltd
Original Assignee
United Microelectronics Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Center Co Ltd filed Critical United Microelectronics Center Co Ltd
Priority to CN202010102702.6A priority Critical patent/CN111273524B/zh
Publication of CN111273524A publication Critical patent/CN111273524A/zh
Application granted granted Critical
Publication of CN111273524B publication Critical patent/CN111273524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供了一种实现精准套刻的工艺方法，该工艺方法包括：将需要精确套刻的至少两层光掩模进行逻辑运算，生成包含第一层和第二层所需图形的合集光掩模、第一层扩展光掩模和第二层扩展光掩模；提供目标介质层及覆盖其上的硬掩模层，利用半导体光刻工艺先将合集光掩模的图形传导到所述硬掩模层上，形成硬掩模图形，再依次将第一层扩展光掩模和第二层扩展光掩模的图形传导到所述目标介质层上，形成第一层图形和与之零套刻精度的第二层图形。本发明提出的实现精准套刻的工艺方法，具有工艺简单，能够实现前后待对准层次的零误差的套刻精度，为目前提出较高对准工艺要求的芯片研发和制造提供了非常大的实用价值。

Description

一种实现精准套刻的工艺方法
技术领域
本发明涉及光刻技术领域，具体涉及一种实现精准套刻的工艺方法。
背景技术
集成电路制造工艺中不可避免地需要进行多次光刻步骤以得到满足各种需求的芯片器件，因此会用到多张掩模版，经过多次曝光、显影将掩模版的图形转移到对应硅片上。为了达到预设器件结构的设计、实现器件的功能，往往要求后一层结构与前面某一层进行精确对准。目前，采用最先进的光刻机，套刻精度可以控制在5nm以内。然而，在一些比较特殊的工艺中，因光刻设备能力有限以及对套刻精度要求极高，致使工艺能力达不到要求。比如硅光工艺中就要求脊形波导和条形波导零误差对接，这在工艺上是做不到的，两层的偏差越大，接头处造成的器件性能(比如光损耗)下降就越多。因此，寻求高精准度套刻的工艺方法成为目前解决高性能器件研发和制作难题的有效途径。
发明内容
针对现有技术中所存在的不足，本发明提供了一种实现精准套刻的工艺方法，用于解决目前工艺上对极高的套刻精度难以实现的问题。
为实现上述目的，本发明一方面采用了如下的技术方案：
一种实现精准套刻的工艺方法，包括：
将需要进行套刻的至少两层光掩模进行逻辑运算，生成包含第一层和第二层所需图形的合集光掩模，所述第一层和第二层分别在原图形每边扩展一定宽度，生成第一层扩展光掩模和第二层扩展光掩模；
提供目标介质层及覆盖其上的硬掩模层，利用半导体光刻工艺先将合集光掩模的图形传导到所述硬掩模层上，形成硬掩模图形，再依次将第一层扩展光掩模和第二层扩展光掩模的图形传导到所述目标介质层上，形成第一层图形和与之零套刻精度的第二层图形。
另一方面，本发明还提供了一种实现精准套刻的工艺生产线，包括上述实现精准套刻的工艺方法所使用的装置：
光掩膜生成装置，其用于将需要进行套刻的至少两层光掩模进行逻辑运算，生成合集光掩模、第一层扩展光掩模和第二层扩展光掩模；
薄膜生长装置，其用于提供套刻工艺所需的目标介质层和硬掩模层；
光刻机装置，其用于将合集光掩模、第一层扩展光掩模和第二层扩展光掩模的图形在硬掩模层和目标介质层上形成刻蚀窗口；
刻蚀装置，其用于刻蚀硬掩模层和目标介质层形成硬掩模图形、第一层图形以及与第一层图形零套刻精度的第二层图形。
相比于现有技术，本发明具有如下有益效果：
本发明一种实现精准套刻的工艺方法，采用对至少两层光刻图形进行逻辑运算，得出新光刻层的处理方法，并运用一次曝光完成的硬掩模图形和光刻胶组成共同阻挡区以刻蚀目标介质层的工艺方法，实现了前后待对准层次零误差的套刻精度，为目前提出较高对准工艺要求的芯片研发和制造提供了非常大的实用价值。
本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
图1a为本发明实施例的工艺方法中合集光掩模的俯视示意图；
图1b为本发明实施例的工艺方法中第一层扩展光掩模的俯视示意图；
图1c为本发明实施例的工艺方法中第二层扩展光掩模的俯视示意图；
图2a为本发明实施例的工艺方法对目标介质层上的硬掩模层完成合集光掩模曝光、显影后的俯视图；
图2b和图2c分别为图2a中在I处和II处的截面图；
图3a为本发明实施例的工艺方法在目标介质层上完成硬掩模图形后的俯视图；
图3b和图3c分别为图3a中在I处和II处的截面图；
图4a为本发明实施例的工艺方法对硬掩模图形和目标介质层完成第一层扩展光掩模曝光、显影后的俯视图；
图4b和图4c分别为图4a中在I处和II处的截面图；
图5a为本发明实施例的工艺方法完成第一层图形和第二层雏形后的俯视图；
图5b和图5c分别为图5a中在I处和II处的截面图；
图6a为本发明实施例的工艺方法对硬掩模图形和第二层雏形完成第二层扩展光掩模曝光、显影后的俯视图；
图6b和图6c分别为图6a中在I处和II处的截面图；
图7a为本发明实施例的工艺方法完成第一层图形和第二层图形零套刻精度的俯视图；
图7b和图7c分别为图7a中在I处和II处的截面图；
图8a为本发明实施例的工艺方法最终效果的俯视图；
图8b和图8c分别为图8a中在I处和II处的截面图。
在图中：10、停止层；20、目标介质层；201、第一层图形；202、第二层雏形；203、第二层图形；30、硬掩模层；301、硬掩模图形；40、光刻胶。
具体实施方式
以下结合说明书附图对本发明作进一步详细说明，并给出具体实施方式。
参照图1-图7，根据本发明的实施例，一种实现精准套刻的工艺方法，包括：
将需要进行套刻的两层光掩模进行逻辑运算，生成包含第一层和第二层所需图形的合集光掩模，如图1(a)中虚线框所示，虚线框出部分为合集光掩模的不透光区域；所述第一层和第二层分别在原图形每边扩展一定宽度，生成第一层扩展光掩模和第二层扩展光掩模，扩展的宽度均大于设备套刻的精度；图1(b)为第一层扩展光掩模示意图，灰色部分为不透光区域，图1(c)为第二层扩展光掩模示意图，灰色部分和虚线框出部分为不透光区域，其中，图1(c)右侧虚线框上下两侧与实线之间的区域需刻蚀一定深度。在图1中，I为定义第一层图形的截面位置，II为定义第二层图形的截面位置。
提供待刻蚀的目标介质层20及覆盖其上的硬掩模层30，利用半导体光刻工艺先将合集光掩模的图形传导到所述硬掩模层30上，形成硬掩模图形301，参照图3；再依次将第一层扩展光掩模和第二层扩展光掩模的图形传导到所述目标介质层20上，形成第一层图形201和与之零套刻精度的第二层图形203，参照图7。需要说明的是，这里提供目标介质层20及覆盖其上的硬掩模层30可以是在将上述光掩模进行逻辑运算前，也可以是在逻辑运算后，还可以是在逻辑运算的同时，本实施例不限制先后顺序。
根据本发明的另一实施例，所述第一层图形201的形成方法包括：
1)利用所述合集光掩模对硬掩模层30进行第一次曝光、显影，在硬掩模层30上留下显影后未去除的光刻胶40，形成硬掩模层30的刻蚀窗口，具体参照图2；刻蚀硬掩模层30，所述刻蚀步骤停止在目标介质层20表面，去除光刻胶40，由此将合集光掩模的图形传导到硬掩模层30上，形成硬掩模图形301，具体参照图3。
2)对所述硬掩模图形301和所述目标介质层20利用第一层扩展光掩模进行第二次曝光、显影，在硬掩模图形301和目标介质层20上留下显影后未去除的光刻胶40，形成目标介质层20的刻蚀窗口，具体参照图4；刻蚀目标介质层20后去除光刻胶40，由此将合集光掩模刻开的部分图形传导到目标介质层20上，形成第一层图形201，具体参照图5。
根据本发明的另一实施例，所述第二层图形203的形成方法包括：
1)对所述硬掩模图形301和所述目标介质层20利用第一层扩展光掩模进行第二次曝光、显影，在硬掩模图形301和目标介质层20上留下显影后未去除的光刻胶40，形成目标介质层20的刻蚀窗口，具体参照图4；刻蚀目标介质层20后去除光刻胶40，由此将合集光掩模刻开的部分图形传导到目标介质层20上，形成待与第一层图形201套刻的第二层雏形202，具体参照图5。
2)对所述硬掩模图形301和第二层雏形202利用第二层扩展光掩模进行第三次曝光、显影，在第一层图形201和其上的硬掩模图形301区域内留下显影后未去除的光刻胶40，所述光刻胶40覆盖第一层图形201和其上的硬掩模图形301且其两边向外扩展一定宽度以保护第一层图形201不被刻蚀，形成待刻蚀第二层雏形202的目标介质层刻蚀窗口，所述扩展的宽度大于设备套刻的精度，具体参照图6；刻蚀硬掩模图形301阻挡区以外组成所述第二层雏形202的部分目标介质层后去除光刻胶40，形成与第一层图形201零套刻精度的第二层图形203，具体参照图7。值得注意的是，在本发明工艺方法具体实施过程中，本领域技术人员对硬掩模图形301和硬掩模图形301下的第二层雏形202利用第二层扩展光掩模进行第三次曝光、显影时，若在第二层雏形202上的硬掩模图形301之上留下光刻胶40且该光刻胶40不超过所述硬掩模图形301，同样能够实现此步骤的刻蚀效果，那么也在本发明工艺方法所保护的范围内。
前述方案中，参照图4，对所述硬掩模图形301和所述目标介质层20利用第一层扩展光掩模进行第二次曝光、显影，在硬掩模图形301和目标介质层20上留下显影后未去除的光刻胶40，形成目标介质层20的刻蚀窗口的步骤中，所述光刻胶40在即将形成第一层图形201区域内的硬掩模图形301之上且不超过硬掩模图形301，刻蚀该区域内的硬掩模图形301和光刻胶40共同阻挡区以外的目标介质层20，形成第一层图形201；所述光刻胶40在即将形成第二层雏形202区域内覆盖硬掩模图形301且其两边向外扩展一定宽度，所述扩展的宽度大于设备套刻的精度，刻蚀该区域内硬掩模图形301和光刻胶40共同阻挡区以外的目标介质层20，形成第二层雏形202。需要说明的是，本领域技术人员在另一种实施方式中，利用第一层扩展光掩模进行曝光、显影后，在即将形成第一层图形201区域内的硬掩模图形301之上还可以不留下光刻胶40，利用硬掩模图形301作为阻挡区以刻蚀目标介质层20，同样能够形成上述的第一层图形201，所述硬掩模图形301的厚度以及与目标介质层20的刻蚀选择比都足以保证硬掩模图形301较少的损失。
根据本发明的另一实施例，形成所述第一层图形201的刻蚀深度与形成所述第二层图形203的刻蚀深度不相等。
根据本发明的另一实施例，所述第一层图形201和所述第二层图形203在所述硬掩模图形301下实现并行连接且精准对接。
根据本发明的另一实施例，所述目标介质层20下方提供有停止层10，形成所述第一层图形201和第二层图形203的刻蚀叠加区因所述停止层10的关系，在目标介质层20以下的层次结构中避免了深坑的形成，减小了对其它层次的影响。本实施例优选地，刻蚀所述目标介质层20形成第一层图形201和第二层雏形202时，刻蚀停止在所述停止层10上，参照图5。
本发明的其中一种实施例中，参照图8，所述第一层图形201为条形状，所述第二层图形203由两次刻蚀形成脊形状，实现了脊形波导与条形波导零套刻精度的对接，即本发明的工艺方法可满足如硅光芯片等具有高精度对准要求的应用领域。值得注意的是，实现精准套刻的第一层图形201和第二层图形203的形状并不限制，仅是便于本领域技术人员理解本发明的工艺方法做出的示例性实施例。本发明的工艺方法不限制刻蚀的方式，本领域的技术人员在具体实施中，为了获得较佳的刻蚀形貌可以采用干法刻蚀或者其它等同的技术手段。
本发明还提供了一种实现精准套刻的工艺生产线，包括了上述实现精准套刻的工艺方法所使用的装置：
光掩膜生成装置，其用于将需要进行套刻的至少两层光掩模进行逻辑运算，生成合集光掩模、第一层扩展光掩模和第二层扩展光掩模；
薄膜生长装置，其用于提供套刻工艺所需的目标介质层和硬掩模层；
光刻机装置，其用于将合集光掩模、第一层扩展光掩模和第二层扩展光掩模的图形在硬掩模层和目标介质层上形成刻蚀窗口；
刻蚀装置，其用于刻蚀硬掩模层和目标介质层形成硬掩模图形、第一层图形以及与第一层图形零套刻精度的第二层图形。
本发明实现精准套刻的工艺方法，采用对至少两层光刻图形进行逻辑运算，得出新光刻层的处理方法，并运用一次曝光完成的硬掩模图形和每次曝光显影后留下的光刻胶组成共同阻挡区以刻蚀目标介质层的工艺方法，实现了前后待对准层次的零误差套刻精度，为目前提出较高对准工艺要求的芯片研发和制造提供了非常大的实用价值。此外，本发明实现精准套刻的工艺生产线，采用运算装置和套刻工艺能力较强的装置，形成了零误差精准度的光掩模，为实现套刻精度极高的工艺和制造高套刻精度的芯片器件提供了保障。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种实现精准套刻的工艺方法，其特征在于，包括：
将需要进行套刻的至少两层光掩模进行逻辑运算，生成包含第一层和第二层所需图形的合集光掩模，所述第一层和第二层分别在原图形每边扩展一定宽度，生成第一层扩展光掩模和第二层扩展光掩模；
提供目标介质层及覆盖其上的硬掩模层，利用半导体光刻工艺先将合集光掩模的图形传导到所述硬掩模层上，形成硬掩模图形，再依次将第一层扩展光掩模和第二层扩展光掩模的图形传导到所述目标介质层上，形成第一层图形和与之零套刻精度的第二层图形。
2.根据权利要求1所述的一种实现精准套刻的工艺方法，其特征在于，所述第一层图形的形成方法包括：
利用所述合集光掩模对硬掩模层进行第一次曝光，刻蚀硬掩模层，将合集光掩模的图形传导到硬掩模层上，形成硬掩模图形；
对所述硬掩模图形和所述目标介质层利用第一层扩展光掩模进行第二次曝光，刻蚀目标介质层，将合集光掩模刻开的部分图形传导到目标介质层上，形成第一层图形。
3.根据权利要求1或2所述的一种实现精准套刻的工艺方法，其特征在于，所述第二层图形的形成方法包括：
对所述硬掩模图形和所述目标介质层利用第一层扩展光掩模进行第二次曝光，刻蚀目标介质层，将合集光掩模刻开的部分图形传导到目标介质层上，形成待与第一层图形套刻的第二层雏形；
对所述硬掩模图形和所述第二层雏形利用第二层扩展光掩模进行第三次曝光，刻蚀硬掩模图形阻挡区外组成所述第二层雏形的部分目标介质层，形成与第一层图形零套刻精度的第二层图形。
4.根据权利要求3所述的一种实现精准套刻的工艺方法，其特征在于，形成所述第一层图形的刻蚀深度与形成所述第二层图形的刻蚀深度不相等。
5.根据权利要求1所述的一种实现精准套刻的工艺方法，其特征在于，所述第一层图形和所述第二层图形在所述硬掩模图形下实现并行连接且精准对接。
6.根据权利要求1所述的一种实现精准套刻的工艺方法，其特征在于，所述扩展的一定宽度均大于设备套刻的精度。
7.根据权利要求1所述的一种实现精准套刻的工艺方法，其特征在于，所述目标介质层下方提供有停止层，形成所述第一层图形和第二层图形的刻蚀叠加区因所述停止层而避免了深坑的形成。
8.一种实现精准套刻的工艺生产线，其特征在于，包括如权利要求1-7任一项所述的实现精准套刻的工艺方法所使用的装置：
光掩膜生成装置，其用于将需要进行套刻的至少两层光掩模进行逻辑运算，生成合集光掩模、第一层扩展光掩模和第二层扩展光掩模；
薄膜生长装置，其用于提供套刻工艺所需的目标介质层和硬掩模层；
光刻机装置，其用于将合集光掩模、第一层扩展光掩模和第二层扩展光掩模的图形在硬掩模层和目标介质层上形成刻蚀窗口；
刻蚀装置，其用于刻蚀硬掩模层和目标介质层形成硬掩模图形、第一层图形以及与第一层图形零套刻精度的第二层图形。
CN202010102702.6A 2020-02-19 2020-02-19 一种实现精准套刻的工艺方法 Active CN111273524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010102702.6A CN111273524B (zh) 2020-02-19 2020-02-19 一种实现精准套刻的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010102702.6A CN111273524B (zh) 2020-02-19 2020-02-19 一种实现精准套刻的工艺方法

Publications (2)

Publication Number Publication Date
CN111273524A true CN111273524A (zh) 2020-06-12
CN111273524B CN111273524B (zh) 2022-06-24

Family

ID=70997217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010102702.6A Active CN111273524B (zh) 2020-02-19 2020-02-19 一种实现精准套刻的工艺方法

Country Status (1)

Country Link
CN (1) CN111273524B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808922A (zh) * 2021-09-14 2021-12-17 苏州汉天下电子有限公司 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286494A (zh) * 1999-08-30 2001-03-07 旺宏电子股份有限公司 掩模式只读存储器的程序化方法
CN102122113A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 光刻方法
US20150200130A1 (en) * 2014-01-13 2015-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming different patterns in a semiconductor structure using a single mask
US20150380261A1 (en) * 2014-06-30 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for Forming Patterns Using Multiple Lithography Processes
CN108153115A (zh) * 2017-12-19 2018-06-12 上海集成电路研发中心有限公司 极紫外光刻掩模、其制作方法及生成掩模图案的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286494A (zh) * 1999-08-30 2001-03-07 旺宏电子股份有限公司 掩模式只读存储器的程序化方法
CN102122113A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 光刻方法
US20150200130A1 (en) * 2014-01-13 2015-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming different patterns in a semiconductor structure using a single mask
US20150380261A1 (en) * 2014-06-30 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for Forming Patterns Using Multiple Lithography Processes
CN108153115A (zh) * 2017-12-19 2018-06-12 上海集成电路研发中心有限公司 极紫外光刻掩模、其制作方法及生成掩模图案的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808922A (zh) * 2021-09-14 2021-12-17 苏州汉天下电子有限公司 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法
CN113808922B (zh) * 2021-09-14 2024-03-19 苏州汉天下电子有限公司 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法

Also Published As

Publication number Publication date
CN111273524B (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
JPH02140743A (ja) 集積回路装置の製造方法
CN107168010B (zh) 光刻掩膜版的制造方法
CN111273524B (zh) 一种实现精准套刻的工艺方法
KR0156316B1 (ko) 반도체장치의 패턴 형성방법
CN110850677A (zh) 光刻层掩膜版的制备方法、离子注入方法
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR20100042941A (ko) 하드마스크에 이중 패턴이 필요한 영역과 필요치 않는 영역을 구분하는 단차를 둠으로써, 하나의 마스크로 두 영역을 동시에 노광하는 반도체 소자의 제조방법
JPH0448715A (ja) 半導体装置の製造方法
KR20170052886A (ko) 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법
KR100269327B1 (ko) 하프톤 위상 반전 마스크 및 그 제조방법
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
JPS6310891B2 (zh)
CN113130303B (zh) 掩膜版及三重图形化的方法
KR100781861B1 (ko) 반도체 소자의 제조 방법
KR100687852B1 (ko) 반도체 소자의 제조 방법
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
JP2002221782A (ja) フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
KR100219399B1 (ko) 반도체용 포토마스크제조방법
KR970009821B1 (ko) 반도체소자의 제조방법
US20140205953A1 (en) Method for forming semiconductor device
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
JP2004319637A (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
KR100811252B1 (ko) 복합 위상반전 마스크 제작방법
JPS6215854B2 (zh)
KR100212011B1 (ko) 패턴 형성용 마스크 및 이를 이용한 노광방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant