CN113808922A - 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法 - Google Patents
晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法 Download PDFInfo
- Publication number
- CN113808922A CN113808922A CN202111073094.1A CN202111073094A CN113808922A CN 113808922 A CN113808922 A CN 113808922A CN 202111073094 A CN202111073094 A CN 202111073094A CN 113808922 A CN113808922 A CN 113808922A
- Authority
- CN
- China
- Prior art keywords
- wafer
- etching
- pattern
- area
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 254
- 238000000034 method Methods 0.000 title claims abstract description 124
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000002360 preparation method Methods 0.000 title abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 106
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 106
- 239000010703 silicon Substances 0.000 claims abstract description 106
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 98
- 230000004888 barrier function Effects 0.000 claims abstract description 67
- 238000009966 trimming Methods 0.000 claims abstract description 38
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 238000011161 development Methods 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims description 80
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000395 magnesium oxide Substances 0.000 claims description 8
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 8
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 290
- 239000010410 layer Substances 0.000 description 91
- 238000000206 photolithography Methods 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 11
- 239000000243 solution Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000012217 deletion Methods 0.000 description 4
- 230000037430 deletion Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- GSWAOPJLTADLTN-UHFFFAOYSA-N oxidanimine Chemical compound [O-][NH3+] GSWAOPJLTADLTN-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
- H03H9/56—Monolithic crystal filters
- H03H9/564—Monolithic crystal filters implemented with thin-film techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
- H03H9/58—Multiple crystal filters
- H03H9/582—Multiple crystal filters implemented with thin-film techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
- H03H9/703—Networks using bulk acoustic wave devices
- H03H9/706—Duplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Micromachines (AREA)
Abstract
本发明实施例公开了一种晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法。该晶圆的图形刻蚀方法包括：提供晶圆，晶圆包括图形区域和包围图形区域的去边区域；在去边区域形成刻蚀阻挡层，其中，晶圆和刻蚀阻挡层的刻蚀选择比大于或等于预设刻蚀选择比；在晶圆的表面形成光刻胶，其中，光刻胶覆盖图形区域和/或去边区域；对光刻胶进行去边处理；对光刻胶进行曝光和显影处理，以形成掩膜图形；根据掩膜图形，对晶圆的表面进行刻蚀处理，以形成刻蚀图形；去除掩膜图形；去除刻蚀阻挡层。本发明实施例提供的技术方案，实现了一种无凹陷结构、制备工艺简单、制备成本低的硅微盖晶圆，以及密封性良好和良率高的薄膜谐振器组件。
Description
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法。
背景技术
随着无线通讯技术的不断发展，薄膜体声波谐振器(Film Bulk AcousticResonator)又称之为体声波谐振器(Bulk Acoustic Wave)，因具有尺寸小、工作频率高、功耗低、品质因数高、与CMOS工艺兼容等特点，目前已成为射频通信领域重要的器件被广泛应用。
图1为现有技术中的一种薄膜谐振器组件的制备方法各步骤对应的剖面结构示意图。参见图1，薄膜谐振器组件包括通过键合工艺固定连接的器件晶圆10和硅微盖晶圆20。硅微盖晶圆20和器件晶圆10相对的表面包括图形区域20a、去边区域20b和刻蚀图形21，其中，刻蚀图形21位于图形区域20a，但是在硅微盖晶圆20的刻蚀图形21形成过程中，在硅微盖晶圆20的表面形成光刻胶30，通过对光刻胶30进行曝光和显影工艺，以形成与刻蚀图形21对应的掩膜版。需要注意的是，在硅微盖晶圆20的表面形成光刻胶30后，需要对光刻胶30进行去边处理，以去除去边区域20b的光刻胶30，进而保留表面平整的光刻胶30。但是由于去边区域20b没有光刻胶30的覆盖，导致在硅微盖晶圆20的刻蚀图形21的形成过程中，去边区域20b的硅微盖晶圆20也会被刻蚀，进而导致硅微盖晶圆20在去边区域20b出现了凹陷结构22。上述技术方案，第一方面，硅微盖晶圆20存在的凹陷结构22，会导致器件晶圆10和硅微盖晶圆20在键合过程中，器件晶圆10和硅微盖晶圆20之间的密封性很难保证。第二方面，由于硅微盖晶圆20存在凹陷结构22，凹陷结构22内部存在应力集中，通过键合工艺将器件晶圆10和硅微盖晶圆20固定连接之后，对硅微盖晶圆20远离器件晶圆10的表面进行减薄处理的过程中，硅微盖晶圆20容易在外力作用下产生裂纹。由于裂纹的产生导致器件晶圆10和硅微盖晶圆20之间的密封性更加很难保证。
为了解决硅微盖晶圆20的刻蚀图形21的形成过程中，去边区域20b的硅微盖晶圆20也会被刻蚀，进而导致硅微盖晶圆20在去边区域20b出现了凹陷结构22的问题，现有技术中还有一种薄膜谐振器组件的制备方法，在对光刻胶30进行去边处理，以去除去边区域20b的光刻胶30之后，在去边区域20b形成用于保护去边区域20b的硅微盖晶圆20的正光刻胶或者负光刻胶。对于正光刻胶来说，曝光区域的正光刻胶被显影液去除。对于负光刻胶来说，非曝光区域的负光刻胶被显影液去除。在硅微盖晶圆20的刻蚀图形21的形成过程中，正光刻胶或者负光刻胶可以保护去边区域20b的硅微盖晶圆20不被刻蚀，进而避免在硅微盖晶圆20的去边区域20b出现凹陷结构22。该技术方案存在的缺陷是，在每一次对硅微盖晶圆20进行刻蚀时，均需要在去边区域20b形成用于保护去边区域20b的硅微盖晶圆20的正光刻胶或者负光刻胶。即每一次对硅微盖晶圆20进行刻蚀之前，需要进行两次涂胶处理，第一次是为了形成与刻蚀图形21对应的掩膜版，在硅微盖晶圆20的表面形成光刻胶30；第二次是对光刻胶30进行去边处理，以去除去边区域20b的光刻胶30之后，在去边区域20b形成用于保护去边区域20b的硅微盖晶圆20的正光刻胶或者负光刻胶。上述薄膜谐振器组件的制备方法繁杂，增加了薄膜谐振器组件的制备成本。
因此，急需一种无凹陷结构的硅微盖晶圆，制备工艺简单、制备成本低的硅微盖晶圆的制备方法以及密封性良好和良率高的薄膜谐振器组件。
发明内容
有鉴于此，本发明实施例提供了一种晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法，以实现一种无凹陷结构、制备工艺简单、制备成本低的硅微盖晶圆，以及密封性良好和良率高的薄膜谐振器组件。
本发明实施例提供了一种晶圆的图形刻蚀方法，包括：
提供晶圆，所述晶圆包括图形区域和包围所述图形区域的去边区域；
在所述去边区域形成刻蚀阻挡层，其中，所述晶圆和所述刻蚀阻挡层的刻蚀选择比大于或等于预设刻蚀选择比；
在所述晶圆的表面形成光刻胶，其中，所述光刻胶覆盖所述图形区域和/或所述去边区域；
对所述光刻胶进行去边处理；
对所述光刻胶进行曝光和显影处理，以形成掩膜图形；
根据所述掩膜图形，对所述晶圆的表面进行刻蚀处理，以形成刻蚀图形；
去除所述掩膜图形；
去除所述刻蚀阻挡层。
可选的，去除所述刻蚀阻挡层之前还包括：
至少一次对所述晶圆的表面进行光刻和刻蚀；
其中，对所述晶圆的表面进行光刻包括：
在所述晶圆的表面形成光刻胶；
对所述光刻胶进行去边处理；
对所述光刻胶进行曝光和显影处理；
对所述晶圆的表面进行刻蚀包括：
对所述晶圆的表面进行刻蚀处理。
可选的，去除所述刻蚀阻挡层之后还包括：
在所述去边区域形成键合层。
可选的，所述晶圆和所述刻蚀阻挡层的刻蚀选择比大于或等于1000：1。
可选的，所述刻蚀阻挡层的厚度大于或等于所述刻蚀图形的最大深度的千分之一。
可选的，所述刻蚀阻挡层包括氧化镁和/或二氧化硅。
可选的，所述刻蚀图形包括沟槽和/或刻蚀孔。
本发明实施例还提供了一种薄膜谐振器组件的制备方法，包括：
提供器件晶圆，所述器件晶圆上设置有至少一个谐振单元；
提供硅微盖晶圆，其中，所述硅微盖晶圆包括图形区域和包围所述图形区域的去边区域；所述图形区域包括刻蚀图形；所述硅微盖晶圆采用上述技术方案任意所述的晶圆的图形刻蚀方法制备而成；
通过键合工艺将所述硅微盖晶圆和所述器件晶圆密封连接，其中，所述硅微盖晶圆具有所述刻蚀图形的一面与所述器件晶圆相对，所述去边区域设置有键合层；
对所述硅微盖晶圆远离所述器件晶圆一侧的表面进行减薄处理。
本发明实施例还提供了一种薄膜谐振器组件，包括：
器件晶圆，所述器件晶圆上设置有至少一个谐振单元；
硅微盖晶圆，其中，所述硅微盖晶圆包括图形区域和包围所述图形区域的去边区域，所述图形区域包括刻蚀图形，所述图形区域的高度小于或等于所述去边区域的高度；所述硅微盖晶圆具有所述刻蚀图形的一面与所述器件晶圆相对；所述去边区域设置有键合层，所述键合层用于通过键合工艺将所述硅微盖晶圆和所述器件晶圆密封连接。
可选的，至少一个所述谐振单元构成滤波器、双工器以及多工器中的至少一种。
本发明实施例提供的技术方案，在对晶圆的表面进行光刻和刻蚀工艺之前，在去边区域形成刻蚀阻挡层，由于在对光刻胶进行去边处理后，刻蚀阻挡层覆盖去边区域的晶圆，且晶圆和刻蚀阻挡层的刻蚀选择比大于或等于预设刻蚀选择比，进而保证图形区域的晶圆被刻蚀的同时，刻蚀阻挡层可以保护去边区域的晶圆不会被刻蚀。相比在形成光刻胶之前，没有设置刻蚀阻挡层的技术方案，本发明实施例提供的技术方案可以避免在图形区域的晶圆被刻蚀的同时，去边区域的晶圆同时被刻蚀进而出现凹陷结构的问题，第一方面提高了本发明实施例提供的具有刻蚀图形的晶圆与器件晶圆键合之后的密封程度；第二方面，具有刻蚀图形的晶圆在去边区域没有凹陷结构，避免了具有刻蚀图形的晶圆内部出现应力集中，进而避免了具有刻蚀图形的晶圆与器件晶圆键合之后，对器件晶圆远离具有刻蚀图形的晶圆的表面进行减薄处理时，具有刻蚀图形的晶圆受到外力容易产生裂纹的问题，进一步提高了具有刻蚀图形的晶圆与器件晶圆键合之后的密封程度，进而提高了具有刻蚀图形的晶圆和器件晶圆形成的键合结构的良率。此外，本发明实施例提供的刻蚀阻挡层和光刻胶的材料不同，刻蚀阻挡层形成之后，在一次光刻和刻蚀工艺结束之后，由光刻胶通过光刻工艺形成的掩膜图形被去除的过程中，刻蚀阻挡层不会被去除，因此，在后续的至少一次光刻和刻蚀工艺过程中，在图形区域的晶圆被刻蚀的同时，刻蚀阻挡层均可以保护去边区域的晶圆不会被刻蚀，相比在每一次光刻工艺之前均需要在去边区域形成具有保护去边区域的晶圆不被刻蚀的光刻胶的技术方案，本发明实施例提供的技术方案，简化了晶圆的图形刻蚀方法制备工艺，节省了晶圆的图形刻蚀方法的成本。
附图说明
图1为现有技术中的一种薄膜谐振器组件的制备方法各步骤对应的剖面结构示意图；
图2为本发明实施例提供的一种晶圆的图形刻蚀方法的流程示意图；
图3-图11为本发明实施例提供的一种晶圆的图形刻蚀方法各步骤对应的剖面结构示意图；
图12为本发明实施例提供的一种薄膜谐振器组件的制备方法的流程示意图；
图13-图15为本发明实施例提供的一种薄膜谐振器组件的制备方法各步骤对应的剖面结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在本发明实施例中，参见图14和图15示出的薄膜谐振器组件，该薄膜谐振器组件包括：器件晶圆70，器件晶圆70上设置有至少一个谐振单元；硅微盖晶圆40，其中，硅微盖晶圆40包括图形区域40a、包围图形区域40a的去边区域40b。图形区域40a包括刻蚀图形41；去边区域40b设置有键合层80，键合层80用于通过键合工艺将硅微盖晶圆40和器件晶圆70密封连接，硅微盖晶圆40具有刻蚀图形41的一面与器件晶圆70相对。
本发明实施例提供了一种晶圆的图形刻蚀方法。该晶圆的图形刻蚀方法可用于形成图14和图15中的薄膜谐振器组件中的硅微盖晶圆40。需要说明的是，本发明实施例中晶圆的图形刻蚀方法中的晶圆和薄膜谐振器组件中的硅微盖晶圆使用相同的附图标记40进行说明。图2为本发明实施例提供的一种晶圆的图形刻蚀方法的流程示意图。图3-图11为本发明实施例提供的一种晶圆的图形刻蚀方法各步骤对应的剖面结构示意图。参见图2，该晶圆的图形刻蚀方法包括如下步骤：
步骤110、提供晶圆，晶圆包括图形区域和包围图形区域的去边区域。
参见图3，提供晶圆40，晶圆40包括图形区域40a和包围图形区域40a的去边区域40b。示例行的，晶圆40可以选择硅、锗、氮化镓以及砷化镓等半导体晶圆。
步骤120、在去边区域形成刻蚀阻挡层，其中，晶圆和刻蚀阻挡层的刻蚀选择比大于或等于预设刻蚀选择比。
参见图4，在去边区域40b形成刻蚀阻挡层50。刻蚀阻挡层50用于在后续工艺中对晶圆40的图形区域40a进行刻蚀工艺时，阻挡刻蚀气体或者刻蚀液对去边区域40b的晶圆40进行刻蚀。晶圆40和刻蚀阻挡层50的刻蚀选择比需要大于或等于预设刻蚀选择比，进而保证图形区域40a的晶圆40被刻蚀的同时，保护去边区域40b的晶圆40不会被刻蚀。
步骤130、在晶圆的表面形成光刻胶，其中，光刻胶覆盖图形区域和/或去边区域。
需要说明的是，图5-图8仅示出了一次光刻和刻蚀工艺，本发明实施例提供的刻蚀阻挡层50形成之后，在后续的多次光刻和刻蚀工艺过程中，在图形区域40a的晶圆40被刻蚀的同时，刻蚀阻挡层50均可以保护去边区域40b的晶圆40不会被刻蚀。需要说明的是，在本发明实施例中，刻蚀阻挡层50形成之后，需要进行的光刻和刻蚀工艺的次数可以根据刻蚀图形41的复杂程度和刻蚀深度来具体确定。参见图5，在晶圆40的表面形成光刻胶60，其中，光刻胶60覆盖图形区域40a和/或去边区域40b。光刻胶60可以选择正光刻胶，也可以选择负光刻胶。
步骤140、对光刻胶进行去边处理。
图5示例性的示出了光刻胶60覆盖图形区域40a和去边区域40b的技术方案。参见图6，对光刻胶60进行去边处理，以去除去边区域40b的光刻胶60。
具体的，光刻胶60是通过选旋涂工艺形成在晶圆40的表面。旋涂工艺涂胶的过程包括在晶圆40的表面滴胶、慢速匀胶和快速匀胶。在快速匀胶的过程中，在离心力的作用下，位于晶圆40边缘尤其是去边区域40b容易产生光刻胶微粒堆积的问题，使得晶圆40边缘尤其是去边区域40b的光刻胶60表面不平整，且厚度大于图形区域40a的光刻胶60，为了避免在随后的步骤中，晶圆40边缘尤其是去边区域40b的光刻胶60接触到设备的某些结构，进而接触到图形区域40a的晶圆40，需要对光刻胶60进行去边处理。步骤140对光刻胶60进行去边处理的目的在于仅保留位于图形区域40a内表面平整的光刻胶60。
需要说明的是，当光刻胶60覆盖图形区域40a和至少部分去边区域40b时，去边处理可以是去除去边区域40b的光刻胶60。当光刻胶60覆盖图形区域40a时，去边处理可以是去除图形区域40a边缘的光刻胶60。对光刻胶60去边处理之后，可以保证去边区域40b没有覆盖光刻胶60。
步骤150、对光刻胶进行曝光和显影处理，以形成掩膜图形。
参见图7，对光刻胶60进行曝光和显影处理，以形成掩膜图形61。
步骤160、根据掩膜图形，对晶圆的表面进行刻蚀处理，以形成刻蚀图形。
参见图8，根据掩膜图形61，对晶圆40的表面进行刻蚀处理，以形成刻蚀图形41。
需要说明的是，根据掩膜图形61，对晶圆40的表面进行刻蚀处理时，可以选用干法刻蚀工艺，也可以选用湿法刻蚀工艺。可以将晶圆40和刻蚀阻挡层50的刻蚀选择比设定在大于或等于预设刻蚀选择比的范围内，进而可以保证形成刻蚀图形41的同时，保护去边区域40b的晶圆40不会被刻蚀。可选的，刻蚀图形41包括凹槽410和/或刻蚀孔411。示例性的，本发明实施例中同时示出了刻蚀图形41包括凹槽410和刻蚀孔411的技术方案。需要说明的是，凹槽410和刻蚀孔411的深度不同，这是由于凹槽410和刻蚀孔411的刻蚀次数不同导致的。在单次刻蚀的刻蚀深度相同的情况下，刻蚀次数越多，对于晶圆40的刻蚀深度越大。
可选的，刻蚀图形41包括凹槽410和/或刻蚀孔411时，将具有刻蚀图形的晶圆40和器件晶圆70键合后，可以通过对器件晶圆70远离具有刻蚀图形的晶圆40一侧的表面进行减薄处理，便于通过重布线工艺，将器件晶圆70的电信号引出至晶圆40远离器件晶圆70的表面，便于与其它半导体结构形成电性互联结构。可选的，为了降低重布线工艺的难度，减薄处理之后，还可以进一步对具有刻蚀图形的晶圆40进行刻蚀露出凹槽410和/或刻蚀孔411的底部，通过重布线工艺之后，将器件晶圆70的电信号引出至晶圆40远离器件晶圆70的表面，便于与其它半导体结构形成电性互联结构。
步骤170、去除掩膜图形。
参见图9，去除掩膜图形61。具体的，掩膜图形61的材料是光刻胶，光刻胶的去除方法可以采用灰化(partial ashing)和湿法清洗的方法共同去除，即先采用等离子灰化工艺去除离子注入过程中在光刻胶表面形成的硬质表层，再使用清洗剂清洗光刻胶，能够完全去除光刻胶，并且能够有效防止晶圆40表面的材料大量流失，避免严重凹陷的出现。
步骤180、去除刻蚀阻挡层。
参见图10，去除刻蚀阻挡层50。具体的，可以通过干法工艺或者湿法工艺去除刻蚀阻挡层50。
本发明实施例提供的技术方案，在对晶圆40的表面进行光刻和刻蚀工艺之前，在去边区域40b形成刻蚀阻挡层50，由于在对光刻胶60进行去边处理后，刻蚀阻挡层50覆盖去边区域40b的晶圆40，且晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于预设刻蚀选择比，进而保证图形区域40a的晶圆40被刻蚀的同时，刻蚀阻挡层50可以保护去边区域40b的晶圆40不会被刻蚀。相比在形成光刻胶60之前，没有设置刻蚀阻挡层50的技术方案，本发明实施例提供的技术方案可以避免在图形区域40a的晶圆40被刻蚀的同时，去边区域40b的晶圆40同时被刻蚀进而出现凹陷结构的问题，第一方面提高了本发明实施例提供的具有刻蚀图形的晶圆40与器件晶圆70键合之后的密封程度；第二方面，具有刻蚀图形的晶圆40在去边区域40b没有凹陷结构，避免了具有刻蚀图形41的晶圆40内部出现应力集中，进而避免了具有刻蚀图形41的晶圆40与器件晶圆70键合之后，对器件晶圆70远离具有刻蚀图形41的晶圆40的表面进行减薄处理时，具有刻蚀图形的晶圆40受到外力容易产生裂纹的问题，进一步提高了具有刻蚀图形的晶圆40与器件晶圆70键合之后的密封程度，进而提高了具有刻蚀图形的晶圆40和器件晶圆70形成的键合结构的良率。此外，本发明实施例提供的刻蚀阻挡层50和光刻胶60的材料不同，刻蚀阻挡层50形成之后，在一次光刻和刻蚀工艺结束之后，由光刻胶60通过光刻工艺形成的掩膜图形61被去除的过程中，刻蚀阻挡层50不会被去除，因此，在后续的至少一次光刻和刻蚀工艺过程中，在图形区域40a的晶圆40被刻蚀的同时，刻蚀阻挡层50均可以保护去边区域40b的晶圆40不会被刻蚀，相比在每一次光刻工艺之前均需要在去边区域40b形成具有保护去边区域40b的晶圆40不被刻蚀的光刻胶的技术方案，本发明实施例提供的技术方案，简化了晶圆的图形刻蚀方法制备工艺，节省了晶圆的图形刻蚀方法的成本。
可选的，在上述技术方案的技术上，步骤180去除刻蚀阻挡层之前还包括：至少一次对晶圆的表面进行光刻和刻蚀；其中，对晶圆的表面进行光刻包括：在晶圆的表面形成光刻胶；对光刻胶进行去边处理；对光刻胶进行曝光和显影处理；对晶圆的表面进行刻蚀包括：对晶圆的表面进行刻蚀处理。
参见图8，刻蚀图形41的形成可以通过至少一次对晶圆40的表面进行光刻和刻蚀工艺而完成的。具体的，参见图2，一次连续进行的步骤130-步骤150可以称之为一次光刻工艺。一次光刻工艺之后进行的步骤160根据所述掩膜图形，对所述晶圆的表面进行刻蚀处理称之为一次刻蚀工艺。需要说明的是，在进行下一次刻蚀工艺之前，如果上一次光刻工艺形成的掩膜图形不能满足下一刻蚀工艺而需要被去除时，步骤160之后可以包括去除本次刻蚀工艺使用的掩膜图形。
本发明实施例提供的刻蚀阻挡层50和光刻胶60的材料不同，刻蚀阻挡层50形成之后，在一次光刻和刻蚀工艺结束之后，由光刻胶60通过光刻工艺形成的掩膜图形61被去除的过程中，刻蚀阻挡层50不会被去除。因此，步骤180去除刻蚀阻挡层之前，在后续的至少一次光刻和刻蚀工艺过程中，在图形区域40a的晶圆40被刻蚀的同时，刻蚀阻挡层50均可以保护去边区域40b的晶圆40不会被刻蚀，相比在每一次光刻工艺之前均需要在去边区域40b形成具有保护去边区域40b的晶圆40不被刻蚀的光刻胶的技术方案，本发明实施例提供的技术方案，简化了晶圆的图形刻蚀方法制备工艺，节省了晶圆的图形刻蚀方法的成本。可以通过至少一次光刻工艺和至少一次刻蚀工艺来形成刻蚀图形41。在此过程中，在图形区域40a的晶圆40被刻蚀的同时，刻蚀阻挡层50均可以保护去边区域40b的晶圆40不会被刻蚀。
可选的，在上述技术方案的基础上，步骤180去除刻蚀阻挡层之后还包括：在去边区域形成键合层。参见图11，在去边区域40b形成键合层80。结合图14和图15，通过键合工艺，键合层80可以实现具有刻蚀图形的晶圆40和器件晶圆70的密封连接。
可选的，在上述技术方案的基础上，晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于1000：1。具体的，晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于1000：1，可以保证在根据掩膜图形61，对晶圆40的表面进行刻蚀处理，以形成刻蚀图形61的过程中，不会对刻蚀阻挡层50进行刻蚀。优选的，可以使用等离子体干法刻蚀对晶圆40的表面进行刻蚀处理，以形成刻蚀图形41。等离子体干法刻蚀可以形成刻蚀深度大，刻蚀面积小的刻蚀图形，有助于形成尺寸小，精度高的刻蚀图形。示例性的，刻蚀图形41的最大刻蚀深度可达100微米左右。
可选的，刻蚀阻挡层50的厚度大于或等于刻蚀图形41的最大深度的千分之一。具体的，晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于1000：1的基础上，可以将刻蚀阻挡层50的厚度大于或等于刻蚀图形41的最大深度的千分之一，以保证在可以保证通过干法刻蚀或者湿法刻蚀在根据掩膜图形61，对晶圆40的表面进行刻蚀处理，以形成刻蚀图形的过程中，不会对刻蚀阻挡层50进行刻蚀。
可选的，参见图4，刻蚀阻挡层50的宽度W大于或等于2微米。具体的，由于去边区域40b的宽度大于或等于2微米，刻蚀阻挡层50的宽度W大于或等于2微米，可以保证通过干法刻蚀或者湿法刻蚀在根据掩膜图形61，对晶圆40的表面进行刻蚀处理，以形成刻蚀图形41的过程中，不会对去边区域40b的晶圆40进行刻蚀。可选的，为了和去边区域40b的宽度相匹配，刻蚀阻挡层50的宽度W小于或等于3微米。
可选的，晶圆40包括硅晶圆。具体的，硅晶圆具有内部缺陷少，制备工艺成熟，制备成本低的特点，进而可以形成一种良率高，且制备成本低的具有刻蚀图形的晶圆40。可选的，刻蚀阻挡层50包括氧化镁和/或二氧化硅。具体的，晶圆40包括硅晶圆，刻蚀阻挡层50包括氧化镁和/或二氧化硅时，通过控制刻蚀条件，可以使得晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于预设刻蚀选择比，进而保证图形区域40a的晶圆40被刻蚀的同时，刻蚀阻挡层50可以保护去边区域40b的晶圆40不会被刻蚀。示例性的，可以采用磁控溅射后者蒸镀等方法在去边区域40b形成氧化镁。当刻蚀阻挡层50是氧化镁时，可以通过盐酸、双氧水以及氧化铵的混合溶液作为腐蚀液，通过湿法工艺快速去除。
参见表1的数据，在采用等离子体干法刻蚀对图形区域40a的晶圆40进行刻蚀时，通过控制等离子体干法刻蚀的射频功率，可以使得晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于预设刻蚀选择比。具体的，等离子体干法刻蚀的射频功率在400-1200W范围之内，可以使得晶圆40和刻蚀阻挡层50的刻蚀选择比大于1000:1。
表1不同射频功率下硅晶圆和氧化镁的刻蚀速率以及选择比
参见表2的数据，在采用等离子体干法刻蚀对图形区域40a的晶圆40进行刻蚀时，通过控制等离子体干法刻蚀的气体流量，可以使得晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于预设刻蚀选择比。具体的，等离子体干法刻蚀的气体流量在30-100sccm范围之内，可以使得晶圆40和刻蚀阻挡层50的刻蚀选择比大于1000:1。
表2不同气体流量下硅晶圆和氧化镁的刻蚀速率以及选择比
本发明实施例还提供了一种薄膜谐振器组件的制备方法。图12为本发明实施例提供的一种薄膜谐振器组件的制备方法的流程示意图。图13-图15为本发明实施例提供的一种薄膜谐振器组件的制备方法各步骤对应的剖面结构示意图。参见图12，该薄膜谐振器组件的制备方法包括如下步骤：
步骤210、提供器件晶圆，器件晶圆上设置有至少一个谐振单元。
参见图13，提供器件晶圆70。器件晶圆70上设置有至少一个谐振单元(未示出)。具体的，谐振单元可以是串联连接，也可以是并联连接。
步骤220、提供硅微盖晶圆，其中，硅微盖晶圆包括图形区域和包围图形区域的去边区域；图形区域包括刻蚀图形。硅微盖晶圆采用上述技术方案任意所述的晶圆的图形刻蚀方法制备而成。
参见图10，提供硅微盖晶圆40，其中，硅微盖晶圆40包括图形区域40a和包围图形区域40a的去边区域40b。图形区域40a包括刻蚀图形41；刻蚀图形41位于图形区域40a。硅微盖晶圆40采用上述技术方案任意所述的晶圆的图形刻蚀方法制备而成。
需要说明的是，由于硅微盖晶圆40的制备过程中，去边区域40b设置有刻蚀阻挡层50，在光刻和刻蚀工艺过程中，在对光刻胶60进行去边处理后，刻蚀阻挡层50覆盖去边区域40b的硅微盖晶圆40，且硅微盖晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于预设刻蚀选择比，进而保证图形区域40a的硅微盖晶圆40被刻蚀的同时，刻蚀阻挡层50可以保护去边区域40b的硅微盖晶圆40不会被刻蚀。且刻蚀图形41包括沟槽410和/或刻蚀孔411，因此，图形区域40a不包括刻蚀图形41的高度和去边区域40b的高度相等，对于图形区域40a中，沟槽410和/或刻蚀孔411处的高度小于去边区域40b的高度。
步骤230、通过键合工艺将硅微盖晶圆和器件晶圆密封连接，其中，硅微盖晶圆具有刻蚀图形的一面与器件晶圆相对，去边区域设置有键合层。
参见图14，通过键合工艺将硅微盖晶圆40和器件晶圆70密封连接，其中，硅微盖晶圆40具有刻蚀图形41的一面与器件晶圆70相对。去边区域40b设置有键合层80。
步骤240、对硅微盖晶圆远离器件晶圆一侧的表面进行减薄处理。
参见图15，对硅微盖晶圆40远离器件晶圆70一侧的表面进行减薄处理。
可选的，将硅微盖晶圆40和器件晶圆70键合后，可以通过对器件晶圆70远离硅微盖晶圆40一侧的表面进行减薄处理，便于通过重布线工艺，将器件晶圆70的电信号引出至晶圆40远离器件晶圆70的表面，与其它半导体结构形成电性互联结构。可选的，为了降低重布线工艺的难度，减薄处理之后，还可以进一步对硅微盖晶圆40进行刻蚀露出凹槽410和/或刻蚀孔411的底部，通过重布线工艺之后，将器件晶圆70的电信号引出至晶圆40远离器件晶圆70的表面，与其它半导体结构形成电性互联结构。
本发明实施例提供的技术方案，在对硅微盖晶圆40的表面进行光刻和刻蚀工艺之前，在去边区域40b形成刻蚀阻挡层50，由于在对光刻胶60进行去边处理后，刻蚀阻挡层50覆盖去边区域40b的硅微盖晶圆40，且硅微盖晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于预设刻蚀选择比，进而保证图形区域40a的硅微盖晶圆40被刻蚀的同时，刻蚀阻挡层50可以保护去边区域40b的硅微盖晶圆40不会被刻蚀。相比在形成光刻胶60之前，没有设置刻蚀阻挡层50的技术方案，本发明实施例提供的技术方案可以避免在刻蚀图形区域40a的硅微盖晶圆40被刻蚀的同时，去边区域40b的硅微盖晶圆40同时被刻蚀进而出现凹陷结构的问题，第一方面提高了本发明实施例提供的薄膜谐振器组件的密封程度；第二方面，硅微盖晶圆40在去边区域40b没有凹陷结构，避免了硅微盖晶圆40内部出现应力集中，进而避免了硅微盖晶圆40与器件晶圆70键合之后，对器件晶圆70远离硅微盖晶圆40的表面进行减薄处理时，硅微盖晶圆40受到外力容易产生裂纹的问题，进一步提高了薄膜谐振器组件的密封程度和良率。此外，本发明实施例提供的刻蚀阻挡层50和光刻胶60的材料不同，刻蚀阻挡层50形成之后，在一次光刻和刻蚀工艺结束之后，由光刻胶60通过光刻工艺形成的掩膜图形61被去除的过程中，刻蚀阻挡层50不会被去除，因此，在后续的至少一次光刻和刻蚀工艺过程中，在刻蚀图形区域40a的硅微盖晶圆40被刻蚀的同时，刻蚀阻挡层50均可以保护去边区域40b的硅微盖晶圆40不会被刻蚀，相比在每一次光刻工艺之前均需要在去边区域40b形成具有保护去边区域40b的硅微盖晶圆40不被刻蚀的光刻胶的技术方案，本发明实施例提供的技术方案，简化了薄膜谐振器组件的制备工艺，节省了制备成本。
本发明实施例还提供了一种薄膜谐振器组件。以图15为例，该薄膜谐振器组件包括：器件晶圆70，器件晶圆70内设置有至少一个谐振单元；硅微盖晶圆40，其中，硅微盖晶圆40包括图形区域40a和包围图形区域40a的去边区域40b；图形区域40设置有刻蚀图形41，图形区域40a的高度小于或等于去边区域40b的高度；硅微盖晶圆40具有刻蚀图形41的一面与器件晶圆70相对；去边区域40b设置有键合层80，键合层80用于通过键合工艺将硅微盖晶圆40和器件晶圆70密封连接。
由于硅微盖晶圆40的制备过程中，去边区域40b设置有刻蚀阻挡层50，在光刻和刻蚀工艺过程中，在对光刻胶60进行去边处理后，刻蚀阻挡层50覆盖去边区域40b的硅微盖晶圆40，且硅微盖晶圆40和刻蚀阻挡层50的刻蚀选择比大于或等于预设刻蚀选择比，进而保证图形区域40a的硅微盖晶圆40被刻蚀的同时，刻蚀阻挡层50可以保护去边区域40b的硅微盖晶圆40不会被刻蚀。且刻蚀图形41包括沟槽410和/或刻蚀孔411，因此，图形区域40a不包括刻蚀图形41的高度和去边区域40b的高度相等，对于图形区域40a中，沟槽410和/或刻蚀孔411处的高度小于去边区域40b的高度。
本发明实施例提供的薄膜谐振器组件采用上述技术方案中采用如上述技术方案中任意所述薄膜谐振器组件的制备方法制备而成，因此具有上述薄膜谐振器组件的制备方法制备所具有的有益效果，在此不再赘述。
可选的，至少一个谐振单元构成滤波器、双工器以及多工器中的至少一种。
具体的，至少两个谐振单元通过串联和并联来实现在某个频率段的信号通行的滤波器。双工器可以简单的理解为两个滤波器的工作，一个是接收滤波器来接收信号，一个是发射滤波器来发射信号。多工器可以简单的理解为至少两个双工器构成的通信器件。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种晶圆的图形刻蚀方法，其特征在于，包括：
提供晶圆，所述晶圆包括图形区域和包围所述图形区域的去边区域；
在所述去边区域形成刻蚀阻挡层，其中，所述晶圆和所述刻蚀阻挡层的刻蚀选择比大于或等于预设刻蚀选择比；
在所述晶圆的表面形成光刻胶，其中，所述光刻胶覆盖所述图形区域和/或所述去边区域；
对所述光刻胶进行去边处理；
对所述光刻胶进行曝光和显影处理，以形成掩膜图形；
根据所述掩膜图形，对所述晶圆的表面进行刻蚀处理，以形成刻蚀图形；
去除所述掩膜图形；
去除所述刻蚀阻挡层。
2.根据权利要求1所述的晶圆的图形刻蚀方法，其特征在于，去除所述刻蚀阻挡层之前还包括：
至少一次对所述晶圆的表面进行光刻和刻蚀；
其中，对所述晶圆的表面进行光刻包括：
在所述晶圆的表面形成光刻胶；
对所述光刻胶进行去边处理；
对所述光刻胶进行曝光和显影处理；
对所述晶圆的表面进行刻蚀包括：
对所述晶圆的表面进行刻蚀处理。
3.根据权利要求1所述的晶圆的图形刻蚀方法，其特征在于，去除所述刻蚀阻挡层之后还包括：
在所述去边区域形成键合层。
4.根据权利要求1所述的晶圆的图形刻蚀方法，其特征在于，所述晶圆和所述刻蚀阻挡层的刻蚀选择比大于或等于1000：1。
5.根据权利要求4所述的晶圆的图形刻蚀方法，其特征在于，所述刻蚀阻挡层的厚度大于或等于所述刻蚀图形的最大深度的千分之一。
6.根据权利要求1所述的晶圆的图形刻蚀方法，其特征在于，所述刻蚀阻挡层包括氧化镁和/或二氧化硅。
7.根据权利要求1所述的晶圆的图形刻蚀方法，其特征在于，所述刻蚀图形包括沟槽和/或刻蚀孔。
8.一种薄膜谐振器组件的制备方法，其特征在于，包括：
提供器件晶圆，所述器件晶圆上设置有至少一个谐振单元；
提供硅微盖晶圆，其中，所述硅微盖晶圆包括图形区域和包围所述图形区域的去边区域；所述图形区域包括刻蚀图形；所述硅微盖晶圆采用权利要求1-7任一所述的晶圆的图形刻蚀方法制备而成；
通过键合工艺将所述硅微盖晶圆和所述器件晶圆密封连接，其中，所述硅微盖晶圆具有所述刻蚀图形的一面与所述器件晶圆相对，所述去边区域设置有键合层；
对所述硅微盖晶圆远离所述器件晶圆一侧的表面进行减薄处理。
9.一种薄膜谐振器组件，其特征在于，包括：
器件晶圆，所述器件晶圆上设置有至少一个谐振单元；
硅微盖晶圆，其中，所述硅微盖晶圆包括图形区域和包围所述图形区域的去边区域，所述图形区域包括刻蚀图形，所述图形区域的高度小于或等于所述去边区域的高度；所述硅微盖晶圆具有所述刻蚀图形的一面与所述器件晶圆相对；所述去边区域设置有键合层，所述键合层用于通过键合工艺将所述硅微盖晶圆和所述器件晶圆密封连接。
10.根据权利要求9所述的薄膜谐振器组件，其特征在于，至少一个所述谐振单元构成滤波器、双工器以及多工器中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111073094.1A CN113808922B (zh) | 2021-09-14 | 2021-09-14 | 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111073094.1A CN113808922B (zh) | 2021-09-14 | 2021-09-14 | 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113808922A true CN113808922A (zh) | 2021-12-17 |
| CN113808922B CN113808922B (zh) | 2024-03-19 |
Family
ID=78895284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111073094.1A Active CN113808922B (zh) | 2021-09-14 | 2021-09-14 | 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113808922B (zh) |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080084423A (ko) * | 2007-03-16 | 2008-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20090130678A (ko) * | 2008-06-16 | 2009-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| JP2010114352A (ja) * | 2008-11-10 | 2010-05-20 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| DE102008060275A1 (de) * | 2008-12-03 | 2010-06-10 | Austriamicrosystems Ag | Verfahren zum Strukturieren eines gebondeten Wafers und Waferanordnung |
| CN101740335A (zh) * | 2008-11-14 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体制造设备和半导体结构的刻蚀方法 |
| CN102709175A (zh) * | 2012-05-23 | 2012-10-03 | 上海宏力半导体制造有限公司 | 深沟槽工艺中光刻胶层的形成方法 |
| CN105070645A (zh) * | 2015-07-21 | 2015-11-18 | 上海华力微电子有限公司 | 一种避免晶边铝剥落缺陷源头的方法及装置 |
| CN105161412A (zh) * | 2015-08-31 | 2015-12-16 | 上海华力微电子有限公司 | 一种晶圆边缘产品良率的改善方法 |
| CN105280476A (zh) * | 2015-09-17 | 2016-01-27 | 上海华力微电子有限公司 | 一种改善晶圆边缘产品良率的方法 |
| CN107367910A (zh) * | 2017-08-28 | 2017-11-21 | 睿力集成电路有限公司 | 光刻胶图形化方法、半导体结构的制备方法及半导体设备 |
| CN107508569A (zh) * | 2017-08-07 | 2017-12-22 | 电子科技大学 | 一种薄膜体声波谐振器的制备方法 |
| CN107994031A (zh) * | 2017-11-16 | 2018-05-04 | 长江存储科技有限责任公司 | 一种3d nand制造方法 |
| CN109461696A (zh) * | 2018-10-15 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN110391135A (zh) * | 2019-08-08 | 2019-10-29 | 武汉新芯集成电路制造有限公司 | 去除光刻胶残留的方法及半导体器件的制造方法 |
| CN111273524A (zh) * | 2020-02-19 | 2020-06-12 | 联合微电子中心有限责任公司 | 一种实现精准套刻的工艺方法 |
| CN211142151U (zh) * | 2019-08-09 | 2020-07-31 | 广州市艾佛光通科技有限公司 | 一种氮化物和金属薄膜沉积与修整设备 |
| CN111510099A (zh) * | 2020-04-24 | 2020-08-07 | 杭州见闻录科技有限公司 | 薄膜体声波滤波器及其晶圆级封装方法 |
| CN112758888A (zh) * | 2021-02-20 | 2021-05-07 | 北京航天控制仪器研究所 | 一种带有硅通孔的硅mems微结构的加工工艺 |
| CN112967940A (zh) * | 2021-02-02 | 2021-06-15 | 苏州汉天下电子有限公司 | 一种薄膜谐振器的晶圆级封装方法及结构 |
-
2021
- 2021-09-14 CN CN202111073094.1A patent/CN113808922B/zh active Active
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080084423A (ko) * | 2007-03-16 | 2008-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20090130678A (ko) * | 2008-06-16 | 2009-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| JP2010114352A (ja) * | 2008-11-10 | 2010-05-20 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| CN101740335A (zh) * | 2008-11-14 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体制造设备和半导体结构的刻蚀方法 |
| DE102008060275A1 (de) * | 2008-12-03 | 2010-06-10 | Austriamicrosystems Ag | Verfahren zum Strukturieren eines gebondeten Wafers und Waferanordnung |
| CN102709175A (zh) * | 2012-05-23 | 2012-10-03 | 上海宏力半导体制造有限公司 | 深沟槽工艺中光刻胶层的形成方法 |
| CN105070645A (zh) * | 2015-07-21 | 2015-11-18 | 上海华力微电子有限公司 | 一种避免晶边铝剥落缺陷源头的方法及装置 |
| CN105161412A (zh) * | 2015-08-31 | 2015-12-16 | 上海华力微电子有限公司 | 一种晶圆边缘产品良率的改善方法 |
| CN105280476A (zh) * | 2015-09-17 | 2016-01-27 | 上海华力微电子有限公司 | 一种改善晶圆边缘产品良率的方法 |
| CN107508569A (zh) * | 2017-08-07 | 2017-12-22 | 电子科技大学 | 一种薄膜体声波谐振器的制备方法 |
| CN107367910A (zh) * | 2017-08-28 | 2017-11-21 | 睿力集成电路有限公司 | 光刻胶图形化方法、半导体结构的制备方法及半导体设备 |
| CN107994031A (zh) * | 2017-11-16 | 2018-05-04 | 长江存储科技有限责任公司 | 一种3d nand制造方法 |
| CN109461696A (zh) * | 2018-10-15 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
| CN110391135A (zh) * | 2019-08-08 | 2019-10-29 | 武汉新芯集成电路制造有限公司 | 去除光刻胶残留的方法及半导体器件的制造方法 |
| CN211142151U (zh) * | 2019-08-09 | 2020-07-31 | 广州市艾佛光通科技有限公司 | 一种氮化物和金属薄膜沉积与修整设备 |
| CN111273524A (zh) * | 2020-02-19 | 2020-06-12 | 联合微电子中心有限责任公司 | 一种实现精准套刻的工艺方法 |
| CN111510099A (zh) * | 2020-04-24 | 2020-08-07 | 杭州见闻录科技有限公司 | 薄膜体声波滤波器及其晶圆级封装方法 |
| CN112967940A (zh) * | 2021-02-02 | 2021-06-15 | 苏州汉天下电子有限公司 | 一种薄膜谐振器的晶圆级封装方法及结构 |
| CN112758888A (zh) * | 2021-02-20 | 2021-05-07 | 北京航天控制仪器研究所 | 一种带有硅通孔的硅mems微结构的加工工艺 |
Non-Patent Citations (1)
| Title |
|---|
| 凌磊, 楼祺洪, 李抒智, 叶震寰, 马海霞, 董景星: "水浴条件下YAG倍频、三倍频激光切割Si片比较", 光子学报, no. 03, 25 March 2005 (2005-03-25), pages 21 - 23 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113808922B (zh) | 2024-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108667437B (zh) | 一种薄膜体声波谐振器及其制造方法和电子装置 | |
| US11005448B2 (en) | Film bulk acoustic wave resonators and fabrication methods thereof | |
| US11942917B2 (en) | Film bulk acoustic resonator and fabrication method thereof | |
| US10559743B2 (en) | Backside integration of RF filters for RF front end modules and design structure | |
| US5853601A (en) | Top-via etch technique for forming dielectric membranes | |
| KR101784655B1 (ko) | 반도체 디바이스 및 방법 | |
| CN112039461B (zh) | 体声波谐振器的制造方法 | |
| JP7246775B2 (ja) | Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法 | |
| CN112039470B (zh) | 薄膜体声波谐振器的制造方法 | |
| US20230037168A1 (en) | Metal cavity for transversely-excited film bulk acoustic resonator (xbar) | |
| US20230041856A1 (en) | Transversely-excited film bulk acoustic resonator (xbar) | |
| CN112039481A (zh) | 体声波谐振器及其制造方法 | |
| WO2022063053A1 (zh) | 谐振器制造方法及谐振器 | |
| US11706987B2 (en) | Semiconductor device and method of forming a semiconductor device | |
| CN113808922B (zh) | 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法 | |
| JP7111406B2 (ja) | 薄膜バルク音響波共振器の作製方法 | |
| CN114362712A (zh) | 体声波谐振装置及其形成方法 | |
| JP7251837B2 (ja) | 薄膜バルク音響波共振器およびその製造方法 | |
| CN112039469B (zh) | 一种薄膜体声波谐振器的制造方法 | |
| US20220247381A1 (en) | Transversely-excited film bulk acoustic resonators with multiple piezoelectric membrane thicknesses on the same chip | |
| US20220103154A1 (en) | Substrate processing and membrane release of transversely-excited film bulk acoustic resonator using a sacrificial tub | |
| JP2023539758A (ja) | フィルタデバイス及びフィルタデバイスの製造方法 | |
| CN117375571A (zh) | 声表面波谐振装置及其形成方法 | |
| CN112039469A (zh) | 一种薄膜体声波谐振器的制造方法 | |
| KR20060109468A (ko) | 공진기를 구비한 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240521 Address after: Room 201, Building 1, Changshu Binjiang International Trade Center, No. 99, Yongjia Road, Changshu Economic and Technological Development Zone, Suzhou City, Jiangsu Province, 215000 Patentee after: Suzhou Zhenxin Microelectronics Co.,Ltd. Country or region after: China Address before: 215000 building 39, Northeast District, Suzhou nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee before: Suzhou hantianxia Electronic Co.,Ltd. Country or region before: China |