KR19990039033A - 테스트 패턴 형성 방법 - Google Patents
테스트 패턴 형성 방법 Download PDFInfo
- Publication number
- KR19990039033A KR19990039033A KR1019970058975A KR19970058975A KR19990039033A KR 19990039033 A KR19990039033 A KR 19990039033A KR 1019970058975 A KR1019970058975 A KR 1019970058975A KR 19970058975 A KR19970058975 A KR 19970058975A KR 19990039033 A KR19990039033 A KR 19990039033A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- misalignment
- forming
- semiconductor substrate
- alignment
- Prior art date
Links
Abstract
본 발명에 따른 오정렬을 체크하기 위한 테스트 패턴의 형성 방법으로 반도체기판에 필드산화막을 형성하여 다수의 활성영역을 한정하는 공정과, 상기 반도체기판 상에 포토레지스트를 도포하는 공정과, 센터 패턴을 기준으로 임의의 한 방향으로 인위적인 오정렬을 갖는 포토마스크를 사용하여 상기 다수의 활성영역이 형성된 반도체기판을 노광 및 현상하여 정렬 및 오정렬을 갖는 마스크를 형성하는 공정과, 상기 활성영역에 상기 마스크를 사용하여 상기 반도체기판과 다른 도전형의 불순물을 이온주입하여 불순물영역을 형성하는 공정과, 상기 활성영역과 정렬 및 오정렬을 갖는 이온주입층 상에 절연막을 형성하고 상기 절연막에 콘택홀을 형성하는 공정과, 상기 콘택홀을 도전물질로 채워서 저항을 측정하는 공정을 구비한다. 따라서, 본 발명에 의한 테스트 패턴은 인위적인 오정렬 테스트 패턴을 스크라이브 라인에 형성하여 이온주입하여 테스트 패턴 각각의 저항을 측정하고, 셀영역 패턴의 저항을 측정하여 비교하는 방법으로 정렬상태를 확인한다. 즉, 제조공정 중에서 패턴이 남지 않는 이온주입층의 정렬상태를 제조공정이 종료된 상태에서 저항을 측정하여 정렬상태를 확인할 수 있는 잇점이 있다.
Description
본 발명은 테스트 패턴 형성방법에 관한 것으로서, 특히, 제조공정 후에 패턴이 형성되지 않는 이온주입층의 오정렬을 전기적으로 확인할 수 있는 테스트 패턴 형성 방법에 관한 것이다.
일반적으로 반도체 장치의 트랜지스터 등의 회로소자를 형성하기 위해 웨이퍼의 소정부분을 여러 단계로 식각하는 패터닝과정이 필요하게 되며, 이러한 패터닝 과정에서 포토마스트를 사용하게 된다.
따라서, 각 단계에서 포토마스트를 정렬하는 모니터과정이 필요하다.
정렬을 확인하는 방법으로는 패터닝에 의해 패턴이 형성되는 이전공정에서 스크라이브 라인(Scribe line)에 만들어진 버니어(Vernier)를 이용하여 공정진행층의 오정렬(Misalign) 정도를 체크하는 방법 등이 있다.
도 1a 내지 도 1c는 공정 진행중에 오정렬을 체크하는 방법에 대한 평면도이다.
도 1a 및 도 1b는 유리(Glass)나 석영(Quartz) 등과 같은 투광성이 양호한 제 1 및 제 2 기판에 가시광선(Visible ray) 및 자외선(Ultraviolet)이 투과하지 못하게 니켈(Ni), 크롬(Cr), 그리고 코발트(Co) 등과 같은 금속박막을 선택적으로 형성하여 빗모양의 제 1 및 제 2 투광부(13)(17)를 형성한 제 1 및 제 2 포토마스크를 나타낸다. 상기에서 금속박막으로 가려지지 않은 빗모양의 제 1 및 제 2 투광부(13)(17)는 각각의 제 1 및 제 2 포토마스크(11)(15)의 제 1 및 제 2 버니어로서 하부의 패턴과 상부의 패턴을 정렬하기 위한 목적으로 제 1 및 제 2 버니어의 모양 및 상기 제 1 및 제 2 포토마스크 상의 위치는 같고, 제 1 버니어의 폭이 제 2 버니어의 폭보다 크게 스크라이브 라인에 형성한다.
상기 제 1 및 제 2 포토마스크(11)(15)를 사용하여 상부와 하부의 정렬상태를 확인하는 방법은 도 1c에서 보는 바와 같이, 반도체기판(19) 상에 포토레지스트(Photoresist : 도시되지 않음)를 도포한 후, 상기 제 1 투광부(13)가 형성된 제 1 포토마스트(11)를 사용하여 노광 및 현상하여 상기 반도체기판(19) 상에 상대적으로 폭이 큰 제 1 투광부로 인한 제 1 패턴(14)을 형성한다.
그런 후에, 상기 제 1 패턴(14)이 형성된 기판(19) 상에 다시 포토레지스트(도시되지 않음)를 도포하고, 상기 제 2 포토마스크(15)를 사용하여 정렬을 확인하기 위한 가시광선을 조사한다. 상기 기판(19)의 스크라이브 라인에 형성된 폭이 큰 상기 제 1 패턴(14) 위로 상기 제 1 패턴(14)과 모양은 같으나 상대적으로 폭이 좁은 제 2 버니어(17)가 겹쳐져서 이전 제 1 포토마스트(11)에 의한 패턴과 이후공정에 사용되는 상기 제 2 포토마스크(15)의 정렬상태를 알 수 있다.
상술한 바와 같이, 각각의 공정중에 사용되는 포토마스크의 스크라이브 라인에 하부의 패턴과 정렬을 위해 포토마스크 마다 버니어를 형성하여 정렬상태를 확인하였다.
그러나 상술한 바와 같은 버니어를 이용한 정렬 방법으로는 하부의 패턴과 상부 패턴의, 두층에 대한 정렬만을 확인할 수 있을 뿐더러 하나의 포토마스크를 정렬한 후, 상기 포토마스크를 사용하여 많은 수의 웨이퍼를 노광하기 때문에 공정의 진행중에 미세한 진동이 발생하면 진동 이후의 웨이퍼는 오정렬이 될수도 있다. 따라서, 제조공정을 완료하고 제조된 소자의 정렬상태 및 공정의 이상유무를 체크하는데, 이온주입의 경우에는 이온주입에 의해 생성된 불순물영역의 패턴이 명확하게 생성되지 않으므로 상기 이온주입층의 패턴 정렬상태를 확인하기 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 제조공정 후에 이온주입등과 같이 패턴이 형성되지 않는 공정의 정렬도를 전기적으로 측정할 수 있는 테스트 패턴을 제공함에 있다.
상기 목적을 달성하기위한 테스트 패턴의 형성 방법은 반도체기판에 필드산화막을 형성하여 다수의 활성영역을 한정하는 공정과, 상기 반도체기판 상에 포토레지스트를 도포하는 공정과, 센터 패턴을 기준으로 임의의 한 방향으로 인위적인 오정렬을 갖는 포토마스크를 사용하여 상기 다수의 활성영역이 형성된 반도체기판을 노광 및 현상하여 정렬 및 오정렬을 갖는 마스크를 형성하는 공정과, 상기 활성영역에 상기 마스크를 사용하여 상기 반도체기판과 다른 도전형의 불순물을 이온주입하여 불순물영역을 형성하는 공정과, 상기 활성영역과 정렬 및 오정렬을 갖는 이온주입층 상에 절연막을 형성하고 상기 절연막에 콘택홀을 형성하는 공정과, 상기 콘택홀을 도전물질로 채워서 저항을 측정하는 공정을 구비한다.
도 1a 및 1b는 공정 진행중에 사용되는 포토마스트의 평면도.
도 2는 상기 포토마스트를 사용하여 공정진행중에 정렬상태를 확인하는 평면도.
도 3a 내지 도 3b는 본 발명에 따른 오정렬 테스트 포토마스크를 형성하는 방법을 도시하는 평면도.
도 4a 내지 도 4e는 본 발명에 따른 테스트 패턴을 형성하는 방법을 도시하는 공정도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
24 : 센터 패턴 31 : 반도체기판
33 : 필드산화막 35 : 포토레지스트
37 : 제 1 불순물영역 39 : 제 2 불순물영역
이하, 첨부된 도면을 참조로 본 발명을 상세히 설명한다.
도 3a 내지 도 3b는 본 발명에 따른 스크라이브 라인의 오정렬 패턴 형성을 위한 제 1 및 제 2 포토마스크를 도시하는 평면도이다.
본 방법은 도 3a에 나타낸 바와 같이, 유리나 석영 등과 같은 투광성이 양호한 기판에 가시광선 및 자외선이 투과하지 못하게 니켈(Ni), 크롬(Cr), 그리고 코발트(Co) 등과 같은 금속박막을 선택적으로 형성하여 차광부(21)를 형성한다. 상기에서 금속박막으로 가려지지 않은 투광부(23)는 반도체기판의 활성영역을 한정하는 필드영역을 형성하기 위한 것이고, 상기 차광부(21)는 반도체기판의 활성영역을 위한 것이다.
그런후에 도 3b와 같이 상기 활성영역(21)의 센터 패턴(Center pettern : 24)을 기준으로 임의의 X방향으로 인위적인 오정렬 패턴을 형성하여 제 2 포토마스크를 형성한다. 상기에서 센터 패턴(24)은 충분한 마진(margin)을 갖도록 형성하고, 상기 센터 패턴(24)으로부터 양쪽으로 제 1 , 제 2 , 제 3 패턴(25)(26)(27)은 각각 소정의 폭만큼, 예를들면 최소식별거리가 0.1 ㎛라면 상기 제 1 , 제2 및 제 3 패턴은 각각 0.1 ㎛씩 어긋나게 형성되어 있다.
도 4a 내지 도 4e는 본 발명에 따른 테스트 패턴을 형성하는 방법을 도시하는 공정도이다.
본 방법은 도 4a에 나타낸 바와 같이, 상기 도 3a의 제 1 포토마스크를 사용하여 반도체기판(31)의 스크라이브 라인 상에 LOCOS(Local Oxidation of Silicon) 등의 통상적인 소자격리방법으로 필드산화막(33)을 형성하여 반도체기판(31)의 활성영역(32)을 한정한다.
그런 후에, 도 4b 및 도 4c와 같이 상기 필드산화막(33)이 형성된 반도체기판(31) 상에 포토레지스트(35)를 도포한 후, 상기 도 3b의 인위적으로 오정렬된 제 2 포토마스크를 사용하여 노광 및 현상하여 정렬 및 오정렬을 갖는 포토레지스트(35)를 형성한다. 상기에서 도 4b는 센터 패턴(24)으로 이온주입층과 이후의 공정을 위한 층과의 충분한 마진을 갖도록 형성되어 있다. 그리고, 도 4c는 센터 패턴(24)에서 오른쪽에서 두 번째인 제 2 패턴(26)으로 0.2 ㎛의 오정렬을 하고 있는 패턴이다. 상기 도 4b 및 도 4c의 정렬 및 오정렬된 패턴에 불순물영역을 형성하기 위해 반도체기판과 다른도전형의 불순물을 고농도로 이온주입하여 제 1 및 제 2 불순물영역(37)(39)을 형성하고, 잔류하는 포토레지스트를 제거한다. 상기에서 제 1 불순물영역(37)은 충분한 마진을 갖는 센터 패턴(24)의 불순물영역(37)으로 활성영역 표면에 전부다 이온주입되어 상기 제 1 불순물영역(37)을 형성하였고, 제 2 불순물영역(39)은 오정렬된 포토레지스트(35)로 인해 이온주입이 활성영역의 제한된 부분에만 주입되어 활성영역의 일부에만 상기 제 2 불순물영역(39)이 형성되어 있다.
그리고, 도 4d 및 도 4e에 나타낸 바와 같이 상기 제 1 및 제 2 불순물영역(37)(39)이 형성된 반도체기판(31) 상에 붕소인 실리케이트 유리(Boronphospho Silicate Glass : BPSG)등과 같은 절연물질을 화학기상증착(Chemical Vapor Deposition : CVD) 방법으로 증착하여 절연막(41)을 형성하고, 포토리쏘그래피(Photolithograpy)의 방법으로 상기 절연막(41)을 패터닝하여 상기 제 1 및 제 2 불순물영역(37)(39)이 노출되도록 각각의 패턴에 제 1 및 제 2 콘택홀을 형성한다. 그런후에 상기 제 1 및 제 2 콘택홀을 채우도록 도전물질을 증착하여 저항을 측정할 수 있는 배선(43)을 형성한다.
상기와 같은 방법으로 테스트 패턴을 형성하여 센터, 제 1 , 제 2 및 제 3 패턴의 저항을 각각 측정하여 제조공정 후에 셀영역의 패턴에서 측정된 저항과 테스트 패턴의 저항을 비교하여 테스트 패턴에서 동일 저항을 갖는 패턴만큼 정렬 및 오정렬된 것으로 파악할 수 있다. 상기에서 센터 패턴은 오정렬이 발생하여도 동일한 저항을 가지도록 활성영역과 이온주입을 위한 패턴간에 마진을 충분히 둔 상태이다. 예를들어, 제조공정 후에 측정한 저항이 테스트 패턴의 센터 패턴과 저항이 일치했다면 정렬 상태가 바르고, 센터 패턴의 오른쪽 제 2 패턴과 저항이 일치한다면 0.2 ㎛만큼 오정렬이 일어났음을 알 수 있다.
따라서, 본 발명에 의한 테스트 패턴은 인위적인 오정렬 테스트 패턴을 스크라이브 라인에 형성하여 이온주입하여 테스트 패턴 각각의 저항을 측정하고, 셀영역 패턴의 저항을 측정하여 비교하는 방법으로 정렬상태를 확인한다. 즉, 제조공정 중에서 패턴이 남지 않는 이온주입층의 정렬상태를 제조공정이 종료된 상태에서 저항을 측정하여 정렬상태를 확인할 수 있는 잇점이 있다.
Claims (1)
- 반도체기판에 필드산화막을 형성하여 다수의 활성영역을 한정하는 공정과,상기 반도체기판 상에 포토레지스트를 도포하는 공정과,센터 패턴을 기준으로 임의의 한 방향으로 인위적인 오정렬을 갖는 포토마스크를 사용하여 상기 다수의 활성영역이 형성된 반도체기판을 노광 및 현상하여 정렬 및 오정렬을 갖는 마스크를 형성하는 공정과,상기 활성영역에 상기 마스크를 사용하여 상기 반도체기판과 다른 도전형의 불순물을 이온주입하여 불순물영역을 형성하는 공정과,상기 활성영역과 정렬 및 오정렬을 갖는 이온주입층 상에 절연막을 형성하고 상기 절연막에 콘택홀을 형성하는 공정과,상기 콘택홀을 도전물질로 채워서 저항을 측정하는 공정을 구비하는 테스트 패턴의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970058975A KR19990039033A (ko) | 1997-11-10 | 1997-11-10 | 테스트 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970058975A KR19990039033A (ko) | 1997-11-10 | 1997-11-10 | 테스트 패턴 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990039033A true KR19990039033A (ko) | 1999-06-05 |
Family
ID=66086676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970058975A KR19990039033A (ko) | 1997-11-10 | 1997-11-10 | 테스트 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990039033A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489589B1 (ko) * | 1997-12-30 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체소자의테스트패턴 |
| KR100498423B1 (ko) * | 1998-01-16 | 2005-09-08 | 삼성전자주식회사 | 전기저항 측정을 이용한 정렬 정도 측정방법 |
| KR100586539B1 (ko) * | 1999-12-30 | 2006-06-07 | 주식회사 하이닉스반도체 | 테스트 패턴 형성방법 |
| KR100744110B1 (ko) * | 2004-06-25 | 2007-08-01 | 삼성전자주식회사 | 이미지 소자의 모니터링 패턴 및 이를 이용한 이미지소자의 공정 모니터링 방법 |
-
1997
- 1997-11-10 KR KR1019970058975A patent/KR19990039033A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489589B1 (ko) * | 1997-12-30 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체소자의테스트패턴 |
| KR100498423B1 (ko) * | 1998-01-16 | 2005-09-08 | 삼성전자주식회사 | 전기저항 측정을 이용한 정렬 정도 측정방법 |
| KR100586539B1 (ko) * | 1999-12-30 | 2006-06-07 | 주식회사 하이닉스반도체 | 테스트 패턴 형성방법 |
| KR100744110B1 (ko) * | 2004-06-25 | 2007-08-01 | 삼성전자주식회사 | 이미지 소자의 모니터링 패턴 및 이를 이용한 이미지소자의 공정 모니터링 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100782489B1 (ko) | 포토마스크의 제조 방법, 디바이스의 제조 방법 및포토마스크의 모니터 방법 | |
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| EP0126621A2 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US6878506B2 (en) | Method for manufacturing semiconductor device | |
| US7803500B2 (en) | Photomask, photomask fabrication method, and semiconductor device fabrication method | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| KR19990039033A (ko) | 테스트 패턴 형성 방법 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| KR20060031995A (ko) | 반도체 제조공정의 얼라인먼트 측정방법 | |
| KR20050020310A (ko) | 이온 주입의 오정렬 판단 방법 | |
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| KR100261164B1 (ko) | 오버레이 측정 타겟 및 이의 제조방법 | |
| KR100278917B1 (ko) | 반도체 소자의 콘택 마스크 제조방법 | |
| KR100480811B1 (ko) | 노광 마스크 및 그를 이용한 노광 방법 | |
| US20020177085A1 (en) | Self-aligned photolithographic process for forming silicon-on-insulator devices | |
| KR100307222B1 (ko) | 마스크 프레임 | |
| KR100299516B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| JPH0766113A (ja) | レチクル及び位置合わせ用バーニアの形成方法 | |
| JPS623944B2 (ko) | ||
| JP2005024962A (ja) | フォトマスク、半導体装置及びその製造方法 | |
| JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
| KR20010074334A (ko) | 반도체소자 제조용 포토마스크 | |
| KR20040100717A (ko) | 반도체 공정의 액티브 형성 이전 단계에서 포토마스크패턴의 형성 방법 및 공정 불량 검사 방법 | |
| KR19990066436A (ko) | 핀홀 모니터용 패턴 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |