KR19990066436A - 핀홀 모니터용 패턴 - Google Patents
핀홀 모니터용 패턴 Download PDFInfo
- Publication number
- KR19990066436A KR19990066436A KR1019980002353A KR19980002353A KR19990066436A KR 19990066436 A KR19990066436 A KR 19990066436A KR 1019980002353 A KR1019980002353 A KR 1019980002353A KR 19980002353 A KR19980002353 A KR 19980002353A KR 19990066436 A KR19990066436 A KR 19990066436A
- Authority
- KR
- South Korea
- Prior art keywords
- passivation layer
- pattern
- pinhole
- scribe
- monitor
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 핀홀 모니터용 패턴에 관한 것으로서, 셀 영역과 스크라이브 영역을 갖는 기판과, 상기 스크라이브 영역에 상기 셀 영역의 디자인 룰에 따라 배선의 간격이 정의되고 배선이 서로 교차하도록 형성된 배선층을 포함한다. 따라서, 본 발명에서는 스크라이브 영역에 핀홀을 모니터할 수 있는 배선을 형성하여 상기 배선 상에 패시베이션층을 형성한 후 스크라이브 영역만 확인하면 셀영역 에 핀홀의 발생 여부를 용이하게 확인할 수 있는 이점이 있다.
Description
본 발명은 핀홀 모니터용 패턴에 관한 것으로서, 특히, 반도체소자의 제조 공정 중 패시베이션(Passivation) 공정시 배선들 사이에 발생하게 되는 핀홀(pin-hole)을 스크라이브 영역에서 모니터 할 수 있는 핀홀 모니터용 패턴에 관한 것이다.
반도체 제품의 열화 현상은 반도체소자의 표면에 부착한 습기나 불순물에 의해 반도체소자 표면의 상태가 변화하는 것이 그 주요한 원인으로 되고 있다. 따라서, 반도체소자는 금속 배선 패턴을 형성한 후, 상기 금속 배선의 기계적인 손상 방지와 불순물의 침입 방지를 목적으로 산화막, 또는, 질화막을 사용하여 패시베이션층을 형성한다.
일반적인 패시베이션층의 형성 방법은 다음과 같다.
트랜지스터 및 하부 배선을 포함하는 기판 상에 알루미늄(Al)과 같은 금속 도전 물질을 증착하고, 상기 금속 도전 물질을 패터닝하여 다수 개의 상부 배선을 형성한다.
그리고, 상기 상부 배선 상에 PSG(Phospho Silicate Glass)와 같은 산화물, 또는, 질화물을 사용하여 패시베이션층을 형성한다. 상기에서 패시베이션층은 높은 강도로 인해 외부에서 충격을 가했을 때, 상기 상부 배선에 직접 충격이 전달되는 것을 방지하고, 수분을 차단하여 상기 상부 배선이 부식되는 것을 방지하기 위해 형성한다.
이후에 상기 소자를 외부 단자(lead frame)와 연결되는 부위인 패드 영역을 정의하기 위해 상기 패시베이션층 상에 포토레지스트를 도포하고, 노광 및 현상하여 상기 상부 배선과 대응하는 상기 패시베이션층의 소정 부분을 노출시키는 포토레지스트 패턴을 형성하고, 상기 포토레지스트를 마스크로 사용하여 상기 노출된 패시베이션층을 식각하고 상기 포토레지스트를 제거하면 상기 노출된 상부 배선층이 패드부로 정의된다.
일반적으로 상술한 바와 같은 방법으로 반도체소자를 보호하는 패시베이션층을 형성하고 상기 패시베이션층을 패터닝하여 외부 단자와 연결하기 위한 패드부를 정의하였다.
상기 패드부를 오픈 하기 위한 포토레지스트 패턴을 형성하기 위해서는 상기 패시베이션층 상에 포토레지스트를 도포하고 상기 포토레지스트의 유기물을 휘발시키고 부착성을 향상시키기 위해 소프트 베이킹(Soft backing)을 하고, 상기 포토레지스트의 상기 상부 배선과 대응하는 부분을 노광 및 현상한 후, 다시 현상 용액에서 묻은 유기물 제거 및 내약품성, 내구성을 향상시킬 목적으로 하드 베이킹(Hard backing)을 하여 포토레지스트 패턴을 형성하게 된다.
그러나, 상기 패시베이션층을 형성할 때 상기 상부 배선 상에 형성된 패시베이션층은 상기 상부 배선층 사이에 보이드가 형성되기 쉬우며, 이로 인해, 베이킹 공정시에 상기 보이드 내의 기체나 수분이 팽창하여 상기 패시베이션층을 터트리는 핀홀이 형성되어 소자가 열화 되는 문제점이 있었다. 특히, 상기와 같은 핀홀 현상은 엣지(Edge) 부분에서 많이 발생하고, 상기 핀홀로 인한 패드부 외에 패시베이션층의 식각으로 상부 배선의 보호를 할 수 없어 소자의 특성을 열화 시키는 원인이 된다. 따라서, 핀홀로 인한 소자의 불량 유무를 확인하여야 하나, 반도체소자가 고집적화됨에 따라 칩 사이즈가 작아지고 이로 인해 핀홀의 발생을 검사하기 위해 미세화된 웨이퍼 내의 전 칩을 검사하는데는 한계가 있었다.
따라서, 본 발명의 목적은 핀홀로 인해 발생하는 패시베이션의 불량을 모니터할 수 있는 핀홀 모니터용 패턴을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 핀홀 모니터용 패턴은 셀 영역과 스크라이브 영역을 갖는 기판과, 상기 스크라이브 영역에 상기 셀 영역의 디자인 룰에 따라 배선의 간격이 정의되고 배선이 서로 교차하도록 형성된 배선층을 포함한다.
도 1a 및 도 1b는 본 발명의 실시 예에 따른 핀홀 모니터용 패턴을 도시하는 평면도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
11, 15 : 기판 13, 17 : 차광영역
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 1a 및 도 1b는 본 발명의 실시 예에 따른 핀홀 모니터용 패턴을 도시하는 평면도이다.
본 방법은 도 1a 및 도 1b에서 보는 바와 같이 셀 영역과 스크라이브 영역을 갖고 유리(Glass)나 석영(Quartz) 등과 같은 투광성이 양호한 제 1 및 제 2 기판(11)(15) 상에 가시광선(Visible ray) 및 자외선(Ultraviolet)이 투과하지 못하게 니켈(Ni), 크롬(Cr), 그리고 코발트(Co) 등과 같은 금속 박막이 선택적으로 형성되어 제 1 및 제 2 차광영역(13)(17)이 형성되어 있다.
상기의 제 1 및 제 2 차광영역(13)(17)은 상부 배선을 형성하기 위한 패턴으로, 상기에서는 스크라이브 영역의 제 1 및 제 2 차광영역(13)(17)을 도시한다. 상기에서 스크라이브 영역에 형성된 상부 배선을 위한 제 1 및 제 2 차광영역(13)(17)의 간격은 셀 영역 상의 상부 배선을 형성하기 위한 디자인 룰에 적합하도록 형성한다. 그리고, 핀홀 다발 부분인 엣지 부분의 핀홀을 관찰할 수 있게 하기 위해 상기 제 1 및 제 2 차광영역(13)(17)은 평행한 직선들만으로 형성된 것이 아니라 서로 교차할 수 있도록 형성한다.
본 방법은 트랜지스터 및 하부 배선을 포함하는 기판 상에 알루미늄(Al)과 같은 금속 도전 물질을 증착하여 금속 도전물층을 형성하고, 상기 금속 도전물층 상에 빛과 반응한 부분이 현상 용액에 의해 용해되는 포지티브 포토레지스트(Positive Photoresist)를 도포한다.
그리고, 상기의 도 1a 및 도 1b와 같이 스크라이브 영역에 포토 마스크가 삽입된 포토 마스크를 사용하여 노광한 후, 현상하여 상기 스크라이브 영역 상의 금속 도전물층의 소정 부분을 노출시키는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 상기 금속 도전물층을 식각하여 상기 포토 마스크의 차광 영역과 대응하도록 상기 기판 상에 금속 도전물층을 잔류시키는 상부 배선층을 형성한다. 상기 상부 배선층은 상기의 포토 마스크의 스크라이브 라인에 형성된 것과 같이 핀홀을 모니터할 수 있는 패턴이 형성되어 있고 상기 패턴 역시, 셀영역의 디자인 룰에 적합하도록 형성되어 있다.
그런 후에, 상기 상부 배선 상에 PSG와 같은 산화물, 또는, 질화물 등을 증착하여 높은 강도로 인해 외부에서 충격을 가했을 때, 상기 상부 배선에 직접 충격이 전달되는 것을 방지하고, 수분을 차단하여 상기 상부 배선이 부식되는 것을 방지하기 위한 패시베이션층을 형성한다.
이후에 상기 소자를 외부 단자(lead frame)와 연결되는 부위인 패드 영역을 정의하기 위해 상기 패시베이션층 상에 포토레지스트를 도포하고, 노광 및 현상하여 상기 상부 배선과 대응하는 상기 패시베이션층의 소정 부분을 노출시키는 포토레지스트 패턴을 형성하고, 상기 포토레지스트를 마스크로 사용하여 상기 노출된 패시베이션층을 식각하고 상기 포토레지스트를 제거하면 상기 노출된 상부 배선층이 패드부로 정의된다.
상기와 같이 본 발명에서는 기판 상에 금속 도전물층을 형성하고 상기 금속 도전물층 상에 포토레지스트를 도포한 후, 상기 도 1a 및 도 1b에 나타낸 본 발명에 따른 포토 마스크를 사용하여 노광 및 현상하여 포토레지스트 패턴을 형성하고 상기 포토레지스트 패턴을 마스크로 상기 금속 도전물층을 식각하여 상부 배선층을 스크라이브 영역에 형성하였다. 그리고, 상기 스크라이브 영역에 형성된 상부 배선층 상에 패시베이션층을 형성하고 상기 패시베이션층을 패터닝하여 패드부를 오픈 하기 위해 패터닝한다. 그런 후에, 스크라이브 영역에 형성한 포토 마스크를 관찰하여 핀홀의 발생 유무를 확인한다.
따라서, 본 발명에서는 스크라이브 영역에 핀홀을 모니터할 수 있는 배선을 형성하여 상기 배선 상에 패시베이션층을 형성한 후 스크라이브 영역만 확인하면 셀영역 에 핀홀의 발생 여부를 용이하게 확인할 수 있는 이점이 있다.
Claims (1)
- 셀 영역과 스크라이브 영역을 갖는 기판과,상기 스크라이브 영역에 상기 셀 영역의 디자인 룰에 따라 배선의 간격이 정의되고 배선이 서로 교차하도록 형성된 배선층을 포함하는 핀홀 모니터용 패턴.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980002353A KR19990066436A (ko) | 1998-01-26 | 1998-01-26 | 핀홀 모니터용 패턴 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980002353A KR19990066436A (ko) | 1998-01-26 | 1998-01-26 | 핀홀 모니터용 패턴 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990066436A true KR19990066436A (ko) | 1999-08-16 |
Family
ID=65892866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980002353A KR19990066436A (ko) | 1998-01-26 | 1998-01-26 | 핀홀 모니터용 패턴 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990066436A (ko) |
-
1998
- 1998-01-26 KR KR1019980002353A patent/KR19990066436A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100441295B1 (ko) | 능동 매트릭스 기판 제조 방법 | |
US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
US6958292B2 (en) | Method of manufacturing integrated circuit | |
KR100266761B1 (ko) | 균일한 밀도를 갖는 상호 접속 패턴의 형성 방법 | |
US5132252A (en) | Method for fabricating semiconductor devices that prevents pattern contamination | |
KR100812085B1 (ko) | 반도체 소자의 개별화 방법 | |
KR19990066436A (ko) | 핀홀 모니터용 패턴 | |
US5902717A (en) | Method of fabricating semiconductor device using half-tone phase shift mask | |
US6787270B2 (en) | Photo mask for patterning a lightning rod | |
US20070134598A1 (en) | Manufacturing method of semiconductor device, and wafer and manufacturing method thereof | |
JP2010199518A (ja) | 半導体装置の製造方法 | |
US5864170A (en) | Semiconductor device having bonding pad and scribe line | |
KR19990039033A (ko) | 테스트 패턴 형성 방법 | |
JPH04340214A (ja) | 半導体装置の製造方法 | |
KR0169226B1 (ko) | 반도체장치의 패드부 형성방법 | |
JP3188023B2 (ja) | 半導体装置の製造方法 | |
KR100244296B1 (ko) | 반도체소자의 제조방법. | |
KR200188168Y1 (ko) | 포토 마스크 | |
KR100192434B1 (ko) | 반도체 소자의 제조방법 | |
JPS623944B2 (ko) | ||
KR0156172B1 (ko) | 반도체 소자의 테스트패턴 형성방법 | |
KR100419870B1 (ko) | 금속라인의 형성방법 | |
KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
KR20070110952A (ko) | 배선패턴 형성 방법 | |
KR20040092554A (ko) | 반도체소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |