KR0169226B1 - 반도체장치의 패드부 형성방법 - Google Patents

반도체장치의 패드부 형성방법 Download PDF

Info

Publication number
KR0169226B1
KR0169226B1 KR1019950052281A KR19950052281A KR0169226B1 KR 0169226 B1 KR0169226 B1 KR 0169226B1 KR 1019950052281 A KR1019950052281 A KR 1019950052281A KR 19950052281 A KR19950052281 A KR 19950052281A KR 0169226 B1 KR0169226 B1 KR 0169226B1
Authority
KR
South Korea
Prior art keywords
pad
protective film
forming
semiconductor device
film
Prior art date
Application number
KR1019950052281A
Other languages
English (en)
Other versions
KR970053172A (ko
Inventor
길성진
장동희
정유철
공종탁
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950052281A priority Critical patent/KR0169226B1/ko
Publication of KR970053172A publication Critical patent/KR970053172A/ko
Application granted granted Critical
Publication of KR0169226B1 publication Critical patent/KR0169226B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체장치의 패드부 형성방법이 개시되어 있다.
본 발명은 반도체장치의 패드부 형성방법에 있어서, 패드메탈로 이루어진 접속부 위에 보호막이 형성되어 있는 웨이퍼상에 감광성 폴리이미드막을 형성하는 단계, 상기 감광성 폴리이미드를 이용한 포토리소그라피 공정을 진행하는 단계 및 상기 포토리소그라피 공정에서 형성된 폴리이미드 패턴을 식각마스크로 하부의 보호막을 에칭하여 접속부를 노출시키는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 종래에 비해 간단한 과정을 통해 패드부를 형성할 수 있으므로 작업시간을 단축시켜 공정의 효율을 높이고 공정에 사용되는 화학약품 등의 소모를 줄이는 효과를 거둘 수 있다.

Description

반도체장치의 패드부 형성방법
제1도 내지 제4도는 종래의 패드부 형성방법의 각 단계를 나타내는 패드부의 단면도들이다.
제5도 내지 제6도는 본 발명의 일 실시예에 따른 패드부 형성방법의 각 단계를 나타내는 패드부의 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 하부구조
13 : 접속부 14 : 보호막
15 : 폴리이미드(polyimide)막 16 : 포토레지스트막
본 발명은 반도체장치의 패드부 형성방법에 관한 것으로서, 더욱 상세하게는 폴리이미드막을 갖춘 패드부를 형성하는 방법에 관한 것이다.
반도체장치의 웨이퍼공정을 통해 웨이퍼상에 다수의 칩이 형성되면 이 칩들은 개개의 단위로 분할되어 패키지공정을 통해 상용 반도체 칩의 형태를 갖추게 된다. 이때 웨이퍼공정에서는 칩이 회로상으로 완성되면 형성된 칩을 보호하기 위해서 웨이퍼 표면에 보호막을 형성시키게 되고, 패키지공정에서는 반도체장치에서 외부 회로와 접속되어야 하는 접속부들을 각각 완성된 반도체 칩에서 외부 회로와 접속될 리드선들과 연결시키게 된다.
한편, 이러한 연결을 위해서는 반도체장치의 패드메탈(pad metal)로 이루어지는 접속부들 위의 부도체 보호막을 제거하여 그 위치의 접속부가 드러나게 하는 패드부 형성작업이 필요한다. 따라서 완성된 패드부는 외부 회로와의 연결을 위한 접속부가 드러나고 그 주위는 보호막의 층이 형성되어 있다.
보호막은 일반적으로 견고한 재질의 실리콘 질화막(SiN)을 사용한다. 그러나 단일한 실리콘 질화막만을 사용할 경우 외부에서 주어지는 환경에 따라 형성된 반도체장치를 충분히 보호할 수 없는 경우가 많다. 즉, 외부 환경이 높은 온도나 높은 습도에 있을 경우, 또는 주위에 높은 압력이 가해질 경우 보호막이 손상을 받는 현상이 생긴다. 따라서 이러한 현상을 막아 반도체장치를 보호하기 위해서는 외부환경에 대한 완충작용을 할 수 있도록 실리콘 질화막의 외부에 폴리이미드막을 형성시킨다.
이하 도면을 참조하면서 폴리이미드막을 갖춘 종래의 패드부 형성방법과 그 문제점을 살펴보기로 한다.
제1도는 반도체장치의 접속부 위에 보호막이 형성된 상태를 나타내는 패드부 단면도이다. 접속부(13)는 하부구조(12)에 형성된 내부 회로부와 반도체 칩이 접속되는 외부 회로를 연결시켜 주는 접속단자의 역할을 하며 금속재질로 이루어진다. 보호막(14)은 형성된 반도체장치를 보호, 유지하는 역할을 하며 부도체인 실리콘 질화막으로 형성되어 있다.
제2도는 접속부 위로 보호막이 제거되고 접속부가 드러나 있는 상태를 나타내는 패드부 단면도이다. 보호막(14)을 제거하기 위해서는 포토레지스트를 이용한 포토리소그라피 공정과 실리콘 질화막의 식각공정이 사용된다.
제3도는 보호막(14)이 제거된 접속부(13) 위쪽을 포함하여 반도체 웨이퍼 전반에 폴리이미드막(15)이 형성되고 그 위로 포토레지스트막(16)이 형성된 상태를 나타내는 패드부 단면도이다.
제4도는 폴리이미드막(15)을 갖춘 패드부가 형성된 상태를 나타내는 패드부 단면도이다. 이 상태는 제3도의 상태에서 포토마스크를 이용하여 노광을 하고 현상을 통해 접속부(14) 위의 포토레지스트와 폴리이미드를 제거하여 얻어진다.
전술한 바와 같이 폴리이미드막은 완충작용을 하여 실리콘 질화막으로 된 보호막을 보완할 수 있다. 그러나 접속부가 폴리이미드막을 갖춘 보호막으로 둘러싸여 이루어진 패드부를 형성하기 위해서는 첫째, 실리콘 질화막으로 된 보호막에 우선 패드부를 형성하고, 둘째, 그 위로 폴리이미드막을 형성한 후 다시 폴리이미드막 위에 포토레지스트를 이용한 포토리소그라피 공정을 실시하는 2단계의 과정이 필요하다.
이때 제2단계의 포토레지스트를 이용한 포토리소그라피 공정은 비감광성 폴리이미드를 사용하므로 폴리이미드 패턴을 형성하기 위해서 필요한 것이며, 제1단계에서 접속부 위의 실리콘 질화막을 별도의 포토리소그라피 공정을 이용하여 미리 식각하는 것은 제2단계에서 이루어질 폴리이미드 식각이 폴리이미드의 두께와 현상액을 이용한 화학적 식각의 특성상 패턴이 명확하게 이루어지지 않고 따라서 폴리이미드 패턴을 따라 실리콘 질화막을 식각할 경우 패드메탈로 이루어진 접속부가 아닌 다른 부분이 개방되는 문제점을 방지하기 위한 것이다.
이러한 종래의 패드부 형성방법에 따르면 각 단계마다 포토리소그라피 공정이 반복되는 등의 이유로 작업시간이 길고 각 단계마다 공정상 불량의 발생가능성이 부가되는 문제점이 있었다. 또한 이 공정들을 각각 실시하기 위해서는 포토리소그라피에 사용되는 포토레지스트나 현상액 등의 소비가 가중되는 문제가 있었다.
본 발명은 상기 문제점을 고려하여 제안된 것으로서, 공정을 단순화함으로써 작업소요시간을 줄이고 공정상 화학약품 등의 소모를 줄일 수 있는 반도체장치의 패드부 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은 반도체장치의 패드부 형성방법에 있어서, 패드메탈로 이루어진 접속부 위에 보호막이 형성되어 있는 웨이퍼상에 감광성 폴리이미드막을 형성하는 단계, 별도의 포토레지스트를 사용하지 않고 상기 감광성 폴리이미드를 이용하여 포토리소그라피 공정을 진행하는 단계 및 상기 포토리소그라피 공정에서 형성된 폴리이미드 패턴을 식각마스크로 하부의 보호막을 에칭하여 접속부를 노출시키는 단계를 구비하여 이루어지는 것을 특징으로 한다.
본 발명에서의 보호막으로는 종래와 같이 실리콘 질화막이 일반적으로 사용될 수 있으며, 일반적으로 폴리이미드막은 반도체장치를 이루는 막들에 비해 두껍게 형성되므로 해상도가 높은 것을 사용하는 것이 명확한 패드부의 형성을 위해 바람직하다.
이하 도면을 참조하면서 본 발명의 일 실시예에 따른 반도체장치의 패드부 형성방법을 살펴보기로 한다.
우선 패드부가 형성되기 전 단계에서 반도체장치의 해당 부분은 제1도와 동일하게 반도체장치의 접속부 위에 보호막이 형성된 상태를 가진다.
제5도는 제1도와 같은 상태에서 웨이퍼상에 감광성 폴리이미드막(15)이 형성된 상태를 나타낸다.
제6도는 제4도와 같이 폴리이미드막을 갖춘 패드부가 형성된 상태를 나타내는 패드부 단면도이다. 이 상태는 제5도의 상태에서 포토마스크를 이용하여 노광을 하고, 현상을 통해 접속부(13) 위의 감광성 폴리이미드를 제거하고, 남아있는 폴리이미드막(15)의 패턴에 따라 하부의 보호막(14)을 CF4등의 식각가스를 사용한 플라즈마 식각법을 이용하여 접속부(13)의 패드메탈이 드러나게 하여 이루어진다.
따라서, 본 발명에 따르면 종래에 비해 간단한 과정을 통해 패드부를 형성할 수 있으므로 작업시간을 단축시켜 공정의 효율을 높이고 공정에 사용되는 화학약품 등의 소모를 줄이는 효과를 거둘 수 있다.
본 발명은 상기 실시예에만 국한되는 것이 아니며 기술적 사상이 동일한 다양한 변형을 포함하는 것이다. 따라서, 동일 기술분야의 당업자들에 의한 이러한 변형실시는 아래 특허청구의 범위에 포함됨은 물론이다.

Claims (2)

  1. 반도체장치의 패드부 형성방벙에 있어서, 패드메탈로 이루어진 접속부 위에 보호막이 형성되어 있는 웨이퍼상에 감광성 폴리이미드막을 형성하는 단계; 별도의 포토레지스트를 사용하지 않고 상기 감광성 폴리이미드를 이용하여 포토리소그라피 공정을 진행하는 단계; 및 상기 포토리소그라피 공정에서 형성된 폴리이미드 패턴을 식각마스크로 하부의 보호막을 식각하는 단계; 를 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 패드부 형성방법.
  2. 제1항에 있어서, 상기 보호막은 실리콘 질화막(SiN)으로 이루어지는 것을 특징으로 하는 상기 반도체장치의 패드부 형성방법.
KR1019950052281A 1995-12-19 1995-12-19 반도체장치의 패드부 형성방법 KR0169226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052281A KR0169226B1 (ko) 1995-12-19 1995-12-19 반도체장치의 패드부 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052281A KR0169226B1 (ko) 1995-12-19 1995-12-19 반도체장치의 패드부 형성방법

Publications (2)

Publication Number Publication Date
KR970053172A KR970053172A (ko) 1997-07-29
KR0169226B1 true KR0169226B1 (ko) 1999-02-01

Family

ID=19441603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052281A KR0169226B1 (ko) 1995-12-19 1995-12-19 반도체장치의 패드부 형성방법

Country Status (1)

Country Link
KR (1) KR0169226B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542721B1 (ko) * 1999-05-11 2006-01-11 삼성전자주식회사 감광성 폴리이미드 패턴 형성방법 및 이를 이용한 반도체 소자의보호막 형성 방법
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542721B1 (ko) * 1999-05-11 2006-01-11 삼성전자주식회사 감광성 폴리이미드 패턴 형성방법 및 이를 이용한 반도체 소자의보호막 형성 방법
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열

Also Published As

Publication number Publication date
KR970053172A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6815308B2 (en) Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
US6153361A (en) Method of removing photoresist at the edge of wafers
US6348398B1 (en) Method of forming pad openings and fuse openings
EP0779556B1 (en) Method of fabricating a semiconductor device
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
KR0169226B1 (ko) 반도체장치의 패드부 형성방법
US5864170A (en) Semiconductor device having bonding pad and scribe line
KR100734663B1 (ko) 반도체소자의 패드 오픈 방법
KR100508748B1 (ko) 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법
KR100289664B1 (ko) 노광 마스크의 제조방법
KR100537423B1 (ko) 반도체 소자의 패드 오픈 방법
JPH03205846A (ja) 半導体装置の製造方法
KR100373365B1 (ko) 반도체 장치 제조 방법 및 그를 위한 레티클
US10095115B2 (en) Forming edge etch protection using dual layer of positive-negative tone resists
KR100265588B1 (ko) 감광막패턴의 형성방법
KR19990070955A (ko) 반도체소자의 보호막을 재작업하는 방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR0156148B1 (ko) 반도체장치 제조방법
KR100187654B1 (ko) 반도체 소자의 제조방법
KR0158903B1 (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR960008568B1 (ko) 반도체 콘텍트 제조방법
KR0137619B1 (ko) 반도체 장치 제조 방법
KR100468705B1 (ko) 집적 회로 장치의 상이한 두께를 가지는 게이트 산화막 구조 형성 방법
JP2980061B2 (ja) 半導体装置の製造方法
KR0124487B1 (ko) 고집적 반도체소자의 미세 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee