KR960008568B1 - 반도체 콘텍트 제조방법 - Google Patents

반도체 콘텍트 제조방법 Download PDF

Info

Publication number
KR960008568B1
KR960008568B1 KR1019880008106A KR880008106A KR960008568B1 KR 960008568 B1 KR960008568 B1 KR 960008568B1 KR 1019880008106 A KR1019880008106 A KR 1019880008106A KR 880008106 A KR880008106 A KR 880008106A KR 960008568 B1 KR960008568 B1 KR 960008568B1
Authority
KR
South Korea
Prior art keywords
base
oxide layer
emitter
region
con
Prior art date
Application number
KR1019880008106A
Other languages
English (en)
Other versions
KR900000989A (ko
Inventor
이경일
Original Assignee
엘지전자 주식회사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 최근선 filed Critical 엘지전자 주식회사
Priority to KR1019880008106A priority Critical patent/KR960008568B1/ko
Publication of KR900000989A publication Critical patent/KR900000989A/ko
Application granted granted Critical
Publication of KR960008568B1 publication Critical patent/KR960008568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 콘텍트 제조방법
제1도는 본 발명 방법의 공정도.
제2도의 (a)(b)(c)는 종래 콘텍트 제조방법이 제1 실시예
제3도의 (a)-(e)는 종래 콘텍트 제조방벙의 제2실시예
본 발명은 반도체 제조방법중 반도체 콘텍트 제조방법에 관한 것으로서, 특히 에이터와 베이스의 산화층 두께 차이가 커서 에미터-콘(E-CON), 베이스-콘(B-CON)처리방법을 사용하는 콘텍트(CONTACT)정에 적당한 반도체 곤텍트제조방법에 관한 것이다.
종래 바이폴러 반도체 집적회로의 콘텍트 공정은 제2도 및 제3도에서와 같이 크게 2가지로 나눌 수 있다.
첫째로 제2도에서와 같은 콘(CON)공정인데 베이스(31)와 에미터(32)의 산화층 두께 차이가 그다지 크지 않은 경우 주로 사용되는 공정으로서 축 베이스 콘텍트와 에이터 콘텍트를 동시에 실시하여 베이스 산화(33)을 기준으로 에칭하므로서 제2도의 (c)와 같이 에이터 산화층(34)은 과대에칭(35)되는 단점이 있다.
즉, 제2도의 (a)와 같이 실리콘 산화층(33)위에 노광층(PR)을 도포하고 마스크로서 노광한 다음 현상하면 제2도의 (b)와 같이 베이스(31)와 에미터(32)위의 산화층(33,34)이 노출된다.
상태에서 베이스 산화층(33)을 기준으로 에칭하게 되면 제2도의 (c)와 같이 에미너 산화층(34)이 과칭(35)되는 단점이 있다.
한 둘째로는 제3도와 같이 에미터-콘(E-CON), 베이스-콘(B-CON)공정이 있는데 이러한 공정은 스와 에미터의 산화층 두께 차이가 큰 경우에 주로 사용되고 있다.
제3도의 (a)와 같이 산화층(30)위에 노광층(PR)을 도포하고 에미터-콘 마스크로서 제3도의 (b)같이 에미터 산화층(34)에만 노광하여 현상한 후 에미터 산화층(34)을 기준으로 하여 에칭하면 제3도의 와 같이 에미터(32)는 노출이되나 베이스 산화층(33)의 에칭이 부족하게 되어 베이스(31)는 노출되지 상태가 된다.
이 상태에서 다시 제2광층 (PR')을 도포하여 베이스-콘(B-CON)마스크로서 노광하여 현상하면 제2도의 (d)와 같이 베이스 산화층(33)만이 노출되고 다시 에칭하면 제2도의 (e)와 같이 베이스(31)가 노출된다.
그러나 이러한 공정은 공정단계가 많게 되고 공정시간이 길게 될 뿐 아니라 그 제조비용이 매우 높아지는 단점이 있다.
본 발명은 이러한 종래의 단점을 해결하기 위하여 베이스 영역의 산화층을 에미터 영역의 산화층 두께만큼 에칭한 후 베이스와 에미터 영역의 산화층을 동시에 에칭하도록 하므로서 에미터 영역의 과다에칭을 방지하고 동시에 에미터-콘(E-CON), 베이스-콘(B-CON) 과정보다는 공정시간이 짧게 되는 반도체 콘텍트 제조방법을 제공하는 것을 목적으로 하며, 이하 첨부된 도면을 참조로하면서 본 발명을 상세히 설명하면 다음과 같다.
제1도의 (a)-(f)를 참조하면 본 발명 방법은, 베이스 및 에미터 영역(1,2)위의 산화층(3)에 감광층(PR)을 도포하여 베이스 콘텍트 마스크로서 베이스 영역(1)위에만 노광 및 현상하여 베이스 영역(1)위의 산화층(3)을 노출시키는 제1공정과, 베이스 영역산화층(3)을 에미터 영역산화층(3')의 두께만큼 에칭하는 제2공정과, 에미터 영역(2)위의 감광층(PR)만 에미터 콘텍터 마스크로서 노광 및 현상하여 에미터 영역(2)위의 산화층(3')을 토출시키는 제3공정과, 상기 노출된 산화층(3,3')을 동시에 에칭하여 베이스(1) 및 에미터 영역(2)을 노출시키는 제4공정과, 노출이 완료된 산화층(3)(3')위의 감광층(PR)을 제거하는 제5공정으로 된 구성으로서 이러한 본 발명의 작용효과는 먼저 제1도의 (a)와 같이 베이스(1)와 에미터(2)위의 산화층(3,3')의 두께 차이가 커서 콘(CON)공정을 적용하기 어려울 경우 먼저 베이스 산화층(3)만 베이스 콘텍트 마스크를 사용하여 개방시킨 후 베이스 및 에미터의 산화층(3)(3')두께가 거의 동일하게 되도록 에칭시간을 설정하여 에칭을 하게 되면 베이스(1)위의 산화층(3)만 에칭이 된다.
왜냐하면, 에미터(2)위의 산화층(3')은 제1도의 (b)와 같이 감광층(PR)으로 덮여 있는 상태가 된다.
이렇게 에칭이 끝나면 제1도의 (c)와 같이 에미터(2)위에 산화층(3')과 베이스(1)위의 산화층(3)이 거의 동일하게 된다.
이후 다시 에미터(2)위의 감광층(PR)을 에미터 콘텍트 마스크로서 노광하여 현상처리하면 제1도의 (d)와 같이 에미터(2)위의 산화층(3')이 개방되는데 이때 산화층(3,3')의 두께는 거의같은 상태이므로 이 상태에서 에칭을 실시하게 되면 제1도의 (a)와 같이 베이스(1)와 에미터(2)가 개방된다.
이 상태에서 감광층(PR)을 제거하면 제1도의 (f)와 같이 과다에칭되지 않는 것이다.
이 상태에서 설명된 바와 같이 본 발명 방법에 의하면 과다에칭을 방지할 수 있음과 동시에 에미터-콘(E-CON), 베이스-콘(B-CON)공정보다 감광층 도포공정이 줄어들어 공정시간 및 공정비용을 절감할 수 있다.

Claims (1)

  1. 베이스 및 에미터 영역(1,2)위의 산화층(3) 감광층(PR)을 도포하여 베이스 콘텍트 마스크로서 베이스 영역(1)위에만 노광 및 현상하여 베이스 영역(1)위의 산화층(3)을 노출시키는 제1공정과, 베이스 영역 산화층(3)을 에미터 영역산화층(3')의 두께만큼 에칭하는 제2공정과, 에미터 영역(2)위의 감광층(PR)만 에미터 콘텍트 마스크로서 노광 및 현상하여 에미터 영역 (2)위의 산화층(3')을 노출시키는 제3공정과, 상기 노출된 산화층(3,3')을 동시에 에칭하여 베이스(1) 및 에미터 영역(2)을 노출시키는 제4공정과, 노출이 완료된 산화층(3)(3')위의 감광층(PR)을 제거하는 제5공정으로 된 반도체 콘텍트 제조방법.
KR1019880008106A 1988-06-30 1988-06-30 반도체 콘텍트 제조방법 KR960008568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880008106A KR960008568B1 (ko) 1988-06-30 1988-06-30 반도체 콘텍트 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880008106A KR960008568B1 (ko) 1988-06-30 1988-06-30 반도체 콘텍트 제조방법

Publications (2)

Publication Number Publication Date
KR900000989A KR900000989A (ko) 1990-01-31
KR960008568B1 true KR960008568B1 (ko) 1996-06-28

Family

ID=19275773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880008106A KR960008568B1 (ko) 1988-06-30 1988-06-30 반도체 콘텍트 제조방법

Country Status (1)

Country Link
KR (1) KR960008568B1 (ko)

Also Published As

Publication number Publication date
KR900000989A (ko) 1990-01-31

Similar Documents

Publication Publication Date Title
US4478679A (en) Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
US4546066A (en) Method for forming narrow images on semiconductor substrates
US4222816A (en) Method for reducing parasitic capacitance in integrated circuit structures
US5679499A (en) Method for forming photo mask for use in fabricating semiconductor device
KR0156316B1 (ko) 반도체장치의 패턴 형성방법
KR960008568B1 (ko) 반도체 콘텍트 제조방법
JPH08272107A (ja) レジストパターンの形成方法
JPS57183030A (en) Manufacture of semiconductor device
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
KR970004428B1 (ko) 반도체소자의 제조방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR0169226B1 (ko) 반도체장치의 패드부 형성방법
JPS6386550A (ja) 多層配線層の形成方法
KR100186508B1 (ko) 폴리머 제거 방법
KR100265588B1 (ko) 감광막패턴의 형성방법
KR100431992B1 (ko) 레티클을 이용한 반도체소자의 제조방법
KR100289664B1 (ko) 노광 마스크의 제조방법
KR950000090B1 (ko) 반도체장치의 제조방법
JPH0282527A (ja) 半導体装置の製造方法
JP2570709B2 (ja) エツチング方法
KR100239435B1 (ko) 반도체 소자의 제조 방법
KR100198599B1 (ko) 반도체 소자의 정렬 및 노광방법
JP2569336B2 (ja) 半導体装置の製造方法
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
JP2903594B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070518

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee