JPH04157723A - アルミニウム膜のドライエッチング方法 - Google Patents

アルミニウム膜のドライエッチング方法

Info

Publication number
JPH04157723A
JPH04157723A JP28176190A JP28176190A JPH04157723A JP H04157723 A JPH04157723 A JP H04157723A JP 28176190 A JP28176190 A JP 28176190A JP 28176190 A JP28176190 A JP 28176190A JP H04157723 A JPH04157723 A JP H04157723A
Authority
JP
Japan
Prior art keywords
aluminum
aluminum film
film
photoresist
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28176190A
Other languages
English (en)
Inventor
Kiyotaka Masuda
増田 清隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP28176190A priority Critical patent/JPH04157723A/ja
Publication of JPH04157723A publication Critical patent/JPH04157723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体集積回路の製造技術に関するものであ
り、特にアルミニウム配線パターンを形成するために、
絶縁膜上に形成したアルミニウム膜をドライエツチング
してパターニングする方法に関するものである。
(従来の技術) 従来、半導体集積回路の製造においてアルミニウム膜を
パターニングする工程では、アルミニウム膜をC1系の
ガスを用いてドライエツチングする方法が広く採用され
ている。この場合、ドライエツチング後に、マスクとし
て使用したホトレジストやアルミニウム膜の側面に形成
される生成物をアッシングによって除去するようにして
いる。
第2図A−Eは従来のアルミニウム膜の工・ゾチング方
法の順次の工程を示す断面図である。第2図Aは半導体
ウェファ1の表面に形成した絶縁膜2の上にアルミニウ
ム膜3を形成した状態を示している。このアルミニウム
膜3を選択的に除去して配線パターンを形成するために
、第2図Bに示すようにパターンに対応したホトレジス
ト4をアルミニウム膜3の上に形成する。このホトレジ
スト4をマスクとしてC1系のガスをエッチャントとし
てドライエツチングを施して第2図Cに示すようにアル
ミニウム膜3を選択的に除去する。このドライエツチン
グ処理によってアルミニウム膜3の側面およびホトレジ
スト4の表面にはアルミニウムを含むポリマより成る生
成物5が形成される。次に、アルミニウム膜3上に残存
するホトレジスト4を除去するためにアッシング処理を
施す。
このアッシング処理後の状態を第2図りに拡大して示す
。第2図りに示すように、アッシング処理によってホト
レジスト4は消失するが、アルミニウム膜3の表面に残
滓6が生成されるとともにアルミニウム膜の側面にも生
成物5が残っている。
このアルミニウム膜3の側面に形成される生成物5はア
ルミニウムを含むポリマであり、これをそのまま残して
おくと、アルミニウム配線の信較性が損なわれるので、
ウェットエツチングを施して第2図Eに示すように除去
するようにしている。
(発明が解決しようとする課題) 上述した従来のアルミニウム膜のエンチング方法におい
ては、アルミニウム膜3を選択的に除去するためにドラ
イエツチング処理を施しているが、その処理の際にアル
ミニウム膜3の側面にアルミニウムを含むポリマより成
る生成物5が形成され、これを除去するために有機系の
エッチャントを用いてウェットエツチング処理を施して
いるが、アッシング処理後には、第2図りに示すように
アルミニウム膜3の表面にも残滓6が形成されることが
あるので、ウェットエツチングによってこの残滓をも除
去するようにしている。しかし、このようにアルミニウ
ム膜3の表面に生成される残滓6は取りにくいため、ウ
ェットエツチングを、アルミニウム膜の側面に生成され
る生成物5を除去することができる程度以上に行う必要
があった。したがって、ウェットエツチングによってア
ルミニウムW!3の側面がエツチングされ、アルミニウ
ムの線巾が減少してdl>clz となってしまう欠点
があった。このように配線パターンの線巾が所定の巾よ
りも狭くなってしまうことは、微細化が益々要求される
ようになってきている半導体集積回路に対しては重大な
問題となる。
本発明の目的は、上述した従来の欠点を除去しアッシン
グ処理後にアルミニウム膜の側面に残っている生成物は
勿論のことアルミニウム膜の表面に残存する残滓をも除
去することができ、しがもアルミニウム膜の側面が過度
に除去されてアルミニウム配線の線巾が狭くなることが
ないようにしたアルミニウム膜のエツチング方法を提供
しようとするものである。
(課題を解決するための手段および作用)本発明のアル
ミニウム膜のエツチング方法は、エツチングすべきアル
ミニウム膜の表面に、アルミニウムよりもエツチング速
度の速い材料の薄膜を一様に形成する工程と、 この薄膜の上にホトレジストを選択的に形成する工程と
、 このホトレジストをマスクとしてドライエツチングを施
してアルミニウム膜を選択的に除去する工程と、 アッシング処理を施して残存するホトレジストを除去す
る工程と、 コノアラシンク処理を行った後にアルミニウム膜の側面
に形成されている生成物膜とアルミニウム膜の表面に残
存する残滓をウェットエツチングにより除去する工程と
を具えることを特徴とするものである。
このような本発明のエンチング方法によれば、アルミニ
ウム膜の上にホトレジストを形成する以前にエツチング
され易い材料の薄膜を形成しておくので、アッシング処
理後に生成されるアルミニウムを含んだポリマより成る
残滓は薄膜の上に形成されることになるので、ウェット
エツチングによって簡単に除去されるので、ウェットエ
ツチングはアルミニウム膜の側面に形成されているアル
ミニウムを含んだポリマ層を除去するように行えば良い
ので、アルミニウム膜の巾の狭くなるよう、なことはな
い。
(実施例) 第1図A〜Eは本発明によるアルミニウム膜のエツチン
グ方法における順次の工程を示す断面図である。第1図
Aに示すように半導体ウェファ11の上に形成した絶縁
膜12の表面にアルミニウム膜13を形成する。本発明
においては、次にアルミニウム膜13の上に直接ホトレ
ジストを形成するのではなく、第1図Bに示すようにア
ルミニウムよりもエツチングされ易い材料の薄膜14を
形成する。
このようにアルミニウム膜13の上に薄膜14を形成し
た後に、ホトレジスト15を形成する。
次に、例えばC1系のガスを用いてドライエツチングを
施し、アルミニウム膜13を選択的に除去する。このド
ライエツチング処理後の状態を第1図Cに示す。アルミ
ニウム膜13の側面およびホトレジスト15の表面には
アルミニウムを含むポリマの薄膜16が生成されている
さらに、ホトレジスト15を除去するために、アッシン
グ処理を施す。このアッシング処理後には、第1図りに
示すように薄膜14の上に薄膜16の残滓17が残存す
るとともにアルミニウム膜13の側面にも薄膜16が残
存している。これらの残滓17および薄膜16を除去す
るために、次に有機系のエンチャントを用いてウェット
エツチングを行う。このウェットエツチングを行った後
の状態を第1図Eに示す。本発明においては、残滓17
はエツチングされ易い材料の薄膜14に上に存在してい
るので、ウェットエツチングの処理時間を短くしても残
滓を有効に除去することができ、したがってアルミニウ
ム1130線巾がこのウェットエツチングによって狭く
なるようなことはない。
(発明の効果) 上述したように、本発明によるアルミニウム膜のエツチ
ング方法によれば、ホトレジストをアルミニウム膜の上
に直接形成せず、後のウェットエツチング処理において
アルミニウムよりもエツチングされ易い材料の薄膜の上
に形成するので、アッシング処理後の残滓はこの薄膜の
上に堆積することになり、ウェットエツチング処理によ
って簡単に除去することができ、したがってアルミニウ
ム配線の線巾がウェットエツチングによって狭くなるよ
うなことはなくなる。このような効果は、特に微細な配
線パターンを形成する際に重要なものとなる。
【図面の簡単な説明】
第1図A−Eは本発明によるアルミニウム膜のエツチン
グ方法における順次の工程を示す断面図第2図A−Eは
従来のアルミニウム膜のエツチング方法の順次の工程を
示す断面図である。 11・・・半導体ウェファ  12・・・絶縁膜13・
・・アルミニウム膜  14・・・薄膜15・・・ホト
レジスト   16・・・薄膜17・・・残滓 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1.エッチングすべきアルミニウム膜の表面に、アルミ
    ニウムよりもエッチング速度の速い材料の薄膜を一様に
    形成する工程と、この薄膜の上にホトレジストを選択的
    に形成する工程と、このホトレジストをマスクとしてド
    ライエッチングを施してアルミニウム膜を選択的に除去
    する工程と、アッシング処理を施して残存するホトレジ
    ストを除去する工程と、このアッシング処理を行った後
    にアルミニウム膜の側面に形成されている生成物膜およ
    びアルミニウム膜の表面に残存している残滓を、前記薄
    膜と一緒にウェットエッチングにより除去する工程とを
    具えることを特徴とするアルミニウム膜のエッチング方
    法。
JP28176190A 1990-10-22 1990-10-22 アルミニウム膜のドライエッチング方法 Pending JPH04157723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28176190A JPH04157723A (ja) 1990-10-22 1990-10-22 アルミニウム膜のドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28176190A JPH04157723A (ja) 1990-10-22 1990-10-22 アルミニウム膜のドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH04157723A true JPH04157723A (ja) 1992-05-29

Family

ID=17643608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28176190A Pending JPH04157723A (ja) 1990-10-22 1990-10-22 アルミニウム膜のドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH04157723A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770564B1 (en) * 1998-07-29 2004-08-03 Denso Corporation Method of etching metallic thin film on thin film resistor
CN100442447C (zh) * 2005-09-29 2008-12-10 中芯国际集成电路制造(上海)有限公司 用回蚀和化学机械研磨形成铝镜层的方法
KR100890072B1 (ko) * 2006-07-28 2009-03-24 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770564B1 (en) * 1998-07-29 2004-08-03 Denso Corporation Method of etching metallic thin film on thin film resistor
US7223668B2 (en) 1998-07-29 2007-05-29 Denso Corporation Method of etching metallic thin film on thin film resistor
CN100442447C (zh) * 2005-09-29 2008-12-10 中芯国际集成电路制造(上海)有限公司 用回蚀和化学机械研磨形成铝镜层的方法
KR100890072B1 (ko) * 2006-07-28 2009-03-24 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체

Similar Documents

Publication Publication Date Title
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
KR100361527B1 (ko) 반도체소자의제조방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR100239711B1 (ko) 반도체소자의 콘택홀 형성방법
KR100368985B1 (ko) 반도체디바이스제조공정의금속층패터닝방법
KR100186508B1 (ko) 폴리머 제거 방법
JP3445141B2 (ja) アルミニウム合金配線の形成方法
KR100265340B1 (ko) 반도체소자 제조방법
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR100202657B1 (ko) 트랜지스터의 제조방법
JPH03239331A (ja) 半導体装置の製造方法
JPH10144691A (ja) 半導体装置及びその製造方法
JPH0521431A (ja) 半導体装置の製造方法
JPH04305928A (ja) 半導体装置の製造方法
JPH0411732A (ja) 半導体装置の製造方法
JPH0263292B2 (ja)
JPH03127827A (ja) 半導体装置の製造法
JPS59211232A (ja) 半導体装置における金属層パタ−ンの形成方法
JPH04312918A (ja) 半導体装置の製造方法
JPH01270332A (ja) 半導体装置における電極配線の形成方法
JPH06224191A (ja) 半導体の製造方法
JPH0482221A (ja) 半導体装置の製造方法
JPH04243130A (ja) エッチング処理方法
JPH02244717A (ja) 半導体集積回路の製造方法
JPS6260237A (ja) 半導体装置の製造方法