KR100890072B1 - 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체 - Google Patents

반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체 Download PDF

Info

Publication number
KR100890072B1
KR100890072B1 KR1020070075292A KR20070075292A KR100890072B1 KR 100890072 B1 KR100890072 B1 KR 100890072B1 KR 1020070075292 A KR1020070075292 A KR 1020070075292A KR 20070075292 A KR20070075292 A KR 20070075292A KR 100890072 B1 KR100890072 B1 KR 100890072B1
Authority
KR
South Korea
Prior art keywords
dry etching
metal film
semiconductor device
resist mask
manufacturing
Prior art date
Application number
KR1020070075292A
Other languages
English (en)
Other versions
KR20080011096A (ko
Inventor
도모히사 마루야마
기미히코 데미치
야스히코 후키노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080011096A publication Critical patent/KR20080011096A/ko
Application granted granted Critical
Publication of KR100890072B1 publication Critical patent/KR100890072B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 금속막을 습식 에칭하는 공정과, 이후, 이 금속막을 건식 에칭하는 공정을 갖는 경우에 있어서, 습식 에칭 공정에서 금속막에 형성된 변질층의 찌꺼기에 기인하는 이후의 공정에 미치는 악영향 및 장치 특성에 미치는 악영향을 경감시킬 수 있고, 양질의 반도체 장치를 안정적으로 제조할 수 있는 반도체 장치의 제조 방법 등을 제공하기 위한 것으로, 금속막(106)을 습식 에칭한 후, n+a-Si막(105), a-Si막(104)을 건식 에칭한다. 다음에, 단(段) 형상으로 형성된 레지스트 마스크(107)를 도중까지 애싱한 후, 변질층(108)을 제거하는 변질층 제거 공정을 행한다. 이 후, 금속막(106) 등을 건식 에칭한다.

Description

반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체{METHOD AND APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE, COMPUTER STORAGE MEDIUM, AND STORAGE MEDIUM FOR STORING THE PROCESSING RECIPE}
도 1은 본 발명의 실시예에 따른 기판의 단면 구성을 모식적으로 나타내는 도면,
도 2는 본 발명의 실시예에 따른 반도체 장치의 제조 장치의 개략 구성을 나타내는 도면,
도 3은 본 발명의 다른 실시예에 따른 기판의 단면 구성을 모식적으로 나타내는 도면,
도 4는 종래 기술에 따른 기판의 상면 및 단면의 구성을 모식적으로 나타내는 도면이다.
도면의 주요 부분에 대한 부호의 설명
100 : 기판 101 : 마스크
102 : 게이트 전극 103 : 절연막
104 : a-Si막 105 : n+a-Si막
106 : 금속막
107 : 단(段) 형상으로 형성된 레지스트 마스크
108 : 변질층 109 : 채널
본 발명은, 예컨대, 액정 표시 장치 등의 반도체 장치의 제조에 적합한 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체에 관한 것이다.
종래부터, 반도체 장치의 제조 공정에 있어서는, 소망 부분의 에칭을 행할 때에, 약액을 이용한 습식 에칭과, 가스를 이용한 건식 에칭이 많이 이용되고 있다. 건식 에칭으로는, 예컨대, 에칭 가스의 플라스마를 발생시켜, 이 플라스마의 작용에 의해 에칭을 행하는 플라스마 에칭 등이 알려져 있다.
예컨대, 액정 표시 장치에 있어서의 아몰퍼스 실리콘 TFT(박막 트랜지스터)의 제조 공정 등에서는, 금속막을 에칭하여 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 공정, 아몰퍼스 실리콘막 등을 에칭하여 섬 형상 구조를 형성하는 공정, 채널을 형성하는 공정 등에 있어서, 적절하게 습식 에칭과 건식 에칭이 이용 되고 있다. 또, 습식 에칭은 주로 금속막의 에칭 공정에 사용되는 경우가 많다. 또한, 상기한 바와 같은 에칭 공정 동안에, 산소 가스와 불소 원소를 포함하는 가스를 함유하는 혼합 가스에 의한 애싱을 행하고, 반도체층 가장자리부의 융기층을 제거하여 전류 특성을 개선하는 기술이 알려져 있다(예컨대, 인용 문헌 1 참조).
또한, 상기한 액정 표시 장치에 있어서의 아몰퍼스 실리콘 TFT의 제조 공정에서는, 단 형상으로 형성한 레지스트 마스크를 이용하는 것에 의해, 마스크수를 삭감시킨 마스크 절약 프로세스에의 이행이 진행되고 있다. 이 마스크 절약 프로세스에서는, 단 형상으로 형성된 레지스트 마스크를 도중에서 애싱하는 것에 의해 그 형상을 변경하고, 2종류의 마스크로서 사용하는 것에 의해, 1회의 마스크 형성 공정을 삼감할 수 있다.
또한, 상기한 단 형상으로 형성된 레지스트 마스크를 사용한 공정에 있어서, 2회의 습식 에칭 공정과, 2회의 건식 에칭 공정을 행하는 방법으로부터, 2회째의 습식 에칭 공정을 건식 에칭으로 치환하는 것에 의해, 배선 폭, 채널 길이 등의 제어성의 향상, 습식 약액의 운용 비용의 절감, 공정 단축 등에 의해, 생산성 및 양품률의 향상을 도모할 수 있게 된다.
그러나, 예컨대, 1회 습식 에칭을 행한 금속막을, 이 후, 건식 에칭으로 에칭하면, 습식 에칭을 행했을 때에 에칭액과 접촉하는 것에 의해 금속막의 가장자리부(노출부)에 형성된 변질층이 건식 에칭 시에 에칭되지 않고 찌꺼기로서 펜스 형상으로 잔류하고, 이후의 공정에 악영향을 미치거나, 장치 특성에 악영향을 미친다는 과제가 있었다. 예컨대, 소스-드레인간에 상기한 찌꺼기가 존재하면, 소스-드 레인간의 전기적 단락이 생기는 경우가 있다.
(특허 문헌 1) 일본 공개 특허 공보 제2005-72443호
상술한 대로, 종래 기술에서는 금속막을 습식 에칭하는 공정과, 이후, 이 금속막을 건식 에칭하는 공정을 갖는 경우, 습식 에칭 시에 약액에 노출되는 금속막의 측면에 형성된 변질층이, 건식 에칭 시에 에칭되지 않게 찌꺼기로서 펜스 형상으로 잔류하여, 이후의 공정에 악영향을 미치거나, 장치 특성에 악영향을 미친다는 과제가 있었다.
본 발명은, 상기한 과제를 해결하기 위해 이루어진 것으로, 금속막을 습식 에칭하는 공정과, 이 후, 이 금속막을 건식 에칭하는 공정을 갖는 경우에 있어서, 습식 에칭 공정에서 금속막에 형성된 변질층의 찌꺼기에 기인하는 이후의 공정에 미치는 악영향 및 장치 특성에 미치는 악영향을 경감시킬 수 있고, 양질의 반도체 장치를 안정적으로 제조할 수 있는 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체를 제공하는 것을 목적으로 한다.
제 1 발명에 따른 반도체 장치의 제조 방법은, 기판에 형성된 금속막을 습식 에칭 공정에서 에칭한 후에 상기 금속막을 건식 에칭하는 건식 에칭 공정을 갖는 반도체 장치의 제조 방법으로서, 상기 건식 에칭 공정 전에, 상기 습식 에칭 공정에서 상기 금속막에 형성된 변질층을 제거하는 변질층 제거 공정을 행하는 것을 특징으로 한다.
제 2 발명에 따른 반도체 장치의 제조 방법은, 제 1 발명에 기재된 반도체 장치의 제조 방법으로서, 상기 기판을 처리 챔버 내에 수용하고, 상기 변질층 제거 공정과, 상기 건식 에칭 공정을, 상기 기판을 상기 처리 챔버 내로부터 반출하지 않고 계속 행하는 것을 특징으로 한다.
제 3 발명에 따른 반도체 장치의 제조 방법은, 기판에 형성된 금속막을 레지스트 마스크를 통해 습식 에칭 공정에서 에칭한 후에 상기 금속막을 건식 에칭하는 건식 에칭 공정을 갖는 반도체 장치의 제조 방법으로서, 상기 레지스트 마스크의 일부를 애싱하여 상기 레지스트 마스크의 형상을 변경하는 애싱 공정과, 상기 습식 에칭 공정에서 상기 금속막에 형성된 변질층을 제거하는 변질층 제거 공정과, 상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 금속막을 건식 에칭하는 건식 에칭 공정을 구비한 것을 특징으로 한다.
제 4 발명에 따른 반도체 장치의 제조 방법은, 제 3 발명에 기재된 반도체 장치의 제조 방법으로서, 상기 기판을 처리 챔버 내에 수용하고, 상기 애싱 공정과, 상기 변질층 제거 공정과, 상기 건식 에칭 공정을, 상기 기판을 상기 처리 챔버 내로부터 반출하지 않고 계속 행하는 것을 특징으로 한다.
제 5 발명에 따른 반도체 장치의 제조 방법은, 기판에 형성된 금속막을 레지스트 마스크를 통해 습식 에칭 공정에서 에칭한 후에 상기 금속막을 건식 에칭하는 건식 에칭 공정을 갖는 반도체 장치의 제조 방법으로서, 상기 레지스트 마스크를 통해 상기 금속막의 하층의 아몰퍼스 실리콘막을 건식 에칭하는 제 1 건식 에칭 공정과, 상기 레지스트 마스크의 일부를 애싱하여 상기 레지스트 마스크의 형상을 변경하는 애싱 공정과, 상기 습식 에칭 공정에서 상기 금속막에 형성된 변질층을 제거하는 변질층 제거 공정과, 상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 금속막을 건식 에칭하는 제 2 건식 에칭 공정과, 상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 아몰퍼스 실리콘막을 건식 애칭하는 제 3 건식 에칭 공정을 구비한 것을 특징으로 한다.
제 6 발명에 따른 반도체 장치의 제조 방법은, 제 5 발명에 기재된 반도체 장치의 제조 방법으로서, 상기 기판을 처리 챔버 내에 수용하고, 상기 제 1 건식 애칭 공정과, 상기 애싱 공정과, 상기 변질층 제거 공정과, 상기 제 2 건식 에칭 공정과, 상기 제 3 건식 에칭 공정을, 상기 기판을 상기 처리 챔버 내로부터 반출하지 않고 계속 행하는 것을 특징으로 한다.
제 7 발명에 따른 반도체 장치의 제조 방법은, 기판에 형성된 금속막을 레지스트 마스크를 통해 습식 에칭 공정에서 에칭한 후에 상기 금속막을 건식 에칭하는 건식 에칭 공정을 갖는 반도체 장치의 제조 방법으로서, 상기 레지스트 마스크의 일부를 애싱하여 상기 레지스트 마스크의 형상을 변경하는 애싱 공정과, 상기 습식 에칭 공정에서 상기 금속막에 형성된 변질층을 제거하는 변질층 제거 공정과, 상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 금속막의 하층의 아몰퍼스 실리콘막을 건식 에칭하는 제 1 건식 에칭 공정과, 상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 금속막을 건식 에칭하는 제 2 건색 에칭 공정과, 상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 아몰퍼스 실리콘막을 건식 에칭하는 제 3 건식 에칭 공정을 구비한 것을 특징으로 한다.
제 8 발명에 따른 반도체 장치의 제조 방법은, 제 7 발명에 기재된 반도체 장치의 제조 방법으로서, 상기 제 1 건식 에칭 공정에서 상기 금속막의 일부를 건식 에칭하는 것을 특징으로 한다.
제 9 발명에 따른 반도체 장치의 제조 방법은, 제 7 발명 또는 제 8 발명에 기재된 반도체 장치의 제조 방법으로서, 상기 기판을 처리 챔버 내에 수용하고, 상기 애싱 공정과, 상기 변질층 제거 공정과, 상기 제 1 건식 에칭 공정과, 상기 제 2 건식 에칭 공정과, 상기 제 3 건식 에칭 공정을, 상기 기판을 상기 처리 챔버 내로부터 반출하지 않고, 계속 행하는 것을 특징으로 한다.
제 10 발명에 따른 반도체 장치의 제조 방법은, 제 1 발명 내지 제 9 발명 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 변질층 제거 공정은, SF6과 Cl2를 포함하는 혼합 가스, 또는 SF6과 O2를 포함하는 혼합 가스의 플라스마를 이용하여 행하는 것을 특징으로 한다.
제 11 발명에 따른 반도체 장치의 제조 방법은, 제 1 발명 내지 제 10 발명 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 금속막은, 알루미늄 또는 그 합금막, 몰리브덴 또는 그 합금막, 알루미늄 또는 그 합금막과 몰리브덴 또는 그 합금막의 적층막 중 어느 하나인 것을 특징으로 한다.
제 12 발명에 따른 반도체 장치의 제조 장치는, 기판을 수용하는 처리 챔버와, 상기 처리 챔버 내에 처리 가스를 공급하는 처리 가스 공급 수단과, 상기 처리 가스 공급 수단으로부터 공급된 상기 처리 가스를 플라스마화하여 상기 기판을 처리하는 플라스마 생성 수단과, 상기 처리 챔버 내에서 제 1 발명 내지 제 11 발명 중 어느 하나에 기재된 반도체 장치의 제조 방법이 행해지도록 제어하는 제어부를 구비한 것을 특징으로 한다.
제 13 발명에 따른 컴퓨터 기억 매체는, 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서, 상기 제어 프로그램은, 실행 시에 제 1 발명 내지 제 11 발명 중 어느 하나에 기재된 반도체 장치의 제조 방법이 행해지도록 반도체 장치의 제조 장치를 제어하는 것을 특징으로 한다.
제 14 발명에 따른 처리 레시피가 기억된 기억 매체는, 기판에 형성된 금속막을 습식 에칭 공정에서 에칭한 후에 상기 금속막을 건식 에칭하는 건식 에칭 공정을 행하는 반도체 장치의 제조 장치를 제어하기 위한 처리 레시피가 기억된 기억 매체로서, 상기 처리 레시피가, 상기 건식 에칭 공정 전에, 상기 습식 에칭 공정에서 상기 금속막에 형성된 변질층을 제거하는 변질층 제거 공정을 구비한 것을 특징으로 한다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다. 도 1은, 본 실시예에 따른 반도체 장치의 제조 방법에 있어서의 기판(100)의 단면 구성을 확대 하여 나타내는 것이고, 도 2는 본 실시예에 따른 반도체 장치의 제조 장치로서의 플라스마 에칭 장치의 구성을 나타내는 것이다. 우선, 도 2를 참조하여 플라스마 에칭 장치의 구성에 대하여 설명한다.
플라스마 에칭 장치(1)는 처리 챔버(2) 내에 처리 가스의 플라스마를 발생시키고, 이 처리 챔버(2) 내에 배치된 기판(100)에, 플라스마 중의 이온을 인출해서 작용시켜 에칭을 행하는 반응성 이온 에칭(RIE) 장치로서 구성되어 있다. 또한, 이 처리 챔버(2) 내에서는, 플라스마 에칭에 관계없이, 후술하는 변질층 제거 공정 및 애싱 공정 등을 행할 수도 있도록 되어 있다.
내부를 기밀하게 폐쇄할 수 있도록 된 처리 챔버(2)는, 사각기둥 형상으로 성형되어 있고, 이 처리 챔버(2) 내에는, 상하에 배치된 2종류의 절연성 지지 부재(3a, 3b)에 지지된 서셉터(3)가 마련되어 있다. 그리고, 이 서셉터(3) 상에, 액정 표시 장치용의 유리 기판 등의 기판(100)이 탑재되도록 되어 있다. 서셉터(3)에는 고주파 전원(4)이 접속되어 있고, 이 고주파 전원(4)으로부터 서셉터(3)에 소정 주파수(예컨대, 13.56㎒)의 고주파 전력이 공급되도록 되어 있다.
처리 챔버(2)의 천청부에는, 대향 전극(5)이 마련되어 있고, 이 대향 전극(5)은 접지 전위로 되어 있다. 대향 전극(5)은 다수의 투과 구멍(5a)을 갖고 있고, 이들 투과 구멍(5a)으로부터 가스 입구(6)에 공급된 처리 가스를, 기판(100)을 향해 샤워 형상으로 공급하도록 구성되어 있다. 가스 입구(6)에는, 가스 공급관(7)이 접속되어 있다. 또한 이 가스 공급관(7)에는 밸브(8), 매스 플로우 컨트롤러(9)를 거쳐, 처리 가스 공급원(10)에 접속되어 있다. 처리 가스 공급원(10)으 로부터는 소정의 처리 가스가 공급된다.
처리 챔버(2)의 바닥부에는, 배기관(11)이 접속되어 있고, 이 배기관(11)에는 배기 장치(12)가 접속되어 있다. 배기 장치(12)는 터보 분자 펌프 등의 진공 펌프를 구비하고 있고, 처리 챔버(2) 내를 소정의 감압 분위기까지 진공 흡인 가능하도록 구성되어 있다. 또한, 처리 챔버(2)의 측벽부에는 게이트 밸브(13)가 마련되어 있고, 이 게이트 밸브(13)를 연 상태에서, 기판(100)을 인접하는 로드록실(도시하지 않음)로부터 반입 및 반출하도록 되어 있다.
상기 구성의 플라스마 에칭 장치(1)는 제어부(60)에 의해, 그 동작이 통괄적으로 제어된다. 이 제어부(60)에는, CPU를 구비하여 플라스마 에칭 장치(1)의 각 부분을 제어하는 프로세스 컨트롤러(61)와, 사용자 인터페이스(62)와, 기억부(63)가 마련되어 있다.
사용자 인터페이스(62)는 공정 관리자가 플라스마 에칭 장치(1)를 관리하기 위해 명령의 입력 조작을 행하는 키보드나, 플라스마 에칭 장치(1)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 구성되어 있다.
기억부(63)에는 플라스마 에칭 장치(1)에서 실행되는 각종 처리를 프로세스 컨트롤러(61)의 제어에 의해 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기억된 레시피가 저장되어 있다. 그리고 필요에 따라 사용자 인터페이스(62)로부터의 지시 등에 의해 임의의 레시피를 기억부(63)로부터 호출하여 프로세스 컨트롤러(61)로 실행시키는 것에 의해, 프로세스 컨트롤러(61)의 제어 하에, 플라스마 에칭 장치(1)에서의 소망의 처리가 행해진다. 또한, 제어 프로그램 이나 처리 조건 데이터 등의 레시피는, 컴퓨터로 판독 가능한 컴퓨터 기억 매체(예컨대, 하드디스크, CD, 플렉서블 디스크, 반도체 메모리 등) 등에 저장된 상태의 것을 이용하거나, 또는 다른 장치로부터, 예컨대, 전용 회선을 통해 수시로 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.
상기 구성의 플라스마 에칭 장치(1)에 의해, 기판(100)의 플라스마 에칭 등의 플라스마 처리를 행하는 경우, 우선 게이트 밸브(13)가 개방된 후, 기판(100)은 도시하지 않은 로드록실로부터 처리 챔버(2) 내로 반입되고, 서셉터(3) 상에 마련된다. 이어서, 게이트 밸브(13)가 닫히고, 배기 장치(12)에 의해, 처리 챔버(2) 내가 소정의 진공도까지 진공 흡인된다.
그 후, 밸브(8)가 개방되어, 처리 가스 공급원(10)으로부터 소정의 처리 가스가, 매스 플로우 컨트롤러(9)에 의해 그 유량이 조정되면서, 처리 가스 공급관(7), 가스 입구(6)를 통해 처리 챔버(2) 내로 도입된다.
그리고, 처리 챔버(2) 내의 압력이, 소정의 압력으로 유지되고, 또한 고주파 전원(4)으로부터 소정 주파수의 고주파 전력이 서셉터(3)에 인가된다. 이것에 의해, 처리 가스가 해리(解離)되어 처리 챔버(2) 내에 플라스마가 발생하고, 또한 이 플라스마 중의 이온이 인출되어 피처리 기판(100)에 도달하며, 플라스마 에칭 등의 플라스마 처리가 행해진다.
그리고, 소정의 플라스마 처리가 종료하면, 고주파 전력의 공급 및 처리 가스의 공급이 정지되고, 상기한 수순과는 역순으로, 기판(100)이 처리 챔버(2) 내로부터 반출된다.
다음에, 도 1을 참조하여, 본 실시예에 따른 반도체 장치의 제조 방법으로서, 액정 표시 장치에 있어서의 아몰퍼스 실리콘 TFT의 제조 방법에 대하여 설명한다. 도 1은 본 실시예에 따른 기판(100)의 단면 구성을 모식적으로 나타내는 것이다. 도 1(a)에 나타내는 바와 같이, 투명 유리 기판으로 이루어지는 기판(100)에는, 우선, 포토 레지스트로 이루어지는 마스크(101)를 이용한 에칭(습식 에칭)에 의해 소정 형상으로 형성된 금속막으로 이루어지는 게이트 전극(102)이 형성된다.
다음에, 마스크(101)를 제거한 후, 도 1(b)에 나타내는 바와 같이, 절연막(103), a-Si막(아몰퍼스 실리콘막)(104), n+a-Si막(105), 금속막(106)이 하측으로부터 이 순서로 형성되고, 금속막(106) 상에 단 형상으로 형성된 레지스트 마스크(107)가 형성된다. 금속막으로는, 예컨대, Al 또는 그 합금막, Mo 또는 그 합금막, Mo 또는 그 합금/Al 또는 그 합금의 적층막, Mo 또는 그 합금/Al 또는 그 합금/Mo 또는 그 합금의 적층막 등을 사용할 수 있다.
다음에, 도 1(c)에 나타내는 바와 같이, 단 형상으로 형성된 레지스트 마스크(107)를 마스크로 하여, 금속막(106)을 습식 에칭에 의해 에칭하고, 이 후, n+a-Si막(105), a-Si막(104)을 건식 에칭하여 섬 형상 부분을 형성하는 아일랜드 에칭 공정을 행한다. 상기한 습식 에칭 공정에서는, 습식 에칭용의 약액과 접촉한 금속막(106)의 가장자리부(노출부)에는, 변질층(주로 산화물로 추측됨)(108)이 형성된다.
다음에 도 1(d)에 나타내는 바와 같이, 단 형상으로 형성된 레지스트 마스 크(107)를 도중까지 애싱하는 하프 애싱 공정을 행한다.
이 후, 도 1(e)에 나타내는 바와 같이, 변질층(108)을 제거하는 변질층 제거 공정을 행한다. 이 변질층 제거 공정은 처리 가스로서 SF6과 Cl2를 포함하는 혼합 가스, 또는 SF6과 O2를 포함하는 혼합 가스를 사용하여 그 플라스마에 의해 행한다. 처리 가스로서 SF6과 Cl2의 혼합 가스를 사용한 경우, Cl2의 유량은, 예컨대, 100~150sccm, Cl2와 SF6의 유량비는, 예컨대, 5/1~15/1로 하고, 압력은, 예컨대, 6.65~13.3Pa, 고주파의 전력은 0.58~0.86W/㎠ 정도로 한다. 또한, 처리 가스로서 SF6과 O2의 혼압 가스를 사용한 경우의 처리 조건의 일례로는, SF6/O2=50/50sccm, 압력=2.66Pa, 고주파 전력=0.58~W/㎠이다.
이후, 도 1(d)에 나타내는 바와 같이, 하프 애싱한 단 형상으로 형성된 레지스트 마스크(107)를 마스크로 하여, 금속막(106), n+a-Si막(105), a-Si막(104)의 일부를 건식 에칭에 의해 순차 에칭하고, 채널(109)을 형성한다.
그리고, 상기한 공정 후, 패시베이션막의 형성 및 제 3 레지스트 마스크를 사용한 콘택트 홀 형성의 에칭 공정, ITO막의 형성 및 제 4 레지스트 마스크를 사용한 화소 전극 형성의 에칭 공정 등을 행하여 액정 표시 장치를 제조한다.
이상과 같이, 본 실시예에서는, 습식 에칭에 의해 생긴 금속막의 변질층(108)을, 변질층 제거 공정에 의해 제거하므로, 변질층(108)의 찌꺼기에 기인하는 이후의 공정에 미치는 악영향 및 장치 특성에 미치는 악영향을 경감시킬 수 있 다.
이에 대하여, 변질층 제거 공정을 행하지 않는 경우, 도 4에 나타내는 바와 같이, 습식 에칭에 의해 금속막(106)에 변질층(108)이 형성된 상태에서(a), 다음에 하프 애싱 공정을 행하면, 단 형상으로 형성된 레지스트 마스크(107)가 수축(shrink)하는 것에 의해 금속막(106)의 일부가 노출된다(b). 그리고, 이 상태에서 금속막(106)의 건식 에칭 공정이 행해지는 것에 의해 노출 부분에 스파이크 형상이 형성되고, 외측의 변질층(108)(찌꺼기)만이 펜스 형상으로 남겨져 버린다(c). 이 펜스 형상의 찌꺼기는 도 4(c)의 상부(상면도)에 나타내는 바와 같이 프레임 형상으로 형성되기 때문에, 소스-드레인간의 전기적인 단락 등이 생기는 경우가 있다.
상기 실시예에 있어서, 단 형상으로 형성된 레지스트 마스크(107)를 마스크로 하여, 금속막(106)을 습식 에칭(에칭액=인산+초산+질산)에 의해 에칭한 후의 일련의 공정을, 이하의 조건으로 행하였다.
즉, n+a-Si막(105), a-Si막(104)을 건식 에칭하여 섬 형상 부분을 형성하는 아일랜드 에칭 공정을 SF6과 Cl2의 혼합 가스를 이용하여 행하고, 단 형상으로 형성된 레지스트 마스크(107)를 도중까지 애싱하는 하프 애싱 공정을 O2가스를 이용하여 행하였다. 이 후, 변질층(108)을 제거하는 변질층 제거 공정을, 처리 가스 Cl2/SF6=150/10SCCM, 압력 10.64Pa, 고주파 전력 0.58~0.86W/㎠의 조건으로 행하였다. 그런 다음에, 하프 애싱한 단 형상으로 형성된 레지스트 마스크(107)를 마스 크로 하여, 금속막(106) 중 Mo막을, Cl2와 O2의 혼합 가스, Al2막을 BCl3과 Cl2의 혼합 가스를 이용하여 건식 애칭하고, n+a-Si막(105), a-Si막(104)의 일부를 Cl2와 SF6의 혼합 가스에 의해 건식 에칭하여 채널(109)을 형성하였다.
그 결과, 변질층(108)의 찌꺼기에 기인하는 스파이크 형상이나 펜스 형상 구조물 등이 없는 양호한 상태의 박막 트랜지스터를 제조할 수 있었다. 또, 상기한 일련의 단 형상으로 형성된 레지스트 마스크를 이용한 공정에 있어서, 최초의 습식 에칭 이후의 공정은, 도 2에 나타낸 플라스마 에칭 장치(1)에 의해 실시하였다. 이 때, 일단 기판(100)을 처리 챔버(2) 내에 수용한 후에는, 처리 가스 등의 처리 조건을 순차 변경하는 것에 의해, 기판(100)을 취출하지 않고 처리를 행할 수 있다. 이 때문에, 도중에서 습식 에칭을 행하는 경우에 비해 효율적으로 단시간에 처리를 행할 수 있다.
다음에, 도 3을 참조하여 다른 실시예에 대하여 설명한다. 도 3(a)에 나타내는 바와 같이, 투명 유리 기판으로 이루어지는 기판(100)에는, 우선, 포토 레지스트로 이루어지는 마스크(101)를 이용한 에칭(습식 에칭)에 의해 소정 형상으로 형성된 금속막으로 이루어지는 게이트 전극(102)이 형성된다.
다음에, 마스크(101)를 제거한 후, 도 3(b)에 나타내는 바와 같이, 절연막(103), a-Si막(아몰퍼스 실리콘막)(104), n+a-Si막(105), 금속막(106)이, 하측으로부터 이 순서로 형성되고, 금속막(106) 상에 단 형상으로 형성된 레지스트 마스 크(107)가 형성된다. 금속막으로는, 예컨대, Al 또는 그 합금막, Mo 또는 그 합금막, Mo 또는 그 합금/Al 또는 그 합금의 적층막, Mo 또는 그 합금/Al 또는 그 합금/Mo 또는 그 합금의 적층막 등을 사용할 수 있다.
다음에, 도 3(c)에 나타내는 바와 같이, 단 형상으로 형성된 레지스트 마스크(107)를 마스크로 하여, 금속막(106)을 습식 에칭에 의해 에칭한다. 이 공정에서는, 습식 에칭한 금속막(106)의 가장자리부(노출부)에는, 변질층(108)이 형성된다.
다음에, 도 3(d)에 나타내는 바와 같이, 단 형상으로 형성된 레지스트 마스크(107)를 도중까지 애싱하여 그 형상을 변경하는 하프 애싱 공정을 행한다.
이 후, 상기한 실시예와 마찬가지로 하여 변질층(108)을 제거하는 변질층 제거 공정을 행하고, 그런 후, n+a-Si막(105), a-Si막(104)을 건식 에칭하여 섬 형상 부분을 형성하며, 또한, 금속막(106), n+a-Si막(105), a-Si막(104)의 일부를 건식 에칭에 의해 에칭하여 채널(109)을 형성한다. 또, n+a-Si막(105), a-Si막(104)을 건식 에칭하여 섬 형상 부분을 형성할 때에, 금속막의 종류에 따라서는, 채널 부분의 금속막의 일부를 에칭할 수도 있다.
본 실시예에서는, 하프 애싱 공정과 아일랜드 에칭 공정이 전술한 실시예와 교체되어 있지만, 하프 애싱 공정 후에 변질층 제거 공정을 행하는 것에 의해, 전술한 실시예와 마찬가지의 효과를 얻을 수 있다. 또한, 본 실시예에서는, 변질층 제거 공정에 있어서 처리 가스로서 Cl2/SF6를 이용하면, 이 가스계에서 n+a-Si막(105), a-Si막(104)을 에칭할 수 있으므로, 그대로 계속해서 아일랜드 에칭 공정을 행할 수 있어, 실질적으로 공정 수를 삭감할 수 있다.
본 발명에 의하면, 금속막을 습식 에칭하는 공정과, 이 후, 이 금속막을 건식 에칭하는 공정을 갖는 경우에 있어서, 습식 에칭 공정에서 금속막에 형성된 변질층의 찌꺼기에 기인하는 이후의 공정에 미치는 악영향 및 장치 특성에 미치는 악영향을 경감할 수 있고, 양질의 반도체 장치를 안정적으로 제조할 수 있는 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체를 제공할 수 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 기판에 형성된 금속막을 레지스트 마스크를 통해 습식 에칭 공정에서 에칭한 후에 상기 금속막을 건식 에칭하는 건식 에칭 공정을 갖는 반도체 장치의 제조 방법으로서,
    상기 레지스트 마스크의 일부를 애싱하여 상기 레지스트 마스크의 형상을 변경하는 애싱 공정과,
    상기 습식 에칭 공정에서 상기 금속막에 형성된 변질층을 제거하는 변질층 제거 공정과,
    상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 금속막을 건식 에칭하는 건식 에칭 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 기판을 처리 챔버 내에 수용하고, 상기 애싱 공정과, 상기 변질층 제거 공정과, 상기 건식 에칭 공정을, 상기 기판을 상기 처리 챔버 내로부터 반출하지 않고 계속해서 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 기판에 형성된 금속막을 레지스트 마스크를 통해 습식 에칭 공정에서 에칭한 후에 상기 금속막을 건식 에칭하는 건식 에칭 공정을 갖는 반도체 장치의 제조 방법으로서,
    상기 레지스트 마스크를 통해 상기 금속막의 하층의 아몰퍼스 실리콘막을 건식 에칭하는 제 1 건식 에칭 공정과,
    상기 레지스트 마스크의 일부를 애싱하여 상기 레지스트 마스크의 형상을 변경하는 애싱 공정과,
    상기 습식 에칭 공정에서 상기 금속막에 형성된 변질층을 제거하는 변질층 제거 공정과,
    상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 금속막을 건식 에칭하는 제 2 건식 에칭 공정과,
    상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 아몰퍼스 실리콘막을 건식 에칭하는 제 3 건식 에칭 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 기판을 처리 챔버 내에 수용하고, 상기 제 1 건식 에칭 공정과, 상기 애싱 공정과, 상기 변질층 제거 공정과, 상기 제 2 건식 에칭 공정과, 상기 제 3 건식 에칭 공정을, 상기 기판을 상기 처리 챔버 내로부터 반출하지 않고 계속해서 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 기판에 형성된 금속막을 레지스트 마스크를 통해 습식 에칭 공정에서 에칭한 후에 상기 금속막을 건식 에칭하는 건식 에칭 공정을 갖는 반도체 장치의 제조 방법으로서,
    상기 레지스트 마스크의 일부를 애싱하여 상기 레지스트 마스크의 형상을 변 경하는 애싱 공정과,
    상기 습식 에칭 공정에서 상기 금속막에 형성된 변질층을 제거하는 변질층 제거 공정과,
    상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 금속막의 아래층의 아몰퍼스 실리콘막을 건식 에칭하는 제 1 건식 에칭 공정과,
    상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 금속막을 건식 에칭하는 제 2 건식 에칭 공정과,
    상기 애싱 공정에서 형상을 변경한 상기 레지스트 마스크를 통해 상기 아몰퍼스 실리콘막을 건식 에칭하는 제 3 건식 에칭 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제 1 건식 에칭 공정에서 상기 금속막의 일부를 건식 에칭하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 기판을 처리 챔버 내에 수용하고, 상기 에싱 공정과, 상기 변질층 제거 공정과, 상기 제 1 건식 에칭 공정과, 상기 제 2 건식 에칭 공정과, 상기 제 3 건 식 에칭 공정을, 상기 기판을 상기 처리 챔버로부터 반출하지 않고 계속해서 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 3 항에 있어서,
    상기 변질층 제거 공정을, SF6과 Cl2를 포함하는 혼합 가스, 또는 SF6와 O2를 포함하는 혼합 가스의 플라스마를 이용하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 3 항에 있어서,
    상기 금속막은 알루미늄 또는 그 합금막, 몰리브덴 또는 그 합금막, 알루미늄 또는 그 합금막과 몰리브덴 또는 그 합금막의 적층막 중 어느 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 기판을 수용하는 처리 챔버와,
    상기 처리 챔버 내에 처리 가스를 공급하는 처리 가스 공급 수단과,
    상기 처리 가스 공급 수단으로부터 공급된 상기 처리 가스를 플라스마화하여 상기 기판을 처리하는 플라스마 생성 수단과,
    상기 처리 챔버 내에서 청구항 3에 기재된 반도체 장치의 제조 방법이 행해지도록 제어하는 제어부
    를 구비한 것을 특징으로 하는 반도체 장치의 제조 장치.
  13. 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서,
    상기 제어 프로그램은, 실행 시에 청구항 3에 기재된 반도체 장치의 제조 방법이 행해지도록 반도체 장치의 제조 장치를 제어하는 것을 특징으로 하는 컴퓨터 기억 매체.
  14. 삭제
KR1020070075292A 2006-07-28 2007-07-26 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체 KR100890072B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006206449A JP5101059B2 (ja) 2006-07-28 2006-07-28 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
JPJP-P-2006-00206449 2006-07-28

Publications (2)

Publication Number Publication Date
KR20080011096A KR20080011096A (ko) 2008-01-31
KR100890072B1 true KR100890072B1 (ko) 2009-03-24

Family

ID=39022830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075292A KR100890072B1 (ko) 2006-07-28 2007-07-26 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체

Country Status (4)

Country Link
JP (1) JP5101059B2 (ko)
KR (1) KR100890072B1 (ko)
CN (2) CN101847580A (ko)
TW (1) TWI428976B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630640B (zh) * 2008-07-18 2012-09-26 北京京东方光电科技有限公司 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
JP5856543B2 (ja) 2012-06-27 2016-02-09 東京エレクトロン株式会社 エッチング方法
CN103137815A (zh) * 2013-02-28 2013-06-05 合肥彩虹蓝光科技有限公司 新型pss基版结构及其制作方法
JP6606476B2 (ja) * 2016-08-02 2019-11-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04157723A (ja) * 1990-10-22 1992-05-29 Kawasaki Steel Corp アルミニウム膜のドライエッチング方法
JP2002064101A (ja) 2000-08-21 2002-02-28 Casio Comput Co Ltd クロム層を有する配線の形成方法
KR20040088013A (ko) * 2000-03-28 2004-10-15 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터의 제조방법
JP2005072443A (ja) * 2003-08-27 2005-03-17 Advanced Display Inc 薄膜トランジスタの製造方法及び表示装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241739B1 (en) * 1999-11-12 2001-06-05 Altair Instruments, Inc. Microdermabrasion device and method of treating the skin surface
JP2002151381A (ja) * 2000-11-09 2002-05-24 Nec Kagoshima Ltd パターン形成方法
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
TW561515B (en) * 2001-11-30 2003-11-11 Tokyo Electron Ltd Processing device, and gas discharge suppressing member

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04157723A (ja) * 1990-10-22 1992-05-29 Kawasaki Steel Corp アルミニウム膜のドライエッチング方法
KR20040088013A (ko) * 2000-03-28 2004-10-15 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터의 제조방법
JP2002064101A (ja) 2000-08-21 2002-02-28 Casio Comput Co Ltd クロム層を有する配線の形成方法
JP2005072443A (ja) * 2003-08-27 2005-03-17 Advanced Display Inc 薄膜トランジスタの製造方法及び表示装置の製造方法

Also Published As

Publication number Publication date
TW200822208A (en) 2008-05-16
JP5101059B2 (ja) 2012-12-19
JP2008034635A (ja) 2008-02-14
KR20080011096A (ko) 2008-01-31
CN101114589B (zh) 2010-06-16
TWI428976B (zh) 2014-03-01
CN101847580A (zh) 2010-09-29
CN101114589A (zh) 2008-01-30

Similar Documents

Publication Publication Date Title
US6926014B2 (en) Method for cleaning a plasma chamber
KR100835023B1 (ko) 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
JPH05243188A (ja) エッチング方法
KR100890072B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체
JPH10172959A (ja) ポリサイド膜のドライエッチング方法
JP4596287B2 (ja) シリコンを含む膜のドライエッチング方法
KR100880746B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체
CN107564803B (zh) 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法
US6461968B1 (en) Method for fabricating a semiconductor device
JP4925314B2 (ja) 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法
TWI426565B (zh) 顯示面板及薄膜電晶體之閘極絕緣層的重工方法
JPH05190508A (ja) 薄膜のエッチング方法および積層薄膜のエッチング方法
JP2010004058A (ja) シリコン膜のドライエッチング方法
JPH11274143A (ja) ドライエッチング方法及び薄膜トランジスタの製造方法
JP4248987B2 (ja) アレイ基板の製造方法
JP4360065B2 (ja) プラズマ処理方法
JP4047590B2 (ja) 薄膜トランジスタの製造方法
JP5454411B2 (ja) シリコンを含む膜のドライエッチング方法
JPH0666294B2 (ja) ドライエツチング方法
JPH07263406A (ja) 半導体装置の製造方法
JP2004103680A (ja) コンタクトホールの形成方法及び液晶表示装置
JP4078935B2 (ja) プラズマアッシング方法
KR20220082979A (ko) 기판 처리 장치를 이용한 기판 처리 방법
CN117253787A (zh) 沟槽型功率mosfet一体化实现沟槽刻蚀的工艺方法
KR100889560B1 (ko) 반도체 소자의 게이트 산화막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 12