JP4047590B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4047590B2
JP4047590B2 JP2002015735A JP2002015735A JP4047590B2 JP 4047590 B2 JP4047590 B2 JP 4047590B2 JP 2002015735 A JP2002015735 A JP 2002015735A JP 2002015735 A JP2002015735 A JP 2002015735A JP 4047590 B2 JP4047590 B2 JP 4047590B2
Authority
JP
Japan
Prior art keywords
etching
thin film
plasma etching
active layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002015735A
Other languages
English (en)
Other versions
JP2003218124A (ja
Inventor
浦 由 紀 松
田 有 親 石
見 明 宏 高
Original Assignee
東芝松下ディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝松下ディスプレイテクノロジー株式会社 filed Critical 東芝松下ディスプレイテクノロジー株式会社
Priority to JP2002015735A priority Critical patent/JP4047590B2/ja
Publication of JP2003218124A publication Critical patent/JP2003218124A/ja
Application granted granted Critical
Publication of JP4047590B2 publication Critical patent/JP4047590B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法に関し、特に、液晶表示装置等に用いられる薄膜トランジスタの製造方法に関する。
【0002】
【従来の技術】
液晶表示装置等の平面表示装置では、薄膜トランジスタが用いられている。例えば、アクティブマトリクス型液晶表示装置では、1画素の液晶を駆動するのに1つの薄膜トランジスタを有している。この薄膜トランジスタを、図11に示す。ガラス基板500上には、アンダーコート膜510を介して、島状に加工された活性層520が形成されている。この活性層520は、チャネル部522と、その両側のソース部521およびドレイン部523と、を含む。なお、後述のように、図11は、ソース部521およびドレイン部523がエッチングされすぎた状態を示している。この活性層520は、ゲート絶縁膜(シリコン酸化膜)540で覆われ、ゲート絶縁膜540上の一部には、ゲート電極550が形成される。このゲート電極550は、層間絶縁膜(シリコン酸化膜)560で覆われる。そして、シリコン酸化膜560、540に形成されたコンタクトホールを介して、ソース部521およびドレイン部523の一部に接するように、ソース電極571およびドレイン電極572が形成される。上記の活性層520は、多結晶シリコンからなる。この多結晶シリコンは、非晶質シリコンに比べ、移動度が高い。このため、活性層520に多結晶シリコンを用いると、駆動回路を同一基板上に作りこむことが可能となる。この多結晶シリコンは、非晶質シリコンを形成した後に、これをビームアニールにより結晶化させる。このため、この結晶化を十分に行うために、活性層520の膜厚は、50nmと薄くしている。
【0003】
上記のように、活性層520に多結晶シリコンを用いた多結晶シリコン薄膜トランジスタは、活性層520の膜厚が薄い。このため、シリコン酸化膜560、540をエッチングしてコンタクトホールを形成する際に、エッチングが進行しすぎないようにする必要がある。そこで、シリコン酸化膜560、540のエッチングでは、シリコン酸化物560、540に対するエッチングレートが早く、活性層520に対するエッチングレートが遅くなるような、選択的なプラズマエッチングを行っている。この選択エッチングでは、CF、CHF、H、等のエッチングガスを用いる。これらのガスを用いると、ガス自身の重合によるデポジションと、プラズマで生成したフッ素ラジカルによるエッチングと、の競争反応によって反応が進行する。膜中に酸素を含むシリコン酸化膜560、540をエッチングしている間は、膜からの酸素供給によって炭素主体の重合膜が酸素と結合して二酸化炭素などとなり、デポジションが進行しにくくなる。このため、エッチング速度が速くなる。これに対し、多結晶シリコン層520をエッチングしようとすると、膜中からの酸素供給が無いために、デポジションが優勢となる。このため、エッチング速度が遅くなる。このようにして、選択的なエッチングが行われる。
【0004】
上記のように選択エッチングを行うと、デポジションが起きるガス種を使用するので、エッチング終了後には、活性層520上に堆積物が残る。この堆積物は、通常フロロカーボン(CF)である。このフロロカーボンを除去しないで電極を形成しようとすると、良好なコンタクト抵抗は得られない。このため、コンタクトホールを形成するプラズマエッチング後、酸素をエッチングガスとする酸素プラズマエッチングにより上記堆積物を除去し、この後に電極571、572を形成する。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の薄膜トランジスタの製造方法では、活性層520上に堆積したフロロカーボン等を除去する酸素プラズマエッチングの際に、図11に示すように、活性層520までエッチングされてしまう場合があった。この結果、従来の薄膜トランジスタの製造方法では、電極571、572のコンタクト抵抗が増加して、歩留まりが低下するという問題があった。これは、従来の酸素プラズマエッチング工程では、堆積物のみを選択的にエッチングすることができなかったからである。
【0006】
すなわち、上述のように、酸素プラズマエッチングが不十分だと、活性層520上に堆積物が残ってしまい、電極571、572のコンタクトが取れなくなってしまう。しかし、エッチングが進行しすぎると、活性層520がエッチングされすぎてしまう。このように、従来の製造方法では、酸素プラズマエッチングの適切な調整が困難なために、歩留まりが低下していた。
【0007】
一方、この歩留まり低下の問題を回避するために、上記酸素プラズマエッチング工程を、コンタクトホール形成に用いる処理室と別の処理室で、処理時間等を精密に制御して、行う方法も考えられていた。しかし、この方法では、タクト(1基板を処理するのにかかる効率)が低下し、生産性が低下してしまうという問題があった。
【0008】
本発明は、かかる課題の認識に基づいてなされたもので、その目的は、コンタクト抵抗の増加による歩留まりの低下がなく、生産性が高い、トランジスタの製造方法を提供することである。
【0009】
【課題を解決するための手段】
本発明のトランジスタの製造方法は、シリコンからなる活性層上にシリコン酸化膜を形成する工程と、炭素と、水素と、フッ素と、を含む第1のエッチングガスを用いて、前記シリコン酸化膜をプラズマエッチングして、前記シリコン酸化膜に前記活性層の一部を露呈させるコンタクトホールを形成する第1のプラズマエッチング工程と、酸素ガスを含む第2のエッチングガスを用いて前記活性層上に堆積した炭素とフッ素を含む堆積物を除去する第2のプラズマエッチング工程と、を備え、前記第2のプラズマエッチング工程における前記第2のエッチングガスの流量を、この工程で発生するフッ素ラジカルの分圧が小さくなり、前記フッ素ラジカルによる前記活性層のエッチングの速度が、前記第2のエッチングガスによる前記堆積物のエッチングの速度よりも小さくなる流量とすることを特徴とする。
【0010】
【発明の実施の形態】
以下に、図面を参照にしつつ本発明の実施の形態のトランジスタの製造方法について説明する。以下では、液晶表示装置に用いられる多結晶シリコン薄膜トランジスタを例にして説明する。本発明の特徴の1つは、図5、図6から分かるように、活性層120上の堆積物(フロロカーボン)CFを除去するための酸素プラズマエッチングにおいて、エッチングガスとしての酸素の流量を、処理室の置換時間が1.0秒以内になるようにした点である。これにより、酸素プラズマエッチングにおいて、活性層120に対して堆積物CFのみを選択的にエッチングできるようになる。このため、活性層120がエッチングされすぎることを防止して、歩留まりを向上させることができる。以下、第1の実施の形態では酸素プラズマエッチングにおけるエッチングガスとして酸素を用いた例を、第2の実施の形態ではエッチングガスとして酸素と水蒸気を用いた例を、それぞれ説明する。
【0011】
(第1の実施の形態)
図1は、本発明の第1の実施の形態の薄膜トランジスタを示す断面図である。ガラス基板100上には、アンダーコート層110を介して、多結晶シリコンからなる活性層120が形成されている。この活性層は、50nmの薄膜である。この活性層120は、n型不純物イオンが注入されたソース領域121及びドレイン領域123と、これに挟まれ低濃度のp型不純物イオンが注入されたチャネル領域122と、を含む。この活性層120は、シリコン酸化膜からなるゲート絶縁膜140で覆われている。このゲート絶縁膜140上の一部には、ゲート電極151が形成され、このゲート電極151は、シリコン酸化膜からなる層間絶縁膜160で覆われている。この層間絶縁膜160およびゲート絶縁膜140にはコンタクトホールが形成され、このコンタクトホールを介して、ソース121、ドレイン123に接するソース電極171、ドレイン電極172が形成されている。なお、図1では、説明をし易くするため、倍率を変えて示しており、実際の大きさは、例えば、ゲート絶縁膜の膜厚を10〜200nm、層間絶縁膜160の膜厚を約0.6μmとすることができる。
【0012】
次に、図1の薄膜トランジスタの製造方法を、図2〜図8を参照にして説明する。本実施形態の薄膜トランジスタの製造方法の特徴の1つは、後述の図5、図6のように、活性層120上の堆積物(フロロカーボン)CFを除去するための酸素プラズマエッチング工程に着目したことであるが、この酸素プラズマエッチング工程について詳細に説明する前に、まず、製造方法の全体について、図2〜図7を参照にして、簡単に説明する。この製造方法では、400nm×500nmのガラス基板100上に多数の薄膜トランジスタを製造しているが、図2〜図7は、このうちの1つの薄膜トランジスタを拡大した断面図である。
【0013】
(1)まず、図2から分かるように、ガラス基板100上に、CVD法により、アンダーコート層110を介して、膜厚50nmの非晶質シリコン薄膜を形成する。そして、この非晶質シリコン薄膜にボロンを低濃度に注入した後、この非晶質シリコンを、エキシマレーザーアニール法により多結晶化し、フォトリソグラフィ工程により島状にエッチング加工して、活性層(多結晶シリコン層)120を形成する。次に、この活性層120上に、膜厚10nmのゲート絶縁膜(シリコン酸化膜)140を形成し、このゲート絶縁膜140上にゲート電極151を形成する。その後、このゲート電極151をマスクとして、PHをソースガスとして、活性層120のチャネル122を除く部分にリンを注入し、ソース121、ドレイン123を形成する。そして、CDV法により、膜厚600nmの層間絶縁膜(シリコン酸化膜)160を被着する。
【0014】
(2)次に、図3に示すように、層間絶縁膜160上に、マスクとなるレジストRを約1〜2μmの厚さで形成する。
【0015】
(3)次に、図4に示すように、フォトリソグラフィー工程により、レジストRを所定の形状にパターニングし、開口Mを形成する。
【0016】
(4)次に、図5に示すように、第1のプラズマエッチングにより、シリコン酸化膜160、140、にコンタクトホールHを形成する。エッチングには、CHFガス、Hガス、Arガス、を2:2:1で混合させたガスを用いる。これらのガスを用いると、前述のように、ガス自身の重合によるフロロカーボン等のデンポジションと、プラズマで生成したフッ素ラジカルによるエッチングと、の競争反応によって反応が進行する。そして、前述のように、シリコン酸化膜140、160に対するエッチング速度が速く、多結晶シリコン層120に対するエッチング速度が遅い、選択的なエッチングが行われる。本実施形態では、選択比は10〜20程度であった。
【0017】
上記のように、図5の第1のプラズマエッチングでは、フロロカーボンを堆積させながらエッチングを進行させる。このため、コンタクトホールH形成後、図5に示すように、活性層120上、レジストR上、にフロロカーボンCFが堆積する。
【0018】
(5)次に、コンタクトホールH形成と同一エッチング処理室内で、第2のプラズマエッチングを行う。エッチングガスには酸素を用いる。この酸素プラズマエッチング(酸素プラズマ処理)により、図6に示すように、多結晶シリコン層120上、およびレジストR上に堆積したフロロカーボンCFが除去される。
【0019】
(6)次に、図7に示すように、レジストRを、レジスト用剥離液にて45秒処理して、除去する。その後、Al、Mo、Tiなどの金属により信号線171、172を形成し、図1の画素TFTとなる。
【0020】
以上説明した薄膜トランジスタの製造方法では、図5、図6に示すように、多結晶シリコン層120上に堆積したフロロカーボン120を除去するために、酸素プラズマエッチング(第2のプラズマエッチング)を行っている。本実施形態は、この酸素プラズマエッチング方法に着目している。この酸素プラズマエッチングは、コンタクトホールHを形成する第1のプラズマエッチング(図5)と同一の処理室で行う。そこで、以下、この第1および第2のプラズマエッチングについて詳細に説明する。
【0021】
図8は、本実施形態のプラズマエッチングに用いるプラズマエッチング装置である。図8の装置は、イオン引き込み電源を有する誘導結合型プラズマエッチング装置である。処理室201内の容量は、320Lである。この装置を用いて、図5、図6のプラズマエッチングを、以下のように行う。
【0022】
(1)まず、図4の基板100を、図8の装置の処理室201の基板ステージ202上にセットし、真空に排気する。そして、第1のプラズマエッチングにより、コンタクトホールH(図5)を形成する。すなわち、まず、CHFガス、Hガス、Arガス、を2:2:1で混合させたエッチングガスを、ガスノズル203から処理室内に導入する。その後、ガスを流した状態で、排気口204に設けられたプレッシャーコントロールバルブ204Aを調整して、処理室内を所定の圧力になるように調整する。そして、上部RF電源205からコイル206にRF電力を印加して、誘電体窓206を介して、処理室内にプラズマを生成する。同時に、基板バイアス電源208からも、RF電力を印加する。処理室の温度は、80℃とした。この状態で所定の時間プラズマエッチングを行い、コンタクトホールHを形成する。
【0023】
エッチング時間は、削れて生成したガスのプラズマ発光をモニターし、エッチングの終点(エッチングすべきシリコン酸化膜140、160無くなった時点)を検出して調整する。このエッチング時間は、面内分布を考慮して、最もエッチング速度が遅くなる部分でもエッチング残りが無いように、エッチング開始から最もエッチング速度が速い部分でエッチングの終点が検出されるまでの時間の1.3倍の時間とする。この時、最もエッチング速度が速い部分の多結晶シリコン層110は、50nm中、約20nm削れる。
【0024】
前述のように、図5の第1のプラズマエッチングでは、フロロカーボンを堆積させながらエッチングを進行させる。このため、コンタクトホールH形成後、活性層120上に10nm程度のフロロカーボンCFが堆積する。また、レジストR上にも、フロロカーボンCFが堆積する。
【0025】
(2)次に、同一処理室201内で、コンタクトホールH内の多結晶シリコン層120上やレジストR上に堆積したフロロカーボンCF(図5)を除去するために、酸素をエッチングガスとして、第2のプラズマエッチング(酸素プラズマ処理)を行う。上部RF電源205のパワーは1.5〜3kW、基板バイアス電源208のパワーは300〜600Wに設定する。処理室内の圧力は2.66Paとする。本実施形態の特徴の1つは、この酸素プラズマ処理において、ガスノズル203から処理室201内に導入する酸素の流量を0.8L/minと多くし、処理室内の置換時間が0.63秒と速くなるようした点である。このようにすると、フロロカーボンCFのエッチング速度に対し、多結晶シリコン層110のエッチング速度が遅くなる。つまり、フロロカーボンCFが選択的にエッチングされる。
【0026】
上記の条件で、酸素プラズマエッチング処理を30sec行う。フロロカーボンCFのエッチング速度にも面内分布があるが、この30secのエッチングにより、基板100の全領域で、コンタクトホールH内の多結晶シリコン層120上、および、レジストR上のフロロカーボンCFが除去された。このエッチングの際、基板100内での多結晶シリコン層120の最大の削れ量は、8nmであった。そして、基板100内で、多結晶シリコン層120は、少なくとも23nm以上残った。その後、RF電源205、基板バイアス電源208、エッチングガス、を止め、プラズマエッチングが終了する。
【0027】
以上説明した製造工程によって製造される図2のトランジスタでは、活性層120上のフロロカーボンCF(図6)を除去する酸素プラズマ処理において酸素の流量を大きくし、処理室内の置換速度を速くしたので、多結晶シリコン層120に対してフロロカーボンCFを選択的にエッチングすることができる。このため、活性層120が削れすぎを防ぐことができる。これにより、電極171、172のコンタクト抵抗が増加せず、歩留まりを高くすることができる。本発明者の実験によれば、この理由は、以下のように解析される。
【0028】
すなわち、プラズマエッチングによりコンタクトホールHを開口する工程(図7)では、コンタクトホールH内のポリシリコン120上や、レジストR上のみならず、処理室内の壁にも50nm程度のフロロカーボンが堆積する。このため、酸素プラズマ処理(図6)では、処理室201内の壁に堆積したフロロカーボンもエッチングされる。これにより、酸素プラズマ処理では、処理室201内の壁の堆積物から4CF+3O→2CO+2CO+4F*の反応でフッ素ラジカルが発生する。このフッ素ラジカルは、そのままでは、多結晶シリコン120をエッチングしてしまう。しかし本実施形態では、この第2のプラズマエッチング工程における酸素(第2のエッチングガス)の流量を速くして、処理室の置換速度を速くしている。これにより、この工程で発生するフッ素ラジカルの分圧が小さくなり、このフッ素ラジカルによる活性層120のエッチングの速度が、酸素による堆積物CFのエッチングの速度よりも小さくなる。この結果、フッ素ラジカルの影響を小さくし、多結晶シリコン層120がエッチングされるのを防ぐことができる。
【0029】
これに対し、従来の酸素プラズマエッチングでは、多結晶シリコン層120とフロロカーボンCFとのエッチングレートの差が少なく、多結晶シリコン120までエッチングされてしまうことがあった。もっともこれは、酸素プラズマエッチングを用いた場合には、仕方がないことであると考えられていた。
【0030】
しかしながら本発明者は、酸素プラズマ処理において、フロロカーボンCFのエッチングレートに比べて多結晶シリコン120のエッチングレートを遅くすべくさまざまな条件で実験を繰り返した。その結果、酸素プラズマ処理(図7)の際に、処理室の内壁に堆積しているフロロカーボンが無ければ、多結晶シリコン層120のエッチングレートが遅くなることを独自に知得した。このことから、本発明者は、酸素プラズマ処理において多結晶シリコンのエッチングレートが速くなるのは、上述のように、処理室201の内壁の堆積物から発生するフッ素ラジカルに起因することを独自に知得した。そして、この独自の知得に基づいて、上記のように処理室内の置換速度を速くすることにより、フッ素ラジカルの影響を減らし、多結晶シリコン120のエッチングレートを遅くする方法を発明するに至った。
【0031】
以上のように、本実施形態の薄膜トランジスタの製造方法によれば、電極171、172のコンタクト抵抗の増加をなくし、歩留まりを高くすることができる。
【0032】
また、本実施形態の薄膜トランジスタの製造方法によれば、コンタクトホールHを形成する第1のプラズマエッチング工程(図5)と、フロロカーボンCFを除去する第2のプラズマエッチング工程(図6)と、を同一のプラズマエッチング装置で連続して行うことができるので、生産性を高くすることができる。
【0033】
次に、上記の酸素プラズマ処理における処理室の置換速度、および処理温度について検討する。すなわち、本実施形態では、処理室の置換速度を0.63秒、処理温度を80℃としたが、これを他の値にすることも可能なので、この範囲について検討する。
【0034】
まず、処理室の置換速度について検討する。図9は、本実施形態の酸素プラズマ処理と同一の条件において、処理室の酸素ガスの置換時間を変化させた場合の、多結晶シリコン層120(図6)の削れ量の平均値を示す図である。処理時間は30secである。本発明者の実験によれば、多結晶シリコン層120の削れ量は、図9から分かるように、置換時間を短くすると急激に減少した。そして、置換時間を1.0秒以内にすると、多結晶シリコン120の削れ量は約10nm以下となった。これに対し、同一の条件でフロロカーボンの削れ量を調べた結果、図10の範囲で置換時間を変化させても、ほとんど変化しなかった。このことから、置換時間を長くすると、多結晶シリコン120のエッチング速度が速くなり、選択的なエッチングができなくなることが分かる。逆に、置換時間を短くし、1.0秒以内になるようにすると、フロロカーボンのエッチング速度が速いのに対し、多結晶シリコン120のエッチング速度は十分に遅くなり、選択的エッチングが行えることが分かる。以上から、本実施形態では、酸素プラズマ処理における酸素ガスの流量を、処理室の置換速度が1.0秒以内になるようにすると良いことが分かる。
【0035】
次に、処理温度について検討する。図10は、処理温度を30℃と80℃に変化させた場合の、多結晶シリコン層120の削れ量を表す図である。図中右側の点は置換時間を0.63秒とした場合、図中左側の点は置換時間を1.3秒とした場合、を示している。図10から、置換時間が1.3秒と長い場合は処理温度が低い方が削れ量が少なくなるが、置換時間が0.63秒と短い場合は、処理温度が高い方が削れ量が少なくなることが分かる。これに対し、フロロカーボンCFの削れ量は、処理温度によりほとんど変化しない。このことから、本実施形態のように置換時間を短くする場合は、処理温度が高い方が、多結晶シリコン120とフロロカーボンCFとのエッチングの選択比を高くできることが分かる。本発明者の実験によれば、選択比を高くするためには、処理温度を60℃以上、好ましくは70℃以上、さらに好ましくは80℃以上にすると良い。また、生産性の観点からも、処理温度を60℃以上とすることが好ましい。すなわち、図6の酸素プラズマ処理すなわち第2のプラズマエッチングと、図5の第1のプラズマエッチングと、では処理温度を変えないことが好ましいが、第1のプラズマエッチングの処理温度を低くすると、フロロカーボンCFの堆積量が増加してしまう。このため、第1および第2のプラズマエッチングの処理温度を低くすると、第2のプラズマエッチングの処理時間が長くなったり、処理室201のクリーニングを頻繁に行わなければならなくなったりして、生産性が低下する。本発明者の実験によれば、生産性を低下させないためには、処理温度を60℃以上にすると良い。もっとも、処理温度を高くしすぎると、レジストRが焼きついてしまう。すなわち、レジストRは、フォトリソグラフィー工程時のポストベークにおいて120℃〜130℃でベークするが、エッチング工程でそれ以上の温度である約120℃以上になると、基板上に焼きついてしまい、その後の工程の剥離で剥離残りが生じてしまう。このため、処理温度を120℃以下、好ましくは100℃以下、さらに好ましくは80℃以下にすると良い。以上から、本発明者の実験によれば、酸素プラズマ処理における処理温度を60℃以上120℃以下、好ましくは70℃以上100℃以下、さらに好ましくは約80℃とすると良いことが分かった。
【0036】
(第2の実施の形態)
第2の実施の形態の多結晶シリコン薄膜トランジスタの製造方法が第1の実施の形態と異なる点は、酸素プラズマ処理におけるエッチングガスとして、酸素に水蒸気を添加した点である。他の製造方法は第1の実施の形態と同様であり、詳細な説明は省略する。
【0037】
第2の実施の形態の製造方法の酸素プラズマ処理では、エッチングガスとして、酸素ガス:水蒸気=2:1の混合ガスを用いた。これによって、水蒸気を添加しない場合に比べて、フロロカーボンCFの削れ量は代わらないのに対し、多結晶シリコン層120の削れ量を2/3に低減できた。これは、本発明者の実験によれば、処理室内の堆積物(フロロカーボン)から発生するFラジカルが、
2F*+2HO→2HF+O
という反応で、HFとして排気され、多結晶シリコン層120と反応するフッ素ラジカルが減少したからであると解析される。
【0038】
以上説明した実施の形態では、多結晶シリコンからなる活性層120の厚さを50nmとした。このように、活性層120の厚さが100nm以下の薄膜の場合には、活性層120がエッチングされすぎることが多くなるので、本発明を特に有効に用いることができる。
【0039】
【発明の効果】
本発明によれば、薄膜トランジスタの製造方法において、薄膜シリコン層上に堆積したフッ素と炭素を含む堆積物を除去する酸素プラズマ処理工程で、酸素ガスの流量を、この工程で発生するフッ素ラジカルの分圧が小さくなり、このフッ素ラジカルによる薄膜シリコン層のエッチングの速度が、酸素による堆積物のエッチングの速度よりも小さくなる流量としたので、堆積物を薄膜シリコン層に対して選択的にエッチングし、薄膜シリコン層の削れすぎを防止して、歩留まりを高くすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタを示す断面模式図。
【図2】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造方法を示す断面模式図。
【図3】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造方法を示す断面模式図で、図2に続く図。
【図4】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造方法を示す断面模式図で、図3に続く図。
【図5】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造方法を示す断面模式図で、図4に続く図。
【図6】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造方法を示す断面模式図で、図5に続く図。
【図7】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造方法を示す断面模式図で、図6に続く図。
【図8】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造方法で用いるプラズマエッチング装置の模式図。
【図9】酸素プラズマ処理における、処理室の酸素ガスの置換時間と、多結晶シリコン層の削れ量と、の関係を示す図。
【図10】酸素プラズマ処理における、処理温度と、多結晶シリコン層の削れ量と、の関係を示す図。
【図11】従来の多結晶シリコン薄膜トランジスタを示す断面模式図。
【符号の説明】
120 活性層(多結晶シリコン層)
140 ゲート絶縁膜(シリコン酸化膜)
160 層間絶縁膜(シリコン酸化膜)
H コンタクトホール
CF フロロカーボン(堆積物)

Claims (4)

  1. シリコンからなる活性層上にシリコン酸化膜を形成する工程と、
    炭素と、水素と、フッ素と、を含む第1のエッチングガスを用いて、前記シリコン酸化膜をプラズマエッチングして、前記シリコン酸化膜に前記活性層の一部を露呈させるコンタクトホールを形成する第1のプラズマエッチング工程と、
    酸素ガスを含む第2のエッチングガスを用いて前記活性層上に堆積した炭素とフッ素を含む堆積物を除去する第2のプラズマエッチング工程と、を備え、
    前記第2のプラズマエッチング工程における前記第2のエッチングガスの流量を、この工程で発生するフッ素ラジカルの分圧が小さくなり、前記フッ素ラジカルによる前記活性層のエッチングの速度が、前記第2のエッチングガスによる前記堆積物のエッチングの速度よりも小さくなる流量とすることを特徴とする薄膜トランジスタの製造方法。
  2. 前記第2のプラズマエッチング工程における前記第2のエッチングガスの流量を、置換時間が1.0秒以内になるようにすることを特徴とする請求項1記載の薄膜トランジスタの製造方法。
  3. 前記第1のプラズマエッチング工程と、前記第2のプラズマエッチング工程と、を同一の処理室で行うことを特徴とする請求項1または請求項2記載の薄膜トランジスタの製造方法。
  4. 前記第2のプラズマエッチング工程における第2のエッチングガスに水蒸気が添加されていることを特徴とする請求項1乃至請求項3のいずれかに記載の薄膜トランジスタの製造方法。
JP2002015735A 2002-01-24 2002-01-24 薄膜トランジスタの製造方法 Expired - Fee Related JP4047590B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002015735A JP4047590B2 (ja) 2002-01-24 2002-01-24 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002015735A JP4047590B2 (ja) 2002-01-24 2002-01-24 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2003218124A JP2003218124A (ja) 2003-07-31
JP4047590B2 true JP4047590B2 (ja) 2008-02-13

Family

ID=27652029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002015735A Expired - Fee Related JP4047590B2 (ja) 2002-01-24 2002-01-24 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP4047590B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2411695A1 (fr) * 2002-11-13 2004-05-13 Hydro-Quebec Electrode recouverte d'un film obtenu a partir d'une solution aqueuse comportant un liant soluble dans l'eau, son procede de fabrication et ses utilisations
CN108336024B (zh) * 2018-03-12 2020-12-04 绵阳京东方光电科技有限公司 薄膜晶体管的制作方法、显示基板的制作方法及显示器件
JP7543059B2 (ja) 2020-09-30 2024-09-02 芝浦メカトロニクス株式会社 プラズマ処理装置、およびプラズマ処理方法

Also Published As

Publication number Publication date
JP2003218124A (ja) 2003-07-31

Similar Documents

Publication Publication Date Title
JP4053326B2 (ja) 薄膜トランジスタの製造方法
JP6882469B2 (ja) 高アスペクト比の構造体のための除去方法
TWI556305B (zh) 透過介穩氫終止之矽的選擇性蝕刻
US20180182633A1 (en) Systems and methods for anisotropic material breakthrough
US6033973A (en) Ion doping device and method of cleaning ion doping system
US20220351979A1 (en) Systems and methods for selective metal compound removal
TW202307946A (zh) 底部隔離之形成
US20200234971A1 (en) Systems and methods to form airgaps
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
JP4047590B2 (ja) 薄膜トランジスタの製造方法
JP5101059B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
US10026597B2 (en) Hydrogen plasma based cleaning process for etch hardware
JP3880968B2 (ja) 半導体装置の製造方法
US20240290623A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
JPH09298303A (ja) 薄膜トランジスタの製造方法
US20240258116A1 (en) Systems and methods for titanium-containing film removal
JP2003229411A (ja) 薄膜トランジスタの製造方法
JP4268792B2 (ja) 薄膜トランジスタの製造方法
JP2822460B2 (ja) 多層配線形成方法
JP2003273086A (ja) ドライエッチング方法および半導体製造装置
JPH1041513A (ja) 半導体素子の製造方法およびその装置
JP2000100792A (ja) 半導体装置の製造方法
JP2001326215A (ja) ドライエッチング方法
JPH03270223A (ja) 非晶質シリコン薄膜のドライエッチング方法
JPH09260346A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4047590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees