CN117253787A - 沟槽型功率mosfet一体化实现沟槽刻蚀的工艺方法 - Google Patents
沟槽型功率mosfet一体化实现沟槽刻蚀的工艺方法 Download PDFInfo
- Publication number
- CN117253787A CN117253787A CN202311216623.8A CN202311216623A CN117253787A CN 117253787 A CN117253787 A CN 117253787A CN 202311216623 A CN202311216623 A CN 202311216623A CN 117253787 A CN117253787 A CN 117253787A
- Authority
- CN
- China
- Prior art keywords
- etching
- trench
- hard mask
- gas
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title description 6
- 230000005669 field effect Effects 0.000 title description 3
- 239000007789 gas Substances 0.000 claims abstract description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 229920000642 polymer Polymers 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 4
- 238000001039 wet etching Methods 0.000 abstract description 3
- 239000002245 particle Substances 0.000 abstract description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 9
- 229910052731 fluorine Inorganic materials 0.000 description 9
- 239000011737 fluorine Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 3
- 238000010849 ion bombardment Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010792 warming Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法。该方法在同一ICP硅刻蚀机中，以光刻胶为掩膜，采用CF4气体对硬掩模层进行干法刻蚀，采用C4F8气体对硬掩膜层进行过刻蚀；氧等离子体去除光刻胶；采用CHF3气体干法去除硅外延层表面的氧化层；以硬掩模层为掩膜，采用SF6气体刻蚀外延层，形成沟槽，直至被刻蚀的外延层沟槽深度为预设值；选择湿法刻蚀机去除硬掩模层，清洗残留物。本发明减少了切换机台的排队时间与额外的暖机时间，提高生产效率，避免了切换机台时在大气中暴露而可能生成自然氧化层、表面缺陷、聚合物颗粒等的情况，减少了机台宕机导致生产流程停止事故的发生，简化了工艺流程。
Description
技术领域
本发明涉及半导体刻蚀领域，尤其涉及一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法。
背景技术
功率半导体器件是电力电子系统实现电能转换与电路控制的核心器件，承担着开关、驱动以及整流器的作用。其中的功率MOSFET(Metal Oxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应晶体管)具有开关转换频率高、输入阻抗大、热稳定性好等优良特性。随着半导体行业技术的不断进步，功率MOSFET朝着高工作频率、低开关损耗的方向发展，新能源汽车、工业自动化、物联网等领域对器件性能的要求也越来越高。
沟槽型功率MOSFET是高性能功率MOSFET的一种，具备导通电阻小、集成度高、饱和电压低等优点，在其制造工艺中沟槽刻蚀是至关重要的一步，直接影响后续栅氧化、多晶硅淀积乃至最终的器件良率。现行的沟槽刻蚀工艺是分步骤在多个机台进行。先以光刻胶为掩膜刻蚀硬掩膜，再以硬掩膜为掩膜刻蚀出沟槽，实现形貌的良好传递。但是在刻蚀沟槽时，残余的光刻胶是不必要的，因为光刻胶会导致侧壁较严重的聚合物，影响形貌，因此在刻蚀完硬掩膜后需要进行等离子体去胶，还需要进行湿法清洗以去除残留物。
对于较小规模的集成电路制造工厂，同型号的机台一般是单一机台，当生产环节中的某机台出现宕机时，会影响整个产线正常运行。另外，由于多条产品线同时进行，切换机台会需要额外的排队时间与暖机时间，而在这段时间里，暴露在大气中的晶圆表面会产生氧化层、表面缺陷等等。为了解决上述问题，本专利提出了在单机台内一体化实现硬掩膜与沟槽刻蚀的工艺方法，该方法还能减少生产成本，实现降本增效。
发明内容
本发明目的在于针对现有技术的不足，对沟槽型功率MOSFET的沟槽刻蚀的工艺步骤进行优化，提高生产效率，明显节约成本。提出一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法。
本发明的目的是通过以下技术方案来实现的：一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法，包括：
在同一ICP硅刻蚀机中，执行如下流程：以光刻胶为掩膜，采用CF4气体在ICP硅刻蚀机中对硬掩模层进行干法刻蚀直至硬掩膜层厚度达到预设值；通入C4F8气体对硬掩膜层进行过刻蚀处理；氧等离子体去除光刻胶；采用CHF3气体干法去除硅外延层表面的氧化层；以硬掩模层为掩膜，采用SF6气体刻蚀外延层，直至将外延层形成的沟槽深度刻蚀至预设值；
在湿法刻蚀机中湿法刻蚀去除硬掩模层，湿法清洗残留物。
进一步地，所述光刻胶在刻蚀前掩膜前进行光刻工艺处理得到沟槽，所述光刻工艺处理是正胶曝光。
进一步地，所述氧等离子体去除光刻胶具体为：采用CF4与O2混合气体去胶后，再采用O2去胶。
进一步地，所述干法刻蚀包括：对暴露出的硬掩膜层进行硬掩膜刻蚀处理，并进行过刻蚀，以确保硬掩膜层完全刻蚀。
进一步地，所述通入C4F8气体对硬掩膜层进行过刻蚀处理中，还通入O2、Ar、He中的一种或多种作为辅助气体。
进一步地，干法刻蚀和氧等离子体去除光刻胶中，所述CF4的流量为100sccm至150sccm；所述C4F8的流量为30sccm；所述CHF3的流量为100sccm至150sccm；所述SF6的流量为0sccm至200sccm。
进一步地，所述采用CHF3气体干法去除硅外延层表面的氧化层中，去氧化层所使用的上电极功率为100W至2000W，下电极功率为0W至100W，压力为10mTorr至50mTorr。
进一步地，所述采用SF6气体刻蚀外延层中，除了SF6气体还需通入辅助气体，包括O2、Ar、He中的一种或多种。
本发明的有益效果：
1)减少了切换机台可能的排队时间与额外的暖机时间，提高生产效率。
2)避免了切换机台时在大气中暴露而可能生成自然氧化层、表面缺陷、聚合物颗粒等。
3)在本发明的技术方案中刻蚀硬掩模层后，在同一机台内进行氧等离子体去胶，不必像现有技术需要切换机台进行去胶，并省略了中间的湿法清洗步骤。
4)避免了小规模的集成电路制造工厂中介质刻蚀机台、等离子体去胶机台中某机台宕机，因为规模原因缺少备用机台，而导致生产流程停止。
5)简化了工艺流程，降低了成本。
附图说明
图1为本发明实施例的方法流程图；
图2为本发明实施例的步骤S100光刻胶掩膜曝光显影后的示意图；
图3为本发明实施例的步骤S200硬掩膜层刻蚀后的示意图；
图4为本发明实施例的步骤S300硬掩膜层过刻蚀后的示意图；
图5为本发明实施例的步骤S400去胶的同时氧化外延层表面暴露的硅后的示意图；
图6为本发明实施例的步骤S500去除因氧等离子体去胶导致的硅表面氧化层后的示意图；
图7为本发明实施例的步骤S600外延层沟槽刻蚀后的示意图；
图8为本发明实施例的步骤S700硬掩膜层湿法去除后的示意图；
图9为低碳氟比的气体完成硬掩膜层的刻蚀与过刻蚀步骤后的SEM剖面图；
图10为高碳氟比的气体完成硬掩膜层的刻蚀与过刻蚀步骤后的SEM剖面图；
图11为本发明实施例完成一体化沟槽刻蚀后的SEM剖面图。
其中：1-光刻胶层；2-硬掩膜层；3-顶部外延层；4-底部外延层；5-硅衬底层；6-氧化层。
具体实施方式
以下结合附图对本发明具体实施方式作进一步详细说明。
下面将结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互结合。
本发明的沟槽型功率MOSFET一体化实现硬掩膜与沟槽刻蚀包括如下步骤：
S100：对硬掩模层表面的光刻胶层1进行光刻工艺处理得到纵截面为长方形的沟槽；本实施例中的光刻工艺处理是通过正胶曝光实现的。本步骤处理后的膜层结构参见图2，包括带沟槽的光刻胶层1、硬掩膜层2、顶部外延层3、底部外延层4、硅衬底层5和氧化层6。
S200：对上述沟槽中暴露出的硬掩模层2进行干法刻蚀处理直至预设的厚度值为止。刻蚀时间可根据刻蚀速率进行计算，刻蚀的深度必须略小于掩膜层总厚度。硬掩膜层2可以是SiN+TEOS(Tetra-Ethyl OrthoSilicate，正硅酸四乙酯)，SiN等其他硬掩膜层结构。经过S200处理后的膜层结构的示意图见图3。
S300：对剩余的硬掩膜层2进行过刻蚀处理，如图4所示，从硬掩模层2部分刻蚀至顶部外延层3部分。
S400：氧等离子体去除光刻胶。为了确保完全去胶，可采用两步甚至多步去胶。在去胶步骤中加入CF4与O2混合，CF4可去除毛刺与聚合物，更有利于完全去胶。因为S300进行了过刻蚀处理，顶部外延层3表面暴露的硅会在去胶步骤中被O2氧化生成氧化层6，如图5所示。
S500：干法刻蚀去除硅表面的氧化层6，如图6所示。
S600：如图7所示，进行主刻蚀处理，直至被刻蚀的顶部外延层3沟槽的深度为预设值为止；主刻蚀处理的时间可根据刻蚀速率进行计算。
S700：如图8所示，湿法去除硬掩膜层2，然后进行湿法清洗，去除残留物。
本发明的实现一体化硬掩膜与沟槽刻蚀的方法，在同一刻蚀机台内，首先以光刻胶层1为掩膜刻蚀硬掩膜层2，然后去胶并去除产生的氧化层6，再以硬掩膜层2作掩膜刻蚀硅顶部外延层3的沟槽，最后进行湿法处理。
应当注意的是，本发明中对硬掩膜层2处理时根据刻蚀深度采用了不同的刻蚀方法。在开始时采用碳氟比较低的气体刻蚀硬掩膜层2至预设厚度值，该方法刻蚀速率快但对硬掩膜与硅的选择比低；而在接近底部的硅层时采用刻蚀硬掩膜层2慢，但对硬掩膜与硅的选择比相对较高的过刻蚀方法，以保护硅；该方法既保证了总体的刻蚀速率较高，又保护了下层的硅层，获得良好的侧壁角度。如果使用低碳氟比的气体完成硬掩膜层2的刻蚀与过刻蚀，在该步骤刻蚀后的沟槽底部会出现明显的微沟槽，如图9所示；如果使用高碳氟比的气体完成硬掩膜层2的刻蚀与过刻蚀，虽然过刻蚀步骤提高了对硬掩膜的选择比，消除了该步骤刻蚀后沟槽底部的微沟槽现象，但因为较高的聚合物侧壁沉积保护，会导致侧壁角度过小，影响主刻蚀步骤的沟槽角度与沟槽开口大小，此外还会降低刻蚀速率，如图10所示。本发明实施例完成沟槽型MOSFET一体化刻蚀后的SEM(Scanning Electron Microscope，扫描电子显微镜)剖面图如图11所示。
较佳的，作为一种可实施方式，所述S200中硬掩模刻蚀通入的气体为氟基气体。较优的，所述氟基气体为CF4，所述CF4的流量为100sccm至150sccm。CF4是刻蚀二氧化硅、氮化硅的常用气体。
较佳的，作为一种可实施方式，所述S200中硬掩模刻蚀上电极功率为1000W至5000W，优选为2000W至3000W。提高上电极功率能增加等离子体电离密度，增强自由基驱动的表面化学反应，但是当等离子体离化达到饱和时，提高上电极功率不会增加F等离子体密度，造成能量的浪费。
较佳的，作为一种可实施方式，所述S200中硬掩模刻蚀下电极功率为0W至500W，优选为0W至400W。增强下电极功率能增强垂直方向上的离子轰击，增强各向异性刻蚀，但过强的离子轰击会导致较强的刻蚀表面损伤。
较佳的，作为一种可实施方式，所述S200中硬掩模刻蚀的压力为10mTorr至30mTorr。腔室压力升高，等离子体密度增加，离子能量减小，化学刻蚀反应增强，离子轰击减弱。
较佳的，作为一种可实施方式，所述S200中硬掩模刻蚀过程ESC(ElectrostaticChuck，静电吸盘)温度为0℃至40℃。刻蚀速率会受到温度的强烈影响。
较佳的，作为一种可实施方式，所述S200中硬掩模刻蚀通入的气体还包括O2、Ar、He等辅助类气体中的一种或多种。辅助类气体会影响刻蚀速率与刻蚀均匀性。
较佳的，作为一种可实施方式，所述S300中过刻蚀处理通入的气体为氟基气体。较优的，所述氟基气体为C4F8，所述C4F8的流量为30sccm。C4F8对二氧化硅与硅的选择比相对较高，因此能保护下层的硅层，消除微沟槽的影响。所述S300中过刻蚀处理中上电极功率为0W至1000W，下电极功率为0W至500W，压力为5mTorr至10mTorr。
较佳的，作为一种可实施方式，所述S300中过刻蚀处理中通入的气体还包括Ar、He等辅助类气体中的一种或多种。
较佳的，作为一种可实施方式，所述S400中的去胶步骤分为两步，第一步去胶步骤中通入了氟基气体与O2。较优的，所述氟基气体为CF4，所述CF4的流量为0sccm至100sccm，所述O2的流量为100sccm至200sccm。氧等离子体灰化进行去胶，加入CF4可去除毛刺与聚合物，确保去胶完全。所述第一步去胶步骤中上电极功率为100W至2000W，下电极功率为0W至100W，压力为10mTorr至50mTorr。
第二步去胶步骤中通入O2。所述O2的流量为200sccm至500sccm，调整气体通入流量的边缘/中心比，确保均匀、完全去胶。所述第二步去胶步骤中上电极功率为100W至2000W，下电极功率为0W至100W，压力为10mTorr至50mTorr。
较佳的，作为一种可实施方式，所述S500中去氧化层过程通入的气体为氟基气体。较优的，所述F基气体为CHF3，所述CHF3的流量为100sccm至150sccm。CHF3是刻蚀二氧化硅的常用气体，能实现SiO2：Si的高选择比刻蚀。所述去氧化层步骤中上电极功率为100W至2000W，下电极功率为0W至100W，压力为10mTorr至50mTorr。
较佳的，作为一种可实施方式，所述S500中去氧化层过程通入的气体还包括Ar、He等辅助类气体中的一种或多种。辅助类气体可以稀释气体，提高刻蚀均匀性。
较佳的，作为一种可实施方式，所述S600中主刻蚀过程通入的气体为氟基气体。较优的，所述氟基气体为SF6，所述SF6的流量为0sccm至200sccm。所述主刻蚀步骤中上电极功率为100W至2000W，下电极功率为0W至100W，压力为10mTorr至50mTorr。
较佳的，作为一种可实施方式，所述S600中主刻蚀过程通入的气体还包括O2、Ar、He等辅助类气体中的一种或多种。只用SF6进行刻蚀是各向同性的，因此需要调节混合的O2比例，对侧壁进行保护，以得到侧壁接近垂直的形貌。此外，辅助类气体可以提高刻蚀均匀性与影响刻蚀速率。
上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。
Claims (8)
1.一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法，其特征在于，包括：
在同一ICP硅刻蚀机中，执行如下流程：以光刻胶为掩膜，采用CF4气体在ICP硅刻蚀机中对硬掩模层进行干法刻蚀直至硬掩膜层厚度达到预设值；通入C4F8气体对硬掩膜层进行过刻蚀处理；氧等离子体去除光刻胶；采用CHF3气体干法去除硅外延层表面氧化层；以硬掩模层为掩膜，采用SF6气体刻蚀外延层，直至将外延层形成的沟槽深度刻蚀至预设值；
在湿法刻蚀机中去除硬掩模层，湿法清洗残留物。
2.根据权利要求1所述的一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法，其特征在于，所述光刻胶在刻蚀硬掩膜前进行光刻工艺处理得到沟槽，所述光刻工艺处理是正胶曝光。
3.根据权利要求1所述的一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法，其特征在于，所述氧等离子体去除光刻胶具体为：采用CF4与O2混合气体去胶后，再采用O2去胶。
4.根据权利要求1所述的一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法，其特征在于，所述干法刻蚀包括：对暴露出的硬掩膜层进行硬掩膜刻蚀处理，并进行过刻蚀，以确保硬掩膜层完全刻蚀。
5.根据权利要求1所述的一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法，其特征在于，所述通入C4F8气体对硬掩膜层进行过刻蚀处理中，还通入O2、Ar、He中的一种或多种作为辅助气体。
6.根据权利要求3所述的一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法，其特征在于，干法刻蚀和氧等离子体去除光刻胶中，所述CF4的流量为100sccm至150sccm；所述C4F8的流量为30sccm；所述CHF3的流量为100sccm至150sccm；所述SF6的流量为0sccm至200sccm。
7.根据权利要求1所述的一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法，其特征在于，所述采用CHF3气体干法去除硅外延层表面的氧化层中，去氧化层所使用的上电极功率为100W至2000W，下电极功率为0W至100W，压力为10mTorr至50mTorr。
8.根据权利要求1所述的一种沟槽型功率MOSFET一体化实现沟槽刻蚀的工艺方法，其特征在于，所述采用SF6气体刻蚀外延层中，除了SF6气体还需通入辅助气体，包括O2、Ar、He中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311216623.8A CN117253787A (zh) | 2023-09-20 | 2023-09-20 | 沟槽型功率mosfet一体化实现沟槽刻蚀的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311216623.8A CN117253787A (zh) | 2023-09-20 | 2023-09-20 | 沟槽型功率mosfet一体化实现沟槽刻蚀的工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117253787A true CN117253787A (zh) | 2023-12-19 |
Family
ID=89132532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311216623.8A Pending CN117253787A (zh) | 2023-09-20 | 2023-09-20 | 沟槽型功率mosfet一体化实现沟槽刻蚀的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117253787A (zh) |
-
2023
- 2023-09-20 CN CN202311216623.8A patent/CN117253787A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9378975B2 (en) | Etching method to form spacers having multiple film layers | |
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| CN100495681C (zh) | 半导体器件的制造方法 | |
| WO2011102140A1 (ja) | 半導体装置の製造方法 | |
| JP2007035860A (ja) | 半導体装置の製造方法 | |
| KR20120098487A (ko) | 반도체 장치의 제조 방법 | |
| CN108321090B (zh) | 半导体器件及其形成方法 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JP5250476B2 (ja) | ドライエッチング方法 | |
| KR100643570B1 (ko) | 반도체 소자 제조 방법 | |
| JP2007036018A (ja) | 半導体装置の製造方法 | |
| JPH05152255A (ja) | ドライエツチング方法 | |
| CN117253787A (zh) | 沟槽型功率mosfet一体化实现沟槽刻蚀的工艺方法 | |
| JP2009076711A (ja) | 半導体装置の製造方法 | |
| KR100377174B1 (ko) | 캐패시터의 제조 방법 | |
| JP2003163349A (ja) | 半導体装置の製造方法 | |
| JP3323190B2 (ja) | ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置 | |
| JP2009099742A (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| CN111863614A (zh) | 半导体结构及其形成方法 | |
| US20120122310A1 (en) | Method of manufacturing semiconductor device | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| JP3305270B2 (ja) | 半導体装置の製造方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| US8334205B2 (en) | Method for removing polymer after etching gate stack structure of high-K gate dielectric/metal gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |