JP2003163349A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 Ｐ−ＳｉＯＮ膜除去工程を簡略化または不要
とできるゲート電極の製造方法をを提供する。 【解決手段】 ゲート電極を形成するためのエッチング
装置を用いて第１のステップとして、Ｃｌ_２／Ｏ_２にＣ
Ｆ_４を添加したガスを用いてまずＰ−ＳｉＯＮ膜パター
ン５ａを除去し、続いて第２のステップとして、同じエ
ッチング装置を用いてＣｌ_２／Ｏ_２ガスに切り替えて、
シリコン酸化膜パターン４ａをマスクとしてポリシリコ
ン膜３をエッチングしてゲート電極３ａを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置の製造
方法に関し、特にゲート電極などのパターンを行う形成
方法に関するものである。

【０００２】

【従来の技術】近年、半導体装置の縮小化はとどまるこ
とを知らず、それに伴いパターンの微細化の追求に拍車
がかかっている。ラインアンドスペースにおけるサブミ
クロンのパターンを加工する技術の確立が望まれるとこ
ろであり、更なる研究開発が進められている。

【０００３】図５および図６は従来のゲート電極の形成
方法を示す工程断面図である。図に従って順次説明を行
なう。まず、図５（ａ）に示すように、シリコン基板１
上にゲート絶縁膜２を縦型酸化炉を用いて７５オングス
トローム程度の膜厚で成膜する。さらに、ゲート電極材
料として、ポリシリコン膜３を縦型減圧ＣＶＤ装置を用
いて２０００オングストローム程度の膜厚で成膜する。
さらにその上に、ゲート電極加工時においてマスクとな
るシリコン酸化膜４を縦型減圧ＣＶＤ装置にて６００オ
ングストローム程度の膜厚で成膜する。

【０００４】その後、写真製版時に下地膜からの反射を
防止するための反射防止膜として、プラズマＳｉＯＮ
（以下、Ｐ−ＳｉＯＮと称す）５をプラズマＣＶＤ装置
にて５００オングストローム程度の膜厚で成膜する。最
後に、フォトレジストを約４０００オングストローム程
度の膜厚で塗布して露光、現像を行ないゲート電極形成
のためのレジストパターン６を形成する。

【０００５】次に、図５（ｂ）に示すように、レジスト
パターン６をマスクとしてＰ−ＳｉＯＮ膜５、シリコン
酸化膜４をエッチングして、Ｐ−ＳｉＯＮ膜パターン５
ａ、シリコン酸化膜パターン４ａを形成する。このエッ
チングは、電極が平行平板型で、プラズマを用いたドラ
イエッチング装置を使用し、ＣＦ_４／Ｏ_２／Ａｒ＝６０
／２０／８００ｓｃｃｍの比率のエッチングガスを用
い、２００ｍＴｏｒｒの圧力でＲＦ電源１０００Ｗを投
入して行なった。

【０００６】その後、ドライアッシング装置を用いてＯ
_２／Ｎ_２＝９５０／５０ｓｃｃｍのガス，１Ｔｏｒｒ，
マイクロ波電力１．５ｋｗ、ステージ温度２００℃の条
件で処理を行ない、レジストパターン６をアッシング除
去する。

【０００７】次に、図６（ａ）に示すように、シリコン
酸化膜パターン４ａ上のＰ−ＳｉＯＮ膜パターン５ａを
除去する。このとき、電極が平行平板型で、４００ｋＨ
ｚの周波数のＲＦ電源を搭載し、プラズマを用いたドラ
イエッチング装置を使用し、ＣＨＦ_３／ＣＦ_４／Ｏ_２／
Ａｒ＝１０／７０／１３／８００ｓｃｃｍの比率でガス
を供給し、４００ｍＴｏｒｒ、ＲＦ電源５００Ｗを投入
して行なった。

【０００８】次に、図６（ｂ）に示すように、シリコン
酸化膜パターン４ａをマスクとしてポリシリコン膜３を
エッチングしてゲート電極３ａを形成する。このとき、
ゲート電極３ａの下に形成されているゲート絶縁膜２に
対して充分なエッチング選択比のとれるガスを使用する
必要があり、エッチング装置は平行平板タイプのＥＣＲ
エッチング装置を用い、Ｃｌ_２／ＨＢｒ／Ｏ_２＝４０／
８０／５ｓｃｃｍを用い、圧力３ｍＴｏｒｒ，マイクロ
波電力５００Ｗ，下部電極電力３０Ｗの条件で行なっ
た。

【０００９】

【発明が解決しようとする課題】従来のゲート電極の形
成方法は以上のようであり、サブミクロンのゲート電極
を形成するためには下地膜からの反射によるレジストパ
ターンへの影響を防ぐ必要がある。

【００１０】このため、フォトレジストの下に反射防止
膜としてＰ−ＳｉＯＮ膜を形成してレジストパターンを
形成しなければならなかった。ところが、このＰ−Ｓｉ
ＯＮ膜は高抵抗ではあるが導電性があるため、絶縁膜中
に残しておくことができず、必ずＰ−ＳｉＯＮ膜除去工
程が必要となり、工程が繁雑になるという問題点があっ
た。

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、Ｐ−ＳｉＯＮ膜除去工程を簡略
化または不要とできるゲート電極の製造方法を提供する
ことを目的としている。

【００１２】

【課題を解決するための手段】この発明の請求項１に係
る半導体装置の製造方法は、プラズマＳｉＯＮ膜パター
ンを除去する工程と導電膜をパターニングする工程と
は、同一の装置を用い、エッチングガスを替えることで
上記プラズマＳｉＯＮ膜パターンの除去後に連続して上
記導電膜のパターニングを行なうようにしたものであ
る。

【００１３】この発明の請求項２に係る半導体装置の製
造方法は、プラズマＳｉＯＮ膜パターンを除去するため
のエッチングガスが、導電膜のパターニング用のエッチ
ングガスにＦを含むガスを添加したものである。

【００１４】この発明の請求項３に係る半導体装置の製
造方法は、Ｆを含むガスが、ＣＦ_４，ＣＨＦ_３，Ｓ
Ｆ_６，ＣＨ_２Ｆ_２，ＮＦ_３ガスのいずれかであるように
したものである。

【００１５】この発明の請求項４に係る半導体装置の製
造方法は、シリコン基板上に導電膜、絶縁膜、プラズマ
ＳｉＯＮ膜を順次形成する工程と、上記プラズマＳｉＯ
Ｎ膜上にレジストパターンを形成し、上記レジストパタ
ーンをマスクとして上記プラズマＳｉＯＮ膜および絶縁
膜をエッチングして、プラズマＳｉＯＮ膜パターンおよ
び絶縁膜パターンを形成する工程と、上記レジストパタ
ーンを除去する工程と、上記プラズマＳｉＯＮ膜パター
ンを絶縁化する工程と、上記絶縁化されたプラズマＳｉ
ＯＮ膜パターンおよび絶縁膜パターンをマスクとして上
記導電膜をパターニングする工程とを備えるようにした
ものである。

【００１６】この発明の請求項５に係る半導体装置の製
造方法は、プラズマＳｉＯＮ膜パターンを絶縁膜パター
ンとする工程が、上記プラズマＳｉＯＮ膜パターンを酸
化あるいは還元する工程であるようにしたものである。

【００１７】この発明の請求項６に係る半導体装置の製
造方法は、プラズマＳｉＯＮ膜パターンを酸化する工程
が、上記プラズマＳｉＯＮ膜パターンをＯ_２プラズマ処
理する工程であるようにしたものである。

【００１８】この発明の請求項７に係る半導体装置の製
造方法は、プラズマＳｉＯＮ膜パターンを還元する工程
が、上記プラズマＳｉＯＮ膜パターンをＨ_２、Ｈ_２Ｓ，
ＢＣｌ_３のうちのいずれかでプラズマ処理する工程であ
るようにしたものである。

【００１９】この発明の請求項８に係る半導体装置の製
造方法は、レジストパターンを除去する工程とプラズマ
ＳｉＯＮ膜パターンを酸化して絶縁膜化する工程とは、
同一の装置を用い、上記レジストパターンの除去後に連
続して上記プラズマＳｉＯＮ膜パターンの酸化を行なう
ようにしたものである。

【００２０】この発明の請求項９に係る半導体装置の製
造方法は、パターニングされた導電膜が、下部にゲート
絶縁膜を備えたゲート電極であるようにしたものであ
る。

【００２１】

【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１におけるゲート電極の形成方法を示す工程
断面図である。図に従って順次説明を行なう。

【００２２】まず、図１（ａ）に示すように、シリコン
基板１上にゲート絶縁膜２を縦型酸化炉を用いて７５オ
ングストローム程度成膜する。さらに、ゲート電極材料
として、導電膜であるポリシリコン膜３を縦型減圧ＣＶ
Ｄ装置を用いて２０００オングストローム程度の膜厚で
成膜する。さらにその上に、ゲート電極加工時において
マスクとなるシリコン酸化膜４を縦型減圧ＣＶＤ装置に
て６００オングストローム程度の膜厚で成膜する。

【００２３】その後、写真製版時に下地膜からの反射を
防止するための反射防止膜として、Ｐ−ＳｉＯＮ膜５を
プラズマＣＶＤ装置にて５００オングストローム程度の
膜厚で成膜する。最後に、フォトレジストを約４０００
オングストローム程度の膜厚で塗布して露光、現像を行
ないゲート電極形成のためのレジストパターン６を形成
する。

【００２４】次に、図１（ｂ）に示すように、レジスト
パターン６をマスクとしてＰ−ＳｉＯＮ膜５およびシリ
コン酸化膜４をエッチングして、Ｐ−ＳｉＯＮ膜パター
ン５ａ、シリコン酸化膜パターン４ａを形成する。この
エッチングには、電極が平行平板型で、４００ｋＨｚの
周波数のＲＦ電源を搭載し、プラズマを用いたドライエ
ッチング装置を使用し、ＣＦ_４／Ｏ_２／Ａｒ＝６０／２
０／８００ｓｃｃｍの比率のエッチングガスを用い、２
００ｍＴｏｒｒの圧力でＲＦ電源１０００Ｗを投入して
行なう。このとき、エッチングガスとしてはＣＨＦ_３／
Ｏ_２／Ａｒ，ＣＦ_４／Ｏ_２／Ａｒ，ＣＨＦ_３／ＣＦ_４／
Ｏ_２／Ａｒ，Ｃ_４Ｆ_８／Ｏ_２／Ａｒ等の少なくともＦを
含んだガスを使用する。

【００２５】その後、ドライアッシング装置を用いてＯ
_２／Ｎ_２＝９５０／５０ｓｃｃｍのガス，１Ｔｏｒｒ，
マイクロ波電力１．５ｋｗ、ステージ温度２００℃の条
件で処理を行ない、レジストパターン６を除去する。

【００２６】次に、図１（ｃ）に示すように、ゲート電
極を形成するためのエッチング装置を用いて第１のステ
ップとして、まずＰ−ＳｉＯＮ膜パターン５ａを除去
し、続いて第２のステップとして、同じエッチング装置
を用いてシリコン酸化膜４ａをマスクとしてポリシリコ
ン膜３をエッチングしてゲート電極３ａを形成する。

【００２７】このとき、ゲート電極を形成するためのエ
ッチング装置は平行平板タイプのＥＣＲエッチング装置
を用い、第１のステップとしてＣｌ_２／Ｏ_２にＣＦ_４を
添加したガスＣｌ_２／Ｏ_２／ＣＦ_４＝１０／５／４０ｓ
ｃｃｍを用い、圧力0．４Ｐａ、上部、下部電極のパワ
ーはそれぞれ５００Ｗ、３０Ｗの条件でＰ−ＳｉＯＮ膜
パターン５ａを除去する。このＣｌ_２／Ｏ_２／ＣＦ_４の
ガスはＰ−ＳｉＯＮ膜５はエッチングするがポリシリコ
ン膜３との選択比は充分得られるものである。また、今
回はＣＦ_４を添加した例を示したが、Ｆを含んでいるＣ
ＨＦ_３，ＳＦ_６，ＣＨ_２Ｆ_２，ＮＦ_３ガスを添加しても
同種の効果が得られる。

【００２８】その後、同じエッチング装置で、第２のス
テップとしてＣｌ_２／Ｏ_２ガスに切り替えて、シリコン
酸化膜パターン４ａをマスクとしてポリシリコン膜３を
エッチングしてゲート電極３ａを形成する。Ｃｌ_２／Ｏ
_２ガスの他にＨＢｒ／Ｏ_２を使用しても良い。但し、下
地のゲート絶縁膜２が極薄であるため下地のゲート絶縁
膜２との選択比が充分とれるガスでなくてはならない。

【００２９】このようにすれば、反射防止膜であるＰ−
ＳｉＯＮ膜パターン５ａの除去工程をゲート電極３ａの
形成工程と同一のエッチング装置において、ガスを切り
替えることで行え、繁雑なゲート電極３ａ形成工程を簡
略化することができる。

【００３０】実施の形態２．上記実施の形態１では他の
工程と同じ装置を使用することでＰ−ＳｉＯＮ膜除去工
程の簡略化を図る方法について説明を行なったが、ここ
ではＰ−ＳｉＯＮ膜を除去せずに、絶縁化して残存させ
る方法について説明する。図２および３はこの発明の実
施の形態２のゲート電極形成方法を示す工程断面図であ
る。図に従って順次説明を行なう。

【００３１】まず、図２（ａ）に示すように、シリコン
基板１上にゲート絶縁膜２を縦型酸化炉を用いて７５オ
ングストローム程度の膜厚で成膜する。さらに、ゲート
電極材料として、ポリシリコン膜３を縦型減圧ＣＶＤ装
置を用いて２０００オングストローム程度の膜厚で成膜
する。さらにその上に、ゲート電極加工時においてマス
クとなるシリコン酸化膜４を縦型減圧ＣＶＤ装置にて６
００オングストローム程度の膜厚で成膜する。

【００３２】その後、写真製版時に下地膜からの反射を
防止するための反射防止膜として、Ｐ−ＳｉＯＮ膜５を
プラズマＣＶＤ装置にて５００オングストローム程度の
膜厚で成膜する。最後に、フォトレジストを約４０００
オングストローム程度の膜厚で塗布して露光、現像を行
ないゲート電極形成のためのレジストパターン６を形成
する。

【００３３】次に、図２（ｂ）に示すように、レジスト
パターン６をマスクとしてＰ−ＳｉＯＮ膜５およびシリ
コン酸化膜４をエッチングして、Ｐ−ＳｉＯＮ膜パター
ン５ａ、シリコン酸化膜パターン４ａを形成する。この
エッチングには、電極が平行平板型で、４００ｋＨｚの
周波数のＲＦ電源を搭載し、プラズマを用いたドライエ
ッチング装置を使用し、ＣＦ_４／Ｏ_２／Ａｒ＝６０／２
０／８００ｓｃｃｍの比率のエッチングガスを用い、２
００ｍＴｏｒｒの圧力でＲＦ電源１０００Ｗを投入して
行なう。このとき、エッチングガスとしてはＣＨＦ_３／
Ｏ_２／Ａｒ，ＣＦ_４／Ｏ_２／Ａｒ，ＣＨＦ_３／ＣＦ_４／
Ｏ_２／Ａｒ，Ｃ_４Ｆ_８／Ｏ_２／Ａｒ等の少なくともＦを
含んだガスを使用する。

【００３４】その後、ドライアッシング装置を用いてＯ
_２／Ｎ_２＝９５０／５０ｓｃｃｍのガス，１Ｔｏｒｒ，
マイクロ波電力１．５ｋｗ、ステージ温度２００℃の条
件で処理を行ない、レジストパターン６を除去する。

【００３５】次に、図３（ａ）に示すように、レジスト
パターン６の除去工程に続いて、同じアッシング装置を
用い、レジストパターン６のアッシング除去条件に加
え、下部電極（ウエハを載置している方の電極）に高周
波を印加し、マイクロ波放電で酸素プラズマを発生させ
る。その後、下部電極に印加したＲＦ電力によって酸素
イオンをウエハの方に引き寄せ、積極的にＰ−ＳｉＯＮ
膜パターン５ａと反応させる。

【００３６】その結果、Ｓｉリッチの膜であるＰ−Ｓｉ
ＯＮ膜はＯリッチの膜へと組成変形し、絶縁化されたＰ
−ＳｉＯＮ膜パターン７が形成される。今回の実験条件
は、圧力１Ｔｏｒｒ，マイクロ波電力１．５ｋｗ，下部
電力５００Ｗ，Ｏ_２／Ｎ_２＝９５０／５０ｓｃｃｍ，ス
テージ温度２００℃で行なった。

【００３７】その後、図３（ｂ）に示すように、平行平
板タイプのＥＣＲエッチング装置を使用し、Ｃｌ_２／Ｏ
_２ガスを用いて、絶縁化されたＰ−ＳｉＯＮ膜パターン
７およびシリコン酸化膜パターン４ａをマスクとして、
ポリシリコン膜３をエッチングしてゲート電極３ａを形
成する。Ｃｌ_２／Ｏ_２ガスの他にＨＢｒ／Ｏ_２を使用し
ても良い。下地のゲート絶縁膜２が極薄であるため下地
選択比の充分とれるガスでなくてはならない。

【００３８】このように、反射防止膜であるＰ−ＳｉＯ
Ｎ膜パターン５ａを導電性膜から絶縁膜に変化させるこ
とによって、Ｐ−ＳｉＯＮ膜パターン５ａを除去する工
程を不要とできる。それにより、ゲート電極３ａの出来
上がり形状への負担を軽減でき、プロセスマージンを拡
大できる。

【００３９】また、反射防止膜であるＰ−ＳｉＯＮ膜パ
ターン５ａの絶縁膜化はレジストパターン６の除去工程
と同一のアッシング装置で連続して行なうことができ、
繁雑なゲート電極３ａ形成工程を簡略化することができ
る。

【００４０】また、Ｐ−ＳｉＯＮ膜５を絶縁膜化する方
法としては、酸化炉を用いて酸化しても良い。また、Ｒ
ＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）
によってＨ_２／Ｏ_２雰囲気で酸化しても良い。更に、Ｐ
−ＳｉＯＮ膜パターン５ａの絶縁膜化はゲート電極３ａ
形成前に行なった例を示したが、ポリシリコン膜３をエ
ッチングしてゲート電極３ａを形成した後に行なっても
良い。つまり、次の層間絶縁膜を堆積する工程の前であ
れば良い。

【００４１】実施の形態３．上記実施の形態２ではＰ−
ＳｉＯＮ膜を絶縁化する方法としてＰ−ＳｉＯＮ膜を酸
化する方法について説明を行なったが、ここではＰ−Ｓ
ｉＯＮ膜を還元する方法について説明する。

【００４２】まず、上記実施の形態２と同様に図２
（ａ）に示すように、ゲート電極形成のための膜を順次
形成して、Ｐ−ＳｉＯＮ膜５の上にレジストパターン６
を形成する。次に、図２（ｂ）に示すように、レジスト
パターン６をマスクとしてＰ−ＳｉＯＮ膜５およびシリ
コン酸化膜４をエッチングして、Ｐ−ＳｉＯＮ膜パター
ン５ａ、シリコン酸化膜パターン４ａを形成する。その
後、ドライアッシング装置を用いてレジストパターン６
を除去する。

【００４３】次に、図４（ａ）に示すように、Ｐ−Ｓｉ
ＯＮ膜パターン５ａを絶縁化するのであるが、ここでは
Ｐ−ＳｉＯＮ膜パターン５ａを窒化して絶縁化する。そ
の窒化方法について説明する。レジストパターン６を除
去する際に用いたアッシング装置とは別の２周波タイプ
の平行平板型エッチング装置を用いる。圧力２０ｍＴｏ
ｒｒ，上部／下部電力＝１０００Ｗ／５００Ｗ，Ｈ_２＝
３００ｓｃｃｍ，下部電極温度２０℃の条件で、Ｈ_２プ
ラズマを発生させる。このプラズマ処理によってＰ−Ｓ
ｉＯＮ膜は還元されて絶縁物となり、絶縁化されたＰ−
ＳｉＯＮ膜パターン８を形成する。

【００４４】このとき、Ｈ_２プラズマ処理ばかりでな
く、Ｈ_２Ｓ，ＢＣｌ_３プラズマ処理を行なっても同様に
Ｐ−ＳｉＯＮ膜５を還元して絶縁化することができる。
また、ＲＴＰによってＨ_２雰囲気で窒化しても良い。

【００４５】その後、図４（ｂ）に示すように、絶縁化
されたＰ−ＳｉＯＮ膜パターン８およびシリコン酸化膜
パターン４ａをマスクとして、ポリシリコン膜３をエッ
チングしてゲート電極３ａを形成する。

【００４６】このように、反射防止膜であるＰ−ＳｉＯ
Ｎ膜パターン５ａを導電性膜から絶縁膜に変化させるこ
とによって、Ｐ−ＳｉＯＮ膜パターン５ａを除去する工
程を不要とできる。それにより、ゲートの出来上がり形
状への負担を軽減でき、プロセスマージンを拡大でき
る。

【００４７】

【発明の効果】以上のようにこの発明によれば、プラズ
マＳｉＯＮ膜パターンを除去する工程と導電膜をパター
ニングする工程とは、同一の装置を用い、エッチングガ
スを替えることで上記プラズマＳｉＯＮ膜パターンの除
去後に連続して上記導電膜のパターニングを行なうよう
にしたので、装置を替えることなくプラズマＳｉＯＮ膜
パターンを除去することができ、導電膜のパターニング
工程を簡略化することができる。

【００４８】また、プラズマＳｉＯＮ膜パターンを除去
するためのエッチングガスが、導電膜のパターニング用
のエッチングガスにＦを含むガスを添加したものである
ので、簡単にガスを切り替えることができ、導電膜のパ
ターニング工程を簡略化することができる。

【００４９】また、Ｆを含むガスが、ＣＦ_４，ＣＨ
Ｆ_３，ＳＦ_６，ＣＨ_２Ｆ_２，ＮＦ_３ガスのいずれかであ
るようにしたので、容易にガスを得ることができる。

【００５０】また、シリコン基板上に導電膜、絶縁膜、
プラズマＳｉＯＮ膜を順次形成する工程と、上記プラズ
マＳｉＯＮ膜上にレジストパターンを形成し、上記レジ
ストパターンをマスクとして上記プラズマＳｉＯＮ膜お
よび絶縁膜をエッチングして、プラズマＳｉＯＮ膜パタ
ーンおよび絶縁膜パターンを形成する工程と、上記レジ
ストパターンを除去する工程と、上記プラズマＳｉＯＮ
膜パターンを絶縁化する工程と、上記絶縁化されたプラ
ズマＳｉＯＮ膜パターンおよび絶縁膜パターンをマスク
として上記導電膜をパターニングする工程とを備えるよ
うにしたので、プラズマＳｉＯＮ膜パターンの除去を不
要とすることができ、導電膜パターンの出来上がり形状
への負担を軽減でき、プロセスマージンを拡大できる。

【００５１】また、プラズマＳｉＯＮ膜パターンを絶縁
膜パターンとする工程が、上記プラズマＳｉＯＮ膜パタ
ーンを酸化あるいは還元する工程であるようにしたの
で、プラズマＳｉＯＮ膜パターンを容易に絶縁化するこ
とができる。

【００５２】また、プラズマＳｉＯＮ膜パターンを酸化
する工程が、上記プラズマＳｉＯＮ膜パターンをＯ_２プ
ラズマ処理する工程であるようにしたので、プラズマＳ
ｉＯＮ膜パターンを容易に絶縁化することができる。

【００５３】また、プラズマＳｉＯＮ膜パターンを還元
する工程が、上記プラズマＳｉＯＮ膜パターンをＨ_２、
Ｈ_２Ｓ，ＢＣｌ_３のうちのいずれかでプラズマ処理する
工程であるようにしたので、プラズマＳｉＯＮ膜パター
ンを容易に絶縁化することができる。

【００５４】また、レジストパターンを除去する工程と
プラズマＳｉＯＮ膜パターンを酸化して絶縁化する工程
とは、同一の装置を用い、上記レジストパターンの除去
後に連続して上記プラズマＳｉＯＮ膜パターンの酸化を
行なうようにしたので、Ｐ−ＳｉＯＮ膜パターンの絶縁
膜化はレジストパターンの除去工程と同一のアッシング
装置で連続して行なうことができ、導電膜のパターニン
グ工程を簡略化することができる。

【００５５】また、パターニングされた導電膜が、下部
にゲート絶縁膜を備えたゲート電極であるようにしたの
で、ゲート電極の形成工程を簡略化することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１のゲート電極の形成
方法を示す工程断面図である。

【図２】 この発明の実施の形態２のゲート電極の形成
方法を示す工程断面図である。

【図３】 この発明の実施の形態２ののゲート電極の形
成方法を示す工程断面図である。

【図４】 この発明の実施の形態３のゲート電極の形成
方法を示す工程断面図である。

【図５】 従来のゲート電極の形成方法を示す工程断面
図である。

【図６】 従来のゲート電極の形成方法を示す工程断面
図である。

【符号の説明】

１ シリコン基板、２ ゲート絶縁膜、３ ポリシリコ
ン膜、４ シリコン酸化膜、５ Ｐ−ＳｉＯＮ膜、６
レジストパターン、３ａ ゲート電極、４ａ シリコン
酸化膜パターン、５ａ Ｐ−ＳｉＯＮ膜パターン、７，
８ 絶縁化されたＰ−ＳｉＯＮ膜パターン。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺谷 昭美 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 4M104 AA01 BB01 CC05 DD43 DD65 DD67 DD71 DD78 DD79 DD80 DD86 EE03 EE05 EE14 EE16 GG09 HH20 5F004 AA05 BA04 BB11 CA01 CA02 CA03 DA00 DA01 DA04 DA16 DA23 DA25 DA26 DB02 DB03 EA06 EA22 EA28 5F140 AA40 BA01 BE07 BF01 BF04 BG19 BG20 BG26 BG28 BG38 BG39 BG41 BG58 CE10 CE13 CE14 CE16

Claims (9)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上に導電膜、絶縁膜、プラ
   ズマＳｉＯＮ膜を順次形成する工程と、上記プラズマＳ
   ｉＯＮ膜上にレジストパターンを形成し、上記レジスト
   パターンをマスクとして上記プラズマＳｉＯＮ膜および
   絶縁膜をエッチングして、プラズマＳｉＯＮ膜パターン
   および絶縁膜パターンを形成する工程と、上記レジスト
   パターンを除去する工程と、上記プラズマＳｉＯＮ膜パ
   ターンを除去する工程と、上記絶縁膜パターンをマスク
   として上記導電膜をパターニングする工程とを備えた半
   導体装置の製造方法において、 上記プラズマＳｉＯＮ膜パターンを除去する工程と上記
   導電膜をパターニングする工程とは、同一の装置を用
   い、エッチングガスを替えることで上記プラズマＳｉＯ
   Ｎ膜パターンの除去後に連続して上記導電膜のパターニ
   ングを行なうようにしたことを特徴とする半導体装置の
   製造方法。
2. 【請求項２】 プラズマＳｉＯＮ膜パターンを除去する
   ためのエッチングガスが、導電膜のパターニング用のエ
   ッチングガスにＦを含むガスを添加したことを特徴とす
   る請求項１に記載の半導体装置の製造方法。
3. 【請求項３】 Ｆを含むガスが、ＣＦ_４，ＣＨＦ_３，Ｓ
   Ｆ_６，ＣＨ_２Ｆ_２，ＮＦ_３ガスのいずれかであることを
   特徴とする請求項２に記載の半導体装置の製造方法。
4. 【請求項４】 シリコン基板上に導電膜、絶縁膜、プラ
   ズマＳｉＯＮ膜を順次形成する工程と、上記プラズマＳ
   ｉＯＮ膜上にレジストパターンを形成し、上記レジスト
   パターンをマスクとして上記プラズマＳｉＯＮ膜および
   絶縁膜をエッチングして、プラズマＳｉＯＮ膜パターン
   および絶縁膜パターンを形成する工程と、上記レジスト
   パターンを除去する工程と、上記プラズマＳｉＯＮ膜パ
   ターンを絶縁化する工程と、上記絶縁化されたプラズマ
   ＳｉＯＮ膜パターンおよび絶縁膜パターンをマスクとし
   て上記導電膜をパターニングする工程とを備えたことを
   特徴とする半導体装置の製造方法。
5. 【請求項５】 プラズマＳｉＯＮ膜パターンを絶縁化す
   る工程が、上記プラズマＳｉＯＮ膜パターンを、酸化あ
   るいは還元する工程であることを特徴とする請求項４に
   記載の半導体装置の製造方法。
6. 【請求項６】 プラズマＳｉＯＮ膜パターンを酸化する
   工程が、上記プラズマＳｉＯＮ膜パターンをＯ_２プラズ
   マ処理する工程であることを特徴とする請求項５に記載
   の半導体装置の製造方法。
7. 【請求項７】 プラズマＳｉＯＮ膜パターンを還元する
   工程が、上記プラズマＳｉＯＮ膜パターンをＨ_２、Ｈ_２
   Ｓ，ＢＣｌ_３のうちのいずれかでプラズマ処理する工程
   であることを特徴とする請求項５に記載の半導体装置の
   製造方法。
8. 【請求項８】 レジストパターンを除去する工程とプラ
   ズマＳｉＯＮ膜パターンを酸化して絶縁化する工程と
   は、同一の装置を用い、上記レジストパターン除去後に
   連続して上記プラズマＳｉＯＮ膜パターンの酸化を行な
   うようにしたことを特徴とする請求項６に記載の半導体
   装置の製造方法。
9. 【請求項９】 パターニングされた導電膜が、下部にゲ
   ート絶縁膜を備えたゲート電極であることを特徴とする
   請求項１ないし８のいずれかに記載の半導体装置の製造
   方法。