JP2002064101A - クロム層を有する配線の形成方法 - Google Patents

クロム層を有する配線の形成方法

Info

Publication number
JP2002064101A
JP2002064101A JP2000249216A JP2000249216A JP2002064101A JP 2002064101 A JP2002064101 A JP 2002064101A JP 2000249216 A JP2000249216 A JP 2000249216A JP 2000249216 A JP2000249216 A JP 2000249216A JP 2002064101 A JP2002064101 A JP 2002064101A
Authority
JP
Japan
Prior art keywords
resist pattern
chromium
layer
wiring
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000249216A
Other languages
English (en)
Inventor
Yasuo Koshizuka
靖雄 腰塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2000249216A priority Critical patent/JP2002064101A/ja
Publication of JP2002064101A publication Critical patent/JP2002064101A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 クロム配線をウェットエッチングにより形成
する際のレジストパターンの表面変質層等をそれ専用の
装置を用いることなく取り除くことができるようにす
る。 【解決手段】 基板上に成膜されたクロム層上にレジス
トパターンが形成された対象物をクロムウェットエッチ
ング部23内に搬入し、硝酸セリウム第2アンモンと過
塩素酸を含有する混酸を用い、レジストパターンをマス
クとしてクロム層をウェットエッチングすることによ
り、クロム配線を形成する。次に、対象物を後処理部2
4内に搬入し、硝酸、酢酸、燐酸を含有する混酸(硝酸
は数wt%含有)を用いて後処理を行い、レジストパタ
ーンの表面変質層等を取り除く。次に、対象物をレジス
ト剥離部33内に搬入し、アミンを含有するレジスト剥
離液を用いてウェットエッチングすることにより、レジ
ストパターンを剥離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はクロム層を有する
配線の形成方法に関する。
【0002】
【従来の技術】例えば、アクティブマトリクス型の液晶
表示装置には、ITO(インジウム−錫酸化物)からな
る画素電極をスイッチング素子としての薄膜トランジス
タのトップ側に位置させた構造のもの、つまりTOP−
ITO構造といわれるものが開発されている。このよう
な構造の液晶表示装置において、画素電極および薄膜ト
ランジスタ等を備えたアクティブ基板を製造する場合、
配向膜の形成等もあるが、一応、画素電極の形成が最後
となる。
【0003】一方、アクティブ基板上に走査信号ライン
やデータ信号ライン等をAl(アルミニウム)系金属に
よって形成しているが、これらの一端部からなる接続パ
ッドを露出させた状態で、ITO層をウェットエッチン
グによりパターニングして画素電極を形成すると、露出
された接続パッドがITOのエッチング液と反応して容
易に溶解してしまう。また、Al系金属層およびITO
層とITOのエッチング液とが接触共存すると、Al系
金属層が酸化されるとともにITO層が還元され(Al
−ITO電池反応)、両者が共に激しく腐食されてしま
う。
【0004】そこで、以上のような不都合を解消するた
めに、走査信号ラインやデータ信号ライン等を、ITO
のエッチング液と反応せず、且つ、ITOとの間で電池
反応しない、クロムのみによって形成することが考えら
れている。次に、このような場合の従来のクロム配線の
形成方法の一例について、図6を参照して説明する。こ
の場合、図6(a)はクロムウェットエッチング装置の
概略構成図を示し、図6(b)はハーフアッシング装置
の概略構成図を示し、図6(c)はレジスト剥離装置の
概略構成図を示したものである。
【0005】まず、クロムウェットエッチング装置1の
ローダー部2内に、図示していないが、ガラス等からな
るアクティブ基板上に成膜されたクロム層上にレジスト
パターンが形成されたもの(以下、対象物という。)を
搬入する。次に、この搬入された対象物をクロムウェッ
トエッチング部3内に搬入し、硝酸セリウム第2アンモ
ンと過塩素酸を含有する混酸を用い、レジストパターン
をマスクとしてクロム層をウェットエッチングすること
により、クロム配線を形成する。次に、対象物を水洗部
4内に搬入し、水洗を行い、次いで乾燥部5内に搬入
し、乾燥を行い、次いでアンローダー部6内に搬入し、
次いでアンローダー部6外に搬出する。
【0006】ところで、クロムウェットエッチング部3
において、硝酸セリウム第2アンモンと過塩素酸を含有
する混酸を用い、レジストパターンをマスクとしてクロ
ム層をウェットエッチングすると、レジストパターンの
表面が変質したり同表面に析出物が析出したりする。こ
の表面変質層等は、レジストパターンを剥離しにくくす
るので、レジストパターンを剥離する前に取り除く必要
がある。
【0007】そこで、次に、対象物をハーフアッシング
装置7のローダー部8内に搬入する。次に、この搬入さ
れた対象物をハーフアッシング部9内に搬入し、酸素プ
ラズマによるハーフアッシングにより、レジストパター
ンの表面変質層等を取り除く。次に、対象物をアンロー
ダー部10内に搬入し、次いでアンローダー部10外に
搬出する。
【0008】次に、対象物をレジスト剥離装置11のロ
ーダー部12内に搬入する。次に、この搬入された対象
物をレジスト剥離部13内に搬入し、アミンを含有する
レジスト剥離液を用いてウェットエッチングすることに
より、レジストパターンを剥離する。次に、対象物を水
洗部14内に搬入し、水洗を行い、次いで乾燥部15内
に搬入し、乾燥を行い、次いでアンローダー部16内に
搬入し、次いでアンローダー部16外に搬出する。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
このようなクロム配線の形成方法では、レジストパター
ンの表面変質層等を取り除くためにハーフアッシング装
置7を必要とするので、設備費が嵩むという問題があ
る。また、クロムウェットエッチング装置1のアンロー
ダー部6外に搬出された対象物をハーフアッシング装置
7のローダー部8内に搬入し、ハーフアッシング装置8
のアンローダー部10外に搬出された対象物をレジスト
剥離装置11のローダー部12内に搬入しなければなら
ず、手間がかかり、スループットが低下するという問題
がある。この発明の課題は、レジストパターンの表面変
質層等をそれ専用の装置を用いることなく取り除くこと
ができるようにすることである。
【0010】
【課題を解決するための手段】請求項1に記載の発明
は、クロム層を有する配線を形成するに際し、クロム層
をその上に形成されたレジストパターンをマスクとして
ウェットエッチングした後、酸性溶液を用いて前記レジ
ストパターンの表面変質層等を取り除き、前記レジスト
パターンを剥離液により剥離するようにしたものであ
る。請求項2に記載の発明は、請求項1に記載の発明に
おいて、前記酸性溶液として硝酸溶液を用いるようにし
たものである。請求項3に記載の発明は、請求項1に記
載の発明において、前記酸性溶液として弗酸溶液を用い
るようにしたものである。請求項4に記載の発明は、ア
クティブ基板上に、薄膜トランジスタに接続される少な
くともクロム層を有する配線を形成するに際し、クロム
層上にレジストパターンを形成し、該レジストパターン
をマスクとして前記クロム層をウェットエッチングした
後、酸性溶液を用いて前記レジストパターンの表面変質
層等を取り除き、前記レジストパターンを剥離液により
剥離するようにしたものである。そして、請求項1また
は4に記載の発明によれば、クロム層をレジストパター
ンをマスクとしてウェットエッチングし、これに続いて
酸性溶液を用いて後処理を行うことにより、レジストパ
ターンの表面変質層等を取り除くことができるので、レ
ジストパターンの表面変質層等をそれ専用の装置を用い
ることなく取り除くことができる。
【0011】
【発明の実施の形態】図1はこの発明の一実施形態にお
けるクロム配線の形成方法を説明するために示すもの
で、(a)はクロムウェットエッチング装置の概略構成
図を示し、(b)はレジスト剥離装置の概略構成図を示
したものである。クロムウェットエッチング装置21
は、左側から右側に向かって順に、ローダー部22、ク
ロムウェットエッチング部23、後処理部24、水洗部
25、乾燥部26、アンローダー部27が配置された構
造となっている。レジスト剥離装置31は、左側から右
側に向かって順に、ローダー部32、レジスト剥離部3
3、水洗部34、乾燥部35、アンローダー部36が配
置された構造となっている。
【0012】次に、クロム配線を形成する対象物の一例
について、図2を参照して説明する。ガラス等からなる
アクティブ基板41の上面の所定の箇所にはアルミニウ
ム系金属からなるゲート電極42および走査信号ライン
(図示せず)等が形成されている。ゲート電極42等を
含むアクティブ基板41の上面全体にはゲート絶縁膜4
3および真性アモルファスシリコンからなる半導体薄膜
44が成膜されている。ゲート電極42上における半導
体薄膜44の上面の所定の箇所にはチャネル保護膜45
が形成されている。チャネル保護膜45を含む半導体薄
膜44の上面全体にはn型アモルファスシリコン層46
およびクロム層47が成膜されている。クロム層47の
上面の所定の箇所にはレジストパターン48a、48b
が形成されている。この場合、レジストパターン48a
はソース電極を形成するためのものであり、レジストパ
ターン48bはドレイン電極およびデータ信号ライン等
を形成するためのものである。なお、図2に示すもの
を、以下、対象物40という。
【0013】さて、対象物40にクロム配線を形成する
場合には、まず、対象物40をクロムウェットエッチン
グ装置21のローダー部22内に搬入する。次に、この
搬入された対象物40をクロムウェットエッチング部2
3内に搬入し、硝酸セリウム第2アンモンと過塩素酸を
含有する混酸を用い、レジストパターン48a、48b
をマスクとしてクロム層47をウェットエッチングする
ことにより、図3に示すように、レジストパターン48
a下にソース電極(クロム配線)47aを形成するとと
もに、レジストパターン48b下にドレイン電極(クロ
ム配線)47bおよびデータ信号ライン(クロム配線、
図示せず)等を形成する。
【0014】次に、対象物40を後処理部24内に搬入
し、硝酸、酢酸、燐酸を含有する混酸(硝酸は数wt%
含有)を用いて後処理を行い、レジストパターン48
a、48bの表面変質層等を取り除く。次に、対象物4
0を水洗部25内に搬入し、水洗を行い、次いで乾燥部
26内に搬入し、乾燥を行い、次いでアンローダー部2
7内に搬入し、次いでアンローダー部27外に搬出す
る。
【0015】次に、対象物40をレジスト剥離装置31
のローダー部32内に搬入する。次に、この搬入された
対象物40をレジスト剥離部33内に搬入し、アミンを
含有するレジスト剥離液を用いてウェットエッチングす
ることにより、レジストパターン48a、48bを剥離
する(図4参照)。次に、対象物40を水洗部34内に
搬入し、水洗を行い、次いで乾燥部35内に搬入し、乾
燥を行い、次いでアンローダー部36内に搬入し、次い
でアンローダー部36外に搬出する。
【0016】このように、このクロム配線の形成方法で
は、クロム層47をレジストパターン48a、48bを
マスクとしてウェットエッチングし、これに続いて混酸
を用いて後処理を行うことにより、レジストパターン4
8a、48bの表面変質層等を取り除くことができるの
で、レジストパターン48a、48bの表面変質層等を
それ専用の装置を用いることなく取り除くことができ
る。この結果、従来のハーフアッシング装置を必要とせ
ず、設備費を低減することができ、また手間がかから
ず、スループットを向上することができる。また、後処
理部24における1つの対象物40に対する処理時間は
数十秒から1分程度である。これに対し、図6に示す従
来例のハーフアッシング装置7の場合には、数分であ
る。したがって、これによっても、処理時間が短縮さ
れ、スループットをより一層向上することができる。
【0017】ところで、上記実施形態の形成方法により
形成されたクロム配線47a、47bを光学顕微鏡で観
察したところ、レジスト残りが全く無かった。これに対
し、上記実施形態の形成方法のうち後処理部24による
後処理を行わなかった場合には、レジスト残りが顕著で
あった。これにより、上記実施形態の形成方法では、レ
ジストパターン48a、48bの表面変質層等を完全に
取り除くことができることが確認された。
【0018】ここで、図4に示す工程後の工程について
説明すると、図5に示すように、ソース電極47aおよ
びドレイン電極47b等をマスクとしてn型アモルファ
スシリコン層46および半導体薄膜44をウェットエッ
チングすることにより、ソース電極47a下およびドレ
イン電極47b下にオーミックコンタクト層46a、4
6bを形成するとともに、オーミックコンタクト層46
a、46b下およびチャネル保護膜45下に半導体薄膜
44を形成する。次に、ソース電極47aおよびドレイ
ン電極47b等を含むゲート絶縁膜43の上面全体にオ
ーバーコート膜51を形成する。次に、オーバーコート
膜51のソース電極47aに対応する部分にコンタクト
ホール52を形成する。次に、オーバーコート膜51の
上面の所定の箇所にITOからなる画素電極53をコン
タクトホール52を介してソース電極47aに接続させ
て形成する。
【0019】なお、上記実施形態では、後処理部24に
おいて、硝酸、酢酸、燐酸を含有する混酸を用いた場合
について説明したが、これに限定されるものではない。
例えば、硝酸、塩酸を含有する混酸を用いてもよく、ま
た硝酸水溶液等の他の硝酸溶液を用いてもよい。また、
弗化アンモニウムや弗酸水溶液等の弗酸溶液を用いても
よい。
【0020】また、上記実施形態では、ソース電極、ド
レイン電極およびデータ信号ライン等をクロムのみから
なる配線によって形成する場合について説明したが、配
線は、クロム層を有するものであれば、他の金属層及び
/又は半導体層との積層体にも適用することができるも
のであり、その場合には、クロム層をエッチング液でエ
ッチングした後、クロム層下の他の金属層及び/又は半
導体層をそれぞれ適宜なエッチング液でエッチングして
配線を形成し、この後、クロム層上に形成されたレジス
トパターンをこの発明の方法により剥離すればよい。ま
た、この発明の方法は、ゲート電極および走査信号ライ
ン等他の配線に対しても適用可能であることは当然であ
るが、さらに、液晶表示装置の配線に限らず、他の装置
の配線にも適用することができる。
【0021】
【発明の効果】以上説明したように、この発明によれ
ば、レジストパターンの表面変質層等をそれ専用の装置
を用いることなく取り除くことができるので、従来のハ
ーフアッシング装置を必要とせず、設備費を低減するこ
とができ、また手間がかからず、スループットを向上す
ることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態におけるクロム配線の形
成方法を説明するために示すもので、(a)はクロムウ
ェットエッチング装置の概略構成図、(b)はレジスト
剥離装置の概略構成図。
【図2】クロム配線を形成する対象物の一例の一部の断
面図。
【図3】図2に示す状態からクロム配線を形成した状態
の断面図。
【図4】図3に示す状態からレジストパターンを剥離し
た状態の断面図。
【図5】図4に示す工程後の工程を説明するために示す
断面図。
【図6】従来のクロム配線の形成方法の一例を説明する
ために示すもので、(a)はクロムウェットエッチング
装置の概略構成図、(b)はハーフアッシング装置の概
略構成図、(c)はレジスト剥離装置の概略構成図。
【符号の説明】
21 クロムウェットエッチング装置 22 ローダー部 23 クロムウェットエッチング部 24 後処理部 25 水洗部 26 乾燥部 27 アンローダー部 31 レジスト剥離装置 32 ローダー部 33 レジスト剥離部 34 水洗部 35 乾燥部 36 アンローダー部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 627C Fターム(参考) 2H092 HA02 HA06 JA24 JA34 JA41 JA46 JB22 JB31 KA05 MA18 NA27 5F033 GG04 HH04 HH07 HH38 JJ01 JJ38 KK04 KK07 MM05 QQ08 QQ19 VV15 XX33 XX34 5F043 AA26 BB18 CC16 GG02 5F110 CC07 DD02 EE03 GG02 GG15 HK04 HK09 HK16 HK21 NN02 NN12 QQ05

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 クロム層を有する配線を形成するに際
    し、クロム層をその上に形成されたレジストパターンを
    マスクとしてウェットエッチングした後、酸性溶液を用
    いて前記レジストパターンの表面変質層等を取り除き、
    前記レジストパターンを剥離液により剥離することを特
    徴とするクロム層を有する配線の形成方法。
  2. 【請求項2】 請求項1に記載の発明において、前記酸
    性溶液として硝酸溶液を用いることを特徴とするクロム
    層を有する配線の形成方法。
  3. 【請求項3】 請求項1に記載の発明において、前記酸
    性溶液として弗酸溶液を用いることを特徴とするクロム
    層を有する配線の形成方法。
  4. 【請求項4】 アクティブ基板上に、薄膜トランジスタ
    に接続される少なくともクロム層を有する配線を形成す
    るに際し、クロム層上にレジストパターンを形成し、該
    レジストパターンをマスクとして前記クロム層をウェッ
    トエッチングした後、酸性溶液を用いて前記レジストパ
    ターンの表面変質層等を取り除き、前記レジストパター
    ンを剥離液により剥離することを特徴とするクロム層を
    有する配線の形成方法。
JP2000249216A 2000-08-21 2000-08-21 クロム層を有する配線の形成方法 Pending JP2002064101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000249216A JP2002064101A (ja) 2000-08-21 2000-08-21 クロム層を有する配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000249216A JP2002064101A (ja) 2000-08-21 2000-08-21 クロム層を有する配線の形成方法

Publications (1)

Publication Number Publication Date
JP2002064101A true JP2002064101A (ja) 2002-02-28

Family

ID=18738990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000249216A Pending JP2002064101A (ja) 2000-08-21 2000-08-21 クロム層を有する配線の形成方法

Country Status (1)

Country Link
JP (1) JP2002064101A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415947B1 (ko) * 2001-04-13 2004-01-24 테크노세미켐 주식회사 크롬에천트의 조성물
JP2008034635A (ja) * 2006-07-28 2008-02-14 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
WO2011072188A3 (en) * 2009-12-11 2011-09-15 Advanced Technology Materials, Inc. Removal of masking material
US8367555B2 (en) 2009-12-11 2013-02-05 International Business Machines Corporation Removal of masking material
US10446389B2 (en) 2011-01-13 2019-10-15 Entegris, Inc. Formulations for the removal of particles generated by cerium-containing solutions
WO2020031404A1 (ja) * 2018-08-08 2020-02-13 株式会社ニコン トランジスタの製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415947B1 (ko) * 2001-04-13 2004-01-24 테크노세미켐 주식회사 크롬에천트의 조성물
JP2008034635A (ja) * 2006-07-28 2008-02-14 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
KR100890072B1 (ko) 2006-07-28 2009-03-24 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체
WO2011072188A3 (en) * 2009-12-11 2011-09-15 Advanced Technology Materials, Inc. Removal of masking material
US8367555B2 (en) 2009-12-11 2013-02-05 International Business Machines Corporation Removal of masking material
US10446389B2 (en) 2011-01-13 2019-10-15 Entegris, Inc. Formulations for the removal of particles generated by cerium-containing solutions
WO2020031404A1 (ja) * 2018-08-08 2020-02-13 株式会社ニコン トランジスタの製造方法
JPWO2020031404A1 (ja) * 2018-08-08 2021-08-12 株式会社ニコン トランジスタの製造方法
JP7127685B2 (ja) 2018-08-08 2022-08-30 株式会社ニコン トランジスタの製造方法
US11522145B2 (en) 2018-08-08 2022-12-06 Nikon Corporation Method for manufacturing transistor comprising removal of oxide film

Similar Documents

Publication Publication Date Title
US10224238B2 (en) Electrical components having metal traces with protected sidewalls
JP5593047B2 (ja) 液晶表示装置のアレイ基板の製造方法
KR100582483B1 (ko) Lcd 장치의 제조 방법
JP2865039B2 (ja) 薄膜トランジスタ基板の製造方法
CN106847704B (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
JP2002026011A (ja) パターン形成方法及び薄膜トランジスタの製造方法
US5925501A (en) Dark CF4 flash
JP4423353B2 (ja) コンタクトホール形成方法
JP2002064101A (ja) クロム層を有する配線の形成方法
JPH1068970A (ja) 液晶表示装置の製造方法及び液晶表示装置の構造
KR100744404B1 (ko) 액정표시장치의 어레이 기판 제조방법
JP5087825B2 (ja) アクティブ基板の製造方法
KR100856544B1 (ko) 박막트랜지스터 어레이 제조방법
KR100336890B1 (ko) 박막트랜지스터액정표시소자의제조방법
JP3413098B2 (ja) ドライエッチ基板の表面処理方法および装置
JP2814986B2 (ja) 配線パターンの形成方法
JP4613535B2 (ja) レジスト除去方法
JP3677956B2 (ja) 半導体装置の製造方法
JP2006024823A (ja) レジスト除去方法
JP6255334B2 (ja) フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法
JP2002129362A (ja) クロムパターンの形成方法および液晶表示装置の製造方法
JP2000195848A (ja) 半導体装置の製造方法
KR101574131B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100744396B1 (ko) 액정표시장치의 어레이기판의 제조방법
JP2000035678A (ja) パターン形成方法