JP2865039B2 - 薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板の製造方法Info
- Publication number
- JP2865039B2 JP2865039B2 JP33940095A JP33940095A JP2865039B2 JP 2865039 B2 JP2865039 B2 JP 2865039B2 JP 33940095 A JP33940095 A JP 33940095A JP 33940095 A JP33940095 A JP 33940095A JP 2865039 B2 JP2865039 B2 JP 2865039B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- metal
- tungsten
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 50
- 239000000758 substrate Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000010409 thin film Substances 0.000 title claims description 30
- 239000010408 film Substances 0.000 claims description 241
- 229910052751 metal Inorganic materials 0.000 claims description 129
- 239000002184 metal Substances 0.000 claims description 129
- 229910052721 tungsten Inorganic materials 0.000 claims description 85
- 239000010937 tungsten Substances 0.000 claims description 85
- 239000000126 substance Substances 0.000 claims description 64
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 53
- 239000007769 metal material Substances 0.000 claims description 49
- -1 tungsten nitride Chemical class 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 30
- 229910052715 tantalum Inorganic materials 0.000 claims description 27
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 27
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 238000004140 cleaning Methods 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 11
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 208000028659 discharge Diseases 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 52
- 239000000243 solution Substances 0.000 description 40
- 238000000206 photolithography Methods 0.000 description 29
- 230000006866 deterioration Effects 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000010828 elution Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 241001316062 Labeo victorianus Species 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置など
に応用される薄膜トランジスタ基板の製造方法に関し、
特に、低抵抗で信頼性の高い配線構造を有する薄膜トラ
ンジスタ基板の製造方法に関する。
に応用される薄膜トランジスタ基板の製造方法に関し、
特に、低抵抗で信頼性の高い配線構造を有する薄膜トラ
ンジスタ基板の製造方法に関する。
【０００２】
【従来の技術】近年、薄膜トランジスタ（Thin Film Tr
ansistor）（以下、ＴＦＴという）を応用した液晶表示
装置は市場のニーズにより大型化および高精細化が急速
に進んでおり、１０インチ以上の画面サイズ、０．２４
ｍｍ以下の画素ピッチを有するディスプレイが実用化さ
れている。
ansistor）（以下、ＴＦＴという）を応用した液晶表示
装置は市場のニーズにより大型化および高精細化が急速
に進んでおり、１０インチ以上の画面サイズ、０．２４
ｍｍ以下の画素ピッチを有するディスプレイが実用化さ
れている。
【０００３】図５はＴＦＴ応用の液晶表示装置の回路構
成例を示す模式図である。複数本のゲートバス配線９と
これらと直交するように設けられた複数のソースバス配
線１６との各交点にスイッチング素子としてＴＦＴ３０
が備えられている。ゲートバス配線９のなかで、例えば
ゲートバス配線Ｘｉが選択されると、これに連なるＴＦ
Ｔ３０のゲートは一斉にオンとなり、これらオンとなっ
たＴＦＴ３０のソースを通して、ソースバス配線１６か
ら画像情報に対応した信号電圧がＴＦＴ３０のドレイン
に伝達される。
成例を示す模式図である。複数本のゲートバス配線９と
これらと直交するように設けられた複数のソースバス配
線１６との各交点にスイッチング素子としてＴＦＴ３０
が備えられている。ゲートバス配線９のなかで、例えば
ゲートバス配線Ｘｉが選択されると、これに連なるＴＦ
Ｔ３０のゲートは一斉にオンとなり、これらオンとなっ
たＴＦＴ３０のソースを通して、ソースバス配線１６か
ら画像情報に対応した信号電圧がＴＦＴ３０のドレイン
に伝達される。
【０００４】ドレインには画素電極２５が接続されてお
り、この画素電極２５と液晶層２６を挟んで他方の基板
上に形成された対向電極２７との電位差により、液晶層
２６の光透過率を変化させることにより画像表示が行わ
れる。
り、この画素電極２５と液晶層２６を挟んで他方の基板
上に形成された対向電極２７との電位差により、液晶層
２６の光透過率を変化させることにより画像表示が行わ
れる。
【０００５】一方、ゲートバス配線Ｘｉが非選択状態に
なると、これに連なるＴＦＴ３０のゲートはオフとな
り、引き続きゲートバス配線Ｘｊが選択され上述と同様
な動作が行われる。なおゲートがオフとなった後も、画
素電極２５と対向電極２７との電位差は、次に同一のゲ
ートバス配線が選択されるまでは液晶層２６により保存
される。
なると、これに連なるＴＦＴ３０のゲートはオフとな
り、引き続きゲートバス配線Ｘｊが選択され上述と同様
な動作が行われる。なおゲートがオフとなった後も、画
素電極２５と対向電極２７との電位差は、次に同一のゲ
ートバス配線が選択されるまでは液晶層２６により保存
される。
【０００６】ところで、表示装置の大型化・高精細化に
伴い、配線長は長く、また配線幅は細くしなければなら
ないため、必然的に配線抵抗が増大することになる。配
線に供給される信号は、配線抵抗と配線に接続された各
種の寄生容量によって規定される時定数によって信号遅
延が発生する。配線抵抗が増大すれば、それだけ時定数
も大きくなるので、信号の立上がりおよび立下がり特性
の劣化が著しくなり、よって所定の時間内に正常な信号
を電極に伝達することが困難になる。
伴い、配線長は長く、また配線幅は細くしなければなら
ないため、必然的に配線抵抗が増大することになる。配
線に供給される信号は、配線抵抗と配線に接続された各
種の寄生容量によって規定される時定数によって信号遅
延が発生する。配線抵抗が増大すれば、それだけ時定数
も大きくなるので、信号の立上がりおよび立下がり特性
の劣化が著しくなり、よって所定の時間内に正常な信号
を電極に伝達することが困難になる。
【０００７】この問題を解決するために、配線の低抵抗
化が必要となるが、配線膜厚を厚くすることで配線抵抗
を低減させようとすると、電極端部が高段差になるた
め、後工程で成膜される各種薄膜の段差被覆性が劣化
し、この結果、断線欠陥の発生やゲート電極端部の段差
部での絶縁不良の増加などの問題が生じる。
化が必要となるが、配線膜厚を厚くすることで配線抵抗
を低減させようとすると、電極端部が高段差になるた
め、後工程で成膜される各種薄膜の段差被覆性が劣化
し、この結果、断線欠陥の発生やゲート電極端部の段差
部での絶縁不良の増加などの問題が生じる。
【０００８】したがって配線の低抵抗化を実現させるた
めには、配線をアルミニウム、モリブデン、タングステ
ンなどの比抵抗の小さな金属材料で形成する必要があ
る。ところが、これらの低抵抗金属は耐酸性に乏しいと
いう欠点があるので、後工程の例えば画素電極２５の形
成に用いられるエッチ液（Etchant ）として使用される
塩酸と硝酸の混合液などにより浸食されるという問題が
ある。
めには、配線をアルミニウム、モリブデン、タングステ
ンなどの比抵抗の小さな金属材料で形成する必要があ
る。ところが、これらの低抵抗金属は耐酸性に乏しいと
いう欠点があるので、後工程の例えば画素電極２５の形
成に用いられるエッチ液（Etchant ）として使用される
塩酸と硝酸の混合液などにより浸食されるという問題が
ある。
【０００９】さらに、上述のような低抵抗金属は耐薬品
性にも乏しく、フォトリソグラフィー工程に使用する現
像液・レジスト剥離液・洗浄液といった各種薬液に対し
て溶け出すため、これら薬液の劣化を速めるという問題
が発生する。
性にも乏しく、フォトリソグラフィー工程に使用する現
像液・レジスト剥離液・洗浄液といった各種薬液に対し
て溶け出すため、これら薬液の劣化を速めるという問題
が発生する。
【００１０】この問題を解決するための技術が、例えば
特開平３−７２３１９号公報に記載されている。図６
は、特開平３−７２３１９号公報に開示されたＴＦＴの
平面図であり、また図７には図６におけるＢ−Ｂ断面図
が示されている。
特開平３−７２３１９号公報に記載されている。図６
は、特開平３−７２３１９号公報に開示されたＴＦＴの
平面図であり、また図７には図６におけるＢ−Ｂ断面図
が示されている。
【００１１】この従来の薄膜トランジスタ基板（ＴＦ
Ｔ）では、図６に示されるように、ゲートバス配線６７
は第１のゲートバス配線６５および第２のゲートバス配
線６６から成り、第２のゲートバス配線６６は第１のゲ
ートバス配線６５を完全に覆うように形成されている。
第２のゲートバス配線６６から分岐してＴＦＴ３９のゲ
ート電極６２が設けられており、画素電極２５とＴＦＴ
３９とは、ドレイン電極６４によって接続されている。
Ｔ）では、図６に示されるように、ゲートバス配線６７
は第１のゲートバス配線６５および第２のゲートバス配
線６６から成り、第２のゲートバス配線６６は第１のゲ
ートバス配線６５を完全に覆うように形成されている。
第２のゲートバス配線６６から分岐してＴＦＴ３９のゲ
ート電極６２が設けられており、画素電極２５とＴＦＴ
３９とは、ドレイン電極６４によって接続されている。
【００１２】次に断面構成を図７を参照して説明する。
ガラス基板１上に第２のゲートバス配線６６から分岐し
て設けられたゲート電極６２が形成され、ゲート電極６
２を覆ってガラス基板１全面に窒化シリコンから成るゲ
ート絶縁膜１０が形成されている。ゲート電極６２上に
は上述のゲート絶縁膜１０を介して、アモルファスシリ
コンから成る半導体層１１が形成され、半導体層１１上
にはｎ型アモルファスシリコンから成るコンタクト層１
２が形成されている。コンタクト層１２は、半導体層１
１とその上に形成されるソース電極６３およびドレイン
電極６４とのオーミックコンタクトをとるために設けら
れている。ソース電極６３はソースバス配線６１から分
岐して形成されている。ドレイン電極６４の端部には画
素電極２５が重畳されている。
ガラス基板１上に第２のゲートバス配線６６から分岐し
て設けられたゲート電極６２が形成され、ゲート電極６
２を覆ってガラス基板１全面に窒化シリコンから成るゲ
ート絶縁膜１０が形成されている。ゲート電極６２上に
は上述のゲート絶縁膜１０を介して、アモルファスシリ
コンから成る半導体層１１が形成され、半導体層１１上
にはｎ型アモルファスシリコンから成るコンタクト層１
２が形成されている。コンタクト層１２は、半導体層１
１とその上に形成されるソース電極６３およびドレイン
電極６４とのオーミックコンタクトをとるために設けら
れている。ソース電極６３はソースバス配線６１から分
岐して形成されている。ドレイン電極６４の端部には画
素電極２５が重畳されている。
【００１３】この特開平３−７２３１９号公報に開示の
技術の特徴は、まず低抵抗の金属材料で第１のゲートバ
ス配線を形成し、次にタンタル等の耐酸性に優れた金属
材料を用いて、第１のゲートバス配線を完全に覆った形
で第２のゲートバス配線を形成することにより、ゲート
バス配線の低抵抗化と後工程で用いるエッチ液による浸
食の防止とを可能にした点である。すなわち、第２のゲ
ートバス配線が第１の低抵抗のゲートバス配線を後のエ
ッチング工程で用いられるエッチ液等から保護し、フォ
トリソグラフィー工程で用いる各種薬液への溶出を押さ
える構成となっている。
技術の特徴は、まず低抵抗の金属材料で第１のゲートバ
ス配線を形成し、次にタンタル等の耐酸性に優れた金属
材料を用いて、第１のゲートバス配線を完全に覆った形
で第２のゲートバス配線を形成することにより、ゲート
バス配線の低抵抗化と後工程で用いるエッチ液による浸
食の防止とを可能にした点である。すなわち、第２のゲ
ートバス配線が第１の低抵抗のゲートバス配線を後のエ
ッチング工程で用いられるエッチ液等から保護し、フォ
トリソグラフィー工程で用いる各種薬液への溶出を押さ
える構成となっている。
【００１４】しかしこの技術では、第１のゲートバス配
線６５を形成する際に、配線や電極に用いる低抵抗の金
属材料がフォトリソグラフィー工程に用いる各種薬液に
溶出するという欠点がある。
線６５を形成する際に、配線や電極に用いる低抵抗の金
属材料がフォトリソグラフィー工程に用いる各種薬液に
溶出するという欠点がある。
【００１５】次に、図８を参照して周知のフォトリソグ
ラフィー技術による配線構造の形成方法を説明する。図
８（Ａ）〜（Ｄ）はこの工程の一例を示す断面図であ
る。
ラフィー技術による配線構造の形成方法を説明する。図
８（Ａ）〜（Ｄ）はこの工程の一例を示す断面図であ
る。
【００１６】まず図８（Ａ）に示されるように、最初の
工程は、ＴＦＴ用基板３１上に金属膜３８を形成した
後、この金属膜３８上に感光性レジスト膜３４を塗布す
る。次の工程は、図８（Ｂ）に示されるように、レジス
ト膜３４を露光・現像処理して所定の配線形状にパター
ニングする。この際、レジスト膜３４のエッチ液として
現像液を用いるが、この現像液と金属膜３８の上面とが
接触する。
工程は、ＴＦＴ用基板３１上に金属膜３８を形成した
後、この金属膜３８上に感光性レジスト膜３４を塗布す
る。次の工程は、図８（Ｂ）に示されるように、レジス
ト膜３４を露光・現像処理して所定の配線形状にパター
ニングする。この際、レジスト膜３４のエッチ液として
現像液を用いるが、この現像液と金属膜３８の上面とが
接触する。
【００１７】次の工程は、図８（Ｃ）に示されるよう
に、レジスト膜３４をエッチングマスクとして金属膜３
８をエッチングして配線構造を形成する。最後の工程
は、図８（Ｄ）に示されるように、レジスト膜３４を除
去して配線構造の形成を完了する。この際レジスト膜３
４のエッチ液としてレジスト剥離液を使用するが、この
剥離液と金属膜３８の上面および側面とが接触すること
になる。
に、レジスト膜３４をエッチングマスクとして金属膜３
８をエッチングして配線構造を形成する。最後の工程
は、図８（Ｄ）に示されるように、レジスト膜３４を除
去して配線構造の形成を完了する。この際レジスト膜３
４のエッチ液としてレジスト剥離液を使用するが、この
剥離液と金属膜３８の上面および側面とが接触すること
になる。
【００１８】更に、トランジスタ作製の次のプロセスに
入る前に基板を洗浄する必要がある。つまり図８（Ｄ）
の状態で洗浄に必要な洗浄液を使用するため、この洗浄
液と金属膜３８の上面および側面とが接触することにな
る。
入る前に基板を洗浄する必要がある。つまり図８（Ｄ）
の状態で洗浄に必要な洗浄液を使用するため、この洗浄
液と金属膜３８の上面および側面とが接触することにな
る。
【００１９】以上説明したようにフォトリソグラフィー
工程では、金属膜のエッチ液以外に３種類の薬液が、使
用され、金属膜と接触することになる。この金属膜に低
抵抗金属であるアルミニウム合金、アルミニウム、モリ
ブデン、タングステン等を用いた場合、一般に薬液がア
ルカリであることから、これら金属がこれら薬液に溶け
出すため、薬液の劣化が急速に生じ、歩留まり低下の原
因となる。
工程では、金属膜のエッチ液以外に３種類の薬液が、使
用され、金属膜と接触することになる。この金属膜に低
抵抗金属であるアルミニウム合金、アルミニウム、モリ
ブデン、タングステン等を用いた場合、一般に薬液がア
ルカリであることから、これら金属がこれら薬液に溶け
出すため、薬液の劣化が急速に生じ、歩留まり低下の原
因となる。
【００２０】また、図６に示されるゲートバス配線６７
の配線構造の形成には、第１のゲートバス配線６５に対
して第１回目のフォトリソグラフィー工程があり、更
に、第２のゲートバス配線６６に対して第２回目のフォ
トリソグラフィー工程がある。すなわち、２回のフォト
リソグラフィー工程が必要である。別々のレジスト膜マ
スクを設けて２回露光・現像処理するということは、そ
れだけ処理工程が増加することになるので、歩留まり低
下やコスト増大の原因になるとともに、その分、位置合
わせ誤差を考慮する必要があり、この結果としてＴＦＴ
の微細化が阻害されるという問題がある。
の配線構造の形成には、第１のゲートバス配線６５に対
して第１回目のフォトリソグラフィー工程があり、更
に、第２のゲートバス配線６６に対して第２回目のフォ
トリソグラフィー工程がある。すなわち、２回のフォト
リソグラフィー工程が必要である。別々のレジスト膜マ
スクを設けて２回露光・現像処理するということは、そ
れだけ処理工程が増加することになるので、歩留まり低
下やコスト増大の原因になるとともに、その分、位置合
わせ誤差を考慮する必要があり、この結果としてＴＦＴ
の微細化が阻害されるという問題がある。
【００２１】更に、図６に示された技術では、ソースバ
ス配線６１の低抵抗化に関して何ら対策が講じられてい
ない。このため、画面サイズが大型で１３インチを越え
るような場合には、ゲート信号の劣化のみならず、ソー
ス信号の劣化も無視できなくなる。この結果、ソースバ
ス配線においても低抵抗化を実現する必要がある。
ス配線６１の低抵抗化に関して何ら対策が講じられてい
ない。このため、画面サイズが大型で１３インチを越え
るような場合には、ゲート信号の劣化のみならず、ソー
ス信号の劣化も無視できなくなる。この結果、ソースバ
ス配線においても低抵抗化を実現する必要がある。
【００２２】この問題点を解決するために低抵抗金属と
してアルミニウムを使用した場合についての技術が、例
えば、特開平４−２４０８２４号公報に記載されてい
る。
してアルミニウムを使用した場合についての技術が、例
えば、特開平４−２４０８２４号公報に記載されてい
る。
【００２３】この技術では、１回のフォトリソグラフィ
ー工程のみで低抵抗電極配線の上面と側面を耐エッチ液
性に優れた膜で被覆する技術が開示されている。図９
は、その実施例を示すＴＦＴの断面図である。
ー工程のみで低抵抗電極配線の上面と側面を耐エッチ液
性に優れた膜で被覆する技術が開示されている。図９
は、その実施例を示すＴＦＴの断面図である。
【００２４】図９に示されるように、ＴＦＴは、絶縁性
のガラス基板１上に、アルミニウム膜の第１のゲート電
極膜３、続いてタンタル、ニオブ、タングステン、モリ
ブデンおよびこれらの合金のうち少なくとも一つからな
る金属膜の第２のゲート電極膜４を堆積させ、次いで、
第２のゲート電極膜（金属膜）４および第１のゲート電
極膜（アルミニウム膜）３を所定の配線形状にパターニ
ングした後、７０〜１００℃の純水中で加熱処理して第
１のゲート電極膜（アルミニウム膜）３の側面にのみア
ルミニウム酸化膜の第３のゲート電極膜５を形成してゲ
ート電極２を成型している。
のガラス基板１上に、アルミニウム膜の第１のゲート電
極膜３、続いてタンタル、ニオブ、タングステン、モリ
ブデンおよびこれらの合金のうち少なくとも一つからな
る金属膜の第２のゲート電極膜４を堆積させ、次いで、
第２のゲート電極膜（金属膜）４および第１のゲート電
極膜（アルミニウム膜）３を所定の配線形状にパターニ
ングした後、７０〜１００℃の純水中で加熱処理して第
１のゲート電極膜（アルミニウム膜）３の側面にのみア
ルミニウム酸化膜の第３のゲート電極膜５を形成してゲ
ート電極２を成型している。
【００２５】この技術において第２のゲート電極膜（金
属膜）４にタンタルを用いた場合、低抵抗金属であるア
ルミニウムで構成される第１のゲート電極膜３の上面お
よび側面を耐薬品性に優れたタンタルおよびアルミニウ
ム酸化膜で被覆した構造になるため、電極配線を形成し
た後に用いられるエッチ液による電極の腐食、およびフ
ォトリソグラフィー工程に用いる各種薬液へのアルミニ
ウムの溶出を押さえる効果が期待できる。
属膜）４にタンタルを用いた場合、低抵抗金属であるア
ルミニウムで構成される第１のゲート電極膜３の上面お
よび側面を耐薬品性に優れたタンタルおよびアルミニウ
ム酸化膜で被覆した構造になるため、電極配線を形成し
た後に用いられるエッチ液による電極の腐食、およびフ
ォトリソグラフィー工程に用いる各種薬液へのアルミニ
ウムの溶出を押さえる効果が期待できる。
【００２６】しかし、上述した従来技術同様、第２のゲ
ート電極膜（金属膜）４と第１のゲート電極膜（アルミ
ニウム膜）３の積層配線をパターニング形成する際、ア
ルミニウムがフォトリソグラフィー工程に用いる各種薬
液に溶出するため、それら薬液の劣化を速めるという問
題がある。
ート電極膜（金属膜）４と第１のゲート電極膜（アルミ
ニウム膜）３の積層配線をパターニング形成する際、ア
ルミニウムがフォトリソグラフィー工程に用いる各種薬
液に溶出するため、それら薬液の劣化を速めるという問
題がある。
【００２７】また、この技術では、ゲート電極２とゲー
ト絶縁膜１０、更に、半導体層１１、コンタクト層１２
を介しているソースバス配線１６およびソース電極２０
を形成することに関しては対応できないが、積層構造に
よりアルミニウム膜の第１のソースバス配線１３および
第１のソース電極膜１７それぞれの上面を耐薬品性に優
れた金属膜の第２のソースバス配線１４および第２のソ
ース電極膜１８それぞれで被覆することができる。同様
に、ドレイン電極２４に関して、積層構造により第１の
ドレイン電極膜（アルミニウム膜）２１の上面を耐薬品
性に優れた金属膜の第２のドレイン電極膜２２で被覆す
ることができる。また、図９では、半導体層１１の上部
開口部分はチャネル保護膜２８により閉鎖されているこ
とが示されている。
ト絶縁膜１０、更に、半導体層１１、コンタクト層１２
を介しているソースバス配線１６およびソース電極２０
を形成することに関しては対応できないが、積層構造に
よりアルミニウム膜の第１のソースバス配線１３および
第１のソース電極膜１７それぞれの上面を耐薬品性に優
れた金属膜の第２のソースバス配線１４および第２のソ
ース電極膜１８それぞれで被覆することができる。同様
に、ドレイン電極２４に関して、積層構造により第１の
ドレイン電極膜（アルミニウム膜）２１の上面を耐薬品
性に優れた金属膜の第２のドレイン電極膜２２で被覆す
ることができる。また、図９では、半導体層１１の上部
開口部分はチャネル保護膜２８により閉鎖されているこ
とが示されている。
【００２８】しかし、この構造では、アルミニウム膜の
側面は露出しているので、そこから生じるアルミニウム
の溶出が薬液劣化の原因となる。
側面は露出しているので、そこから生じるアルミニウム
の溶出が薬液劣化の原因となる。
【００２９】更に、画素電極２９にスズ添加酸化インジ
ウムを用いた場合、画素電極２９とアルミニウム膜の第
１のドレイン電極膜２１が露出した状態でフォトリソグ
ラフィー工程に用いるアルカリ性のレジスト剥離液およ
び洗浄液に基板を浸した際には、アルミニウムとスズ添
加酸化インジウムの間に電解液を介した局部電池系が形
成されるので、アルミニウム膜が腐食されるという問題
がある。
ウムを用いた場合、画素電極２９とアルミニウム膜の第
１のドレイン電極膜２１が露出した状態でフォトリソグ
ラフィー工程に用いるアルカリ性のレジスト剥離液およ
び洗浄液に基板を浸した際には、アルミニウムとスズ添
加酸化インジウムの間に電解液を介した局部電池系が形
成されるので、アルミニウム膜が腐食されるという問題
がある。
【００３０】また、耐薬品性に優れた金属膜で配線構造
を被覆する技術が、例えば、特開平１−９４６６４号公
報に記載されている。この公報では、タングステンのよ
うな高融点金属をその窒化物で被覆する技術が開示され
ている。図１０はその一実施例を示すＭＯＳ型トランジ
スタの断面図である。
を被覆する技術が、例えば、特開平１−９４６６４号公
報に記載されている。この公報では、タングステンのよ
うな高融点金属をその窒化物で被覆する技術が開示され
ている。図１０はその一実施例を示すＭＯＳ型トランジ
スタの断面図である。
【００３１】図１０に示されるように、このＭＯＳ型ト
ランジスタは、シリコン基板４１の素子形成領域の表面
に、ゲート絶縁膜４３をソース領域４７およびドレイン
領域４８の橋渡しに設け、更にゲート絶縁膜４３の上
に、障壁層となる厚さ５０ｎｍの窒化タングステン層４
４を下層に、また、厚さ４００ｎｍのタングステン層４
５を上層に積層して設け、且つタングステン層４５の上
面と側面を被覆する厚さ５０ｎｍの窒化タングステン層
４６を設けてゲート電極を形成している。
ランジスタは、シリコン基板４１の素子形成領域の表面
に、ゲート絶縁膜４３をソース領域４７およびドレイン
領域４８の橋渡しに設け、更にゲート絶縁膜４３の上
に、障壁層となる厚さ５０ｎｍの窒化タングステン層４
４を下層に、また、厚さ４００ｎｍのタングステン層４
５を上層に積層して設け、且つタングステン層４５の上
面と側面を被覆する厚さ５０ｎｍの窒化タングステン層
４６を設けてゲート電極を形成している。
【００３２】この技術では、ゲート電極を構成する高融
点金属層の周囲をシリコン元素Ｓｉとの反応性の少ない
高融点金属窒化物層で被覆することにより、ゲート絶縁
膜または層間絶縁膜とゲート電極の高融点金属層とが反
応して生ずる絶縁耐圧の劣化およびトランジスタのしき
い電圧の変動抑制を目的としている。
点金属層の周囲をシリコン元素Ｓｉとの反応性の少ない
高融点金属窒化物層で被覆することにより、ゲート絶縁
膜または層間絶縁膜とゲート電極の高融点金属層とが反
応して生ずる絶縁耐圧の劣化およびトランジスタのしき
い電圧の変動抑制を目的としている。
【００３３】この技術では、低抵抗の金属であるタング
ステン層４５で構成されるゲート電極の全面を耐薬品性
に優れた窒化タングステン層４４・４６で被覆した構造
であるため、薄膜トランジスタ基板（ＴＦＴ）に応用し
た場合、電極形成後に用いられるエッチ液による電極の
腐食およびフォトリソグラフィー工程に用いる各種薬液
への電極材料の溶出を抑える効果が期待できる。
ステン層４５で構成されるゲート電極の全面を耐薬品性
に優れた窒化タングステン層４４・４６で被覆した構造
であるため、薄膜トランジスタ基板（ＴＦＴ）に応用し
た場合、電極形成後に用いられるエッチ液による電極の
腐食およびフォトリソグラフィー工程に用いる各種薬液
への電極材料の溶出を抑える効果が期待できる。
【００３４】しかしながらこの技術では、上述の技術同
様、タングステン層４５の形成時において、タングステ
ンがフォトリソグラフィー工程に用いる各種薬液に溶出
するため、それら薬液の劣化を速めるという問題があ
る。またタングステン層４５と窒化タングステン層４６
の形成には、２回のフォトリソグラフィー工程が必要な
ため、処理工程の増加ならびに素子微細化の阻害といっ
た問題がある。
様、タングステン層４５の形成時において、タングステ
ンがフォトリソグラフィー工程に用いる各種薬液に溶出
するため、それら薬液の劣化を速めるという問題があ
る。またタングステン層４５と窒化タングステン層４６
の形成には、２回のフォトリソグラフィー工程が必要な
ため、処理工程の増加ならびに素子微細化の阻害といっ
た問題がある。
【００３５】更にこの技術では、ゲート絶縁膜４３に使
用される酸化シリコン膜と下層の窒化タングステン膜４
４の密着性が悪いという構造上の問題が避けられない。
用される酸化シリコン膜と下層の窒化タングステン膜４
４の密着性が悪いという構造上の問題が避けられない。
【００３６】
【発明が解決しようとする課題】上述した従来の薄膜ト
ランジスタ基板のうち、最後に述べた公開公報に記載さ
れたような低抵抗の金属材料の周囲を耐薬品性を有する
金属材料で被覆された場合でも、低抵抗で且つ後の工程
において充分な耐薬品性を有する配線構造を形成する過
程で、低抵抗の金属材料で構成される内部の金属層が、
耐薬品性を有する金属材料で被覆される以前の工程で、
フォトリソグラフィー工程において使用される現像液、
レジスト剥離液、洗浄液に接触する。この結果、低抵抗
の金属材料で構成される内部の金属層が使用される現像
液、レジスト剥離液、洗浄液に対して溶け出すので、使
用される各種薬液の劣化が速まるという問題点がある。
ランジスタ基板のうち、最後に述べた公開公報に記載さ
れたような低抵抗の金属材料の周囲を耐薬品性を有する
金属材料で被覆された場合でも、低抵抗で且つ後の工程
において充分な耐薬品性を有する配線構造を形成する過
程で、低抵抗の金属材料で構成される内部の金属層が、
耐薬品性を有する金属材料で被覆される以前の工程で、
フォトリソグラフィー工程において使用される現像液、
レジスト剥離液、洗浄液に接触する。この結果、低抵抗
の金属材料で構成される内部の金属層が使用される現像
液、レジスト剥離液、洗浄液に対して溶け出すので、使
用される各種薬液の劣化が速まるという問題点がある。
【００３７】また、タングステンやモリブデンで構成さ
れる第１の配線を、耐薬品性に優れた金属で構成される
第２の配線で完全に被覆した構造を形成するためには、
２回のフォトリソグラフィー工程が必要になる。この結
果、処理工程数の増加ならびに素子の微細化が阻害され
るといった問題点がある。
れる第１の配線を、耐薬品性に優れた金属で構成される
第２の配線で完全に被覆した構造を形成するためには、
２回のフォトリソグラフィー工程が必要になる。この結
果、処理工程数の増加ならびに素子の微細化が阻害され
るといった問題点がある。
【００３８】本発明の課題は、低抵抗で且つ後の工程に
おいて充分な耐薬品性のある電極の配線構造を有する薄
膜トランジスタ基板を提供すると共に、フォトリソグラ
フィー工程に用いる各種薬液の劣化を低減し、且つ１回
のフォトリソグラフィー工程のみで前記低抵抗電極の配
線構造を形成することが可能な薄膜トランジスタ基板の
製造方法を提供することにある。
おいて充分な耐薬品性のある電極の配線構造を有する薄
膜トランジスタ基板を提供すると共に、フォトリソグラ
フィー工程に用いる各種薬液の劣化を低減し、且つ１回
のフォトリソグラフィー工程のみで前記低抵抗電極の配
線構造を形成することが可能な薄膜トランジスタ基板の
製造方法を提供することにある。
【００３９】
【００４０】
【００４１】
【００４２】
【課題を解決するための手段】本発明による薄膜トラン
ジスタ基板の第１の製造方法は、配線構造を形成する面
の上に低抵抗の金属材料からなる第１の金属膜、次いで
耐薬品性に優れ且つ低抵抗の金属材料からなる第２の金
属膜を順次スパッタ法により成膜する第１の工程と、前
記第２の金属膜の上に感光性レジストを塗布し、この感
光性レジストを露光・現像処理して所定の配線形状にエ
ッチングマスクを形成する第２の工程と、前記第２の金
属膜および前記第１の金属膜をプラズマエッチング法に
よって等方的にエッチングを行なう第３の工程と、耐薬
品性に優れた金属材料からなる第３の金属膜をスパッタ
法により基板全面に成膜する第４の工程と、次にリアク
ティブイオンエッチング法によって前記第３の金属膜を
異方的にエッチングを行うことにより、配線形状にパタ
ーニングされた前記第１の金属膜の側面を第３の金属膜
で被覆する第５の工程と、前記感光性レジストによるマ
スクを除去する第６の工程とからなり、上記各工程にお
いて前記第１の金属膜が現像液、レジスト剥離液、洗浄
液に溶出することなく配線構造を形成している。
ジスタ基板の第１の製造方法は、配線構造を形成する面
の上に低抵抗の金属材料からなる第１の金属膜、次いで
耐薬品性に優れ且つ低抵抗の金属材料からなる第２の金
属膜を順次スパッタ法により成膜する第１の工程と、前
記第２の金属膜の上に感光性レジストを塗布し、この感
光性レジストを露光・現像処理して所定の配線形状にエ
ッチングマスクを形成する第２の工程と、前記第２の金
属膜および前記第１の金属膜をプラズマエッチング法に
よって等方的にエッチングを行なう第３の工程と、耐薬
品性に優れた金属材料からなる第３の金属膜をスパッタ
法により基板全面に成膜する第４の工程と、次にリアク
ティブイオンエッチング法によって前記第３の金属膜を
異方的にエッチングを行うことにより、配線形状にパタ
ーニングされた前記第１の金属膜の側面を第３の金属膜
で被覆する第５の工程と、前記感光性レジストによるマ
スクを除去する第６の工程とからなり、上記各工程にお
いて前記第１の金属膜が現像液、レジスト剥離液、洗浄
液に溶出することなく配線構造を形成している。
【００４３】この製造方法で使用される金属材料は、第
１の金属膜はタングステン、モリブデン、アルミニウム
およびアルミニウム合金のいずれか１つ、第２の金属膜
はタンタル、タンタル合金およびクロムのいずれか１
つ、且つ第３の金属膜はタンタル、タンタル合金、窒化
タングステンおよびクロムのいずれか１つである。
１の金属膜はタングステン、モリブデン、アルミニウム
およびアルミニウム合金のいずれか１つ、第２の金属膜
はタンタル、タンタル合金およびクロムのいずれか１
つ、且つ第３の金属膜はタンタル、タンタル合金、窒化
タングステンおよびクロムのいずれか１つである。
【００４４】また、本発明による薄膜トランジスタ基板
の第２の製造方法は、配線構造を形成する面の上にタン
グステンからなる第１の金属膜、次いでタンタル、タン
タル合金、窒化タングステン、およびクロムのいずれか
１つの耐薬品性に優れた金属材料からなる第２の金属膜
を順次スパッタ法により成膜する第１の工程と、前記第
２の金属膜の上に感光性レジストを塗布し、この感光性
レジストを露光・現像処理して所定の配線形状にエッチ
ングマスクを形成する第２の工程と、前記第２の金属膜
および前記第１の金属膜のエッチングを行なう第３の工
程と、前記第１の金属膜であるタングステン膜の側面を
窒素およびアンモニアガスのいずれか１つの中でプラズ
マ放電処理して窒化タングステンに変成させることによ
り、配線形状にパターニングされた前記第１の金属膜の
側面を被覆した第３の金属膜を形成する第４の工程と、
前記感光性レジストによるマスクを除去する第５の工程
とにより構成されている。
の第２の製造方法は、配線構造を形成する面の上にタン
グステンからなる第１の金属膜、次いでタンタル、タン
タル合金、窒化タングステン、およびクロムのいずれか
１つの耐薬品性に優れた金属材料からなる第２の金属膜
を順次スパッタ法により成膜する第１の工程と、前記第
２の金属膜の上に感光性レジストを塗布し、この感光性
レジストを露光・現像処理して所定の配線形状にエッチ
ングマスクを形成する第２の工程と、前記第２の金属膜
および前記第１の金属膜のエッチングを行なう第３の工
程と、前記第１の金属膜であるタングステン膜の側面を
窒素およびアンモニアガスのいずれか１つの中でプラズ
マ放電処理して窒化タングステンに変成させることによ
り、配線形状にパターニングされた前記第１の金属膜の
側面を被覆した第３の金属膜を形成する第４の工程と、
前記感光性レジストによるマスクを除去する第５の工程
とにより構成されている。
【００４５】更に、本発明による薄膜トランジスタ基板
の第３の製造方法は、配線構造を形成する面の上にタン
グステンからなる第１の金属膜、次いでタンタル、タン
タル合金、窒化タングステン、およびクロムのいずれか
１つの耐薬品性に優れた金属材料からなる第２の金属膜
を順次スパッタ法により成膜する第１の工程と、前記第
２の金属膜の上に感光性レジストを塗布し、この感光性
レジストを露光・現像処理して所定の配線形状にエッチ
ングマスクを形成する第２の工程と、前記第２の金属膜
および前記第１の金属膜のエッチングを、窒素を含む混
合ガス中でリアクティブイオンエッチングにより行うこ
とにより、前記第２の金属膜および前記第１の金属膜を
エッチングすると同時に、前記第１の金属膜であるタン
グステン膜の側面を窒化タングステンに変成させ、前記
第１の金属膜側面を被覆した第３の金属膜を形成する第
３の工程と、前記感光性レジストによるマスクを除去す
る第４の工程とにより構成されている。
の第３の製造方法は、配線構造を形成する面の上にタン
グステンからなる第１の金属膜、次いでタンタル、タン
タル合金、窒化タングステン、およびクロムのいずれか
１つの耐薬品性に優れた金属材料からなる第２の金属膜
を順次スパッタ法により成膜する第１の工程と、前記第
２の金属膜の上に感光性レジストを塗布し、この感光性
レジストを露光・現像処理して所定の配線形状にエッチ
ングマスクを形成する第２の工程と、前記第２の金属膜
および前記第１の金属膜のエッチングを、窒素を含む混
合ガス中でリアクティブイオンエッチングにより行うこ
とにより、前記第２の金属膜および前記第１の金属膜を
エッチングすると同時に、前記第１の金属膜であるタン
グステン膜の側面を窒化タングステンに変成させ、前記
第１の金属膜側面を被覆した第３の金属膜を形成する第
３の工程と、前記感光性レジストによるマスクを除去す
る第４の工程とにより構成されている。
【００４６】上記製造方法では、まずレジスト膜を露光
現像処理する工程において、低抵抗で耐薬品性に乏しい
金属材料で構成される第１の金属膜の上面は耐薬品性に
優れた金属材料で構成される第２の金属膜に被覆されて
いるので、現像液に接触するのは第２の金属膜である。
またレジスト除去の工程およびＴＦＴ基板洗浄の工程に
おいては、低抵抗金属材料で構成される第１の金属層の
上面と側面とは耐薬品性に優れた金属で構成される第２
の金属層および第３の金属層に被覆されているので、レ
ジスト剥離液、洗浄液に接触するのは第２の金属層およ
び第３の金属層である。
現像処理する工程において、低抵抗で耐薬品性に乏しい
金属材料で構成される第１の金属膜の上面は耐薬品性に
優れた金属材料で構成される第２の金属膜に被覆されて
いるので、現像液に接触するのは第２の金属膜である。
またレジスト除去の工程およびＴＦＴ基板洗浄の工程に
おいては、低抵抗金属材料で構成される第１の金属層の
上面と側面とは耐薬品性に優れた金属で構成される第２
の金属層および第３の金属層に被覆されているので、レ
ジスト剥離液、洗浄液に接触するのは第２の金属層およ
び第３の金属層である。
【００４７】また、第１の製造方法では等方性エッチン
グと異方性エッチングを使い分けることにより、また、
第２および第３の手段では低抵抗金属膜の側面をプラズ
マ窒化することにより、１回のフォトリソグラフィー工
程のみで、低抵抗で耐薬品性に乏しい金属材料で構成さ
れる第１のバス配線の上面と側面とを耐薬品性に優れた
金属材料で構成される第２の金属層および第３の金属層
で被覆した配線構造が形成されることを可能にしてい
る。
グと異方性エッチングを使い分けることにより、また、
第２および第３の手段では低抵抗金属膜の側面をプラズ
マ窒化することにより、１回のフォトリソグラフィー工
程のみで、低抵抗で耐薬品性に乏しい金属材料で構成さ
れる第１のバス配線の上面と側面とを耐薬品性に優れた
金属材料で構成される第２の金属層および第３の金属層
で被覆した配線構造が形成されることを可能にしてい
る。
【００４８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００４９】図１は本発明の実施の一形態を示す平面図
であり、図２は図１におけるＡ−Ａ断面図である。
であり、図２は図１におけるＡ−Ａ断面図である。
【００５０】まず、図１および図２を併せ参照して薄膜
トランジスタ（ＴＦＴ）基板について説明する。図２に
示される低抵抗で耐薬品性に乏しい金属材料の周囲を耐
薬品性に優れた金属材料により被覆された配線構造と従
来の配線構造との相違点は、非常に低抵抗な配線の上面
および側面を耐薬品性に優れた金属材料で被覆するだけ
でなく、上面に関しては比較的低抵抗の金属材料で構成
するところにある。また、側面については耐薬品性に優
れていれば十分であり、上面および側面を構成する材料
は同一である必要がない。
トランジスタ（ＴＦＴ）基板について説明する。図２に
示される低抵抗で耐薬品性に乏しい金属材料の周囲を耐
薬品性に優れた金属材料により被覆された配線構造と従
来の配線構造との相違点は、非常に低抵抗な配線の上面
および側面を耐薬品性に優れた金属材料で被覆するだけ
でなく、上面に関しては比較的低抵抗の金属材料で構成
するところにある。また、側面については耐薬品性に優
れていれば十分であり、上面および側面を構成する材料
は同一である必要がない。
【００５１】図２に示されるＴＦＴ基板では、まず、ガ
ラス基板１上にゲートバス配線９とゲート電極２とが同
時に形成される。ゲートバス配線９は、第１のゲートバ
ス配線６、第２のゲートバス配線７および第３のゲート
バス配線８からなる。第２のゲートバス配線７および第
３のゲートバス配線８それぞれは第１のゲートバス配線
６の上面および側面それぞれを完全に覆うように形成さ
れている。ゲート電極２には、ゲートバス配線９から分
岐したＴＦＴ３０の第１、第２および第３のゲート電極
膜３、４および５が設けられている。第２および第３の
ゲート電極膜４および５それぞれは第１のゲート電極膜
３の上面および側面それぞれを完全に覆うように構成さ
れている。
ラス基板１上にゲートバス配線９とゲート電極２とが同
時に形成される。ゲートバス配線９は、第１のゲートバ
ス配線６、第２のゲートバス配線７および第３のゲート
バス配線８からなる。第２のゲートバス配線７および第
３のゲートバス配線８それぞれは第１のゲートバス配線
６の上面および側面それぞれを完全に覆うように形成さ
れている。ゲート電極２には、ゲートバス配線９から分
岐したＴＦＴ３０の第１、第２および第３のゲート電極
膜３、４および５が設けられている。第２および第３の
ゲート電極膜４および５それぞれは第１のゲート電極膜
３の上面および側面それぞれを完全に覆うように構成さ
れている。
【００５２】次に、ゲート電極２を覆ってガラス基板１
全面に窒化シリコンから成るゲート絶縁膜１０、アモル
ファスシリコンから成る半導体層１１、ｎ型アモルファ
スシリコンから成るコンタクト層１２の順に成膜した
後、半導体層１１およびコンタクト層１２が所定のパタ
ーンで島状にエッチング処理される。
全面に窒化シリコンから成るゲート絶縁膜１０、アモル
ファスシリコンから成る半導体層１１、ｎ型アモルファ
スシリコンから成るコンタクト層１２の順に成膜した
後、半導体層１１およびコンタクト層１２が所定のパタ
ーンで島状にエッチング処理される。
【００５３】次に、この処理後のＴＦＴ基板表面に、ソ
ースバス配線１６ならびにソース電極２０、ドレイン電
極２４が同時に形成される。ソースバス配線１６は、第
１のソースバス配線１３、第２のソースバス配線１４お
よび第３のソースバス配線１５からなる。第２のソース
バス配線１４および第３のソースバス配線１５それぞれ
は第１のソースバス配線１３の上面および側面それぞれ
を完全に覆うように形成されている。
ースバス配線１６ならびにソース電極２０、ドレイン電
極２４が同時に形成される。ソースバス配線１６は、第
１のソースバス配線１３、第２のソースバス配線１４お
よび第３のソースバス配線１５からなる。第２のソース
バス配線１４および第３のソースバス配線１５それぞれ
は第１のソースバス配線１３の上面および側面それぞれ
を完全に覆うように形成されている。
【００５４】ソース電極２０は、ソースバス配線１６か
ら分岐して形成されており、第１のソース電極膜１７、
第２のソース電極膜１８および第３のソース電極膜１９
からなっている。第２のソース電極膜１８および第３の
ソース電極膜１９それぞれは第１のソース電極膜１７の
上面および側面それぞれを完全に覆うように形成されて
いる。
ら分岐して形成されており、第１のソース電極膜１７、
第２のソース電極膜１８および第３のソース電極膜１９
からなっている。第２のソース電極膜１８および第３の
ソース電極膜１９それぞれは第１のソース電極膜１７の
上面および側面それぞれを完全に覆うように形成されて
いる。
【００５５】また、ドレイン電極２４は第１のドレイン
電極膜２１、第２のドレイン電極膜２２および第３のド
レイン電極膜２３からなっている。第２のドレイン電極
膜２２および第３のドレイン電極膜２３それぞれは第１
のドレイン電極膜２１の上面および側面それぞれを完全
に覆うように形成されている。
電極膜２１、第２のドレイン電極膜２２および第３のド
レイン電極膜２３からなっている。第２のドレイン電極
膜２２および第３のドレイン電極膜２３それぞれは第１
のドレイン電極膜２１の上面および側面それぞれを完全
に覆うように形成されている。
【００５６】次に、コンタクト層１２をソース電極側と
ドレイン電極側とに分割するため、ソース電極２０およ
びドレイン電極２４をマスクとして、コンタクト層１２
がエッチングされる。
ドレイン電極側とに分割するため、ソース電極２０およ
びドレイン電極２４をマスクとして、コンタクト層１２
がエッチングされる。
【００５７】最後に、画素電極２５が形成される。画素
電極２５とＴＦＴ３０とは、ドレイン電極２４によって
接続されている。
電極２５とＴＦＴ３０とは、ドレイン電極２４によって
接続されている。
【００５８】図１および図２を参照して説明されたＴＦ
Ｔ基板は、逆スタガチャネルエッチ型ＴＦＴであるが、
本発明は、チャネル上部に保護絶縁膜を設けた逆スタガ
チャネル保護型ＴＦＴ、およびゲート電極に対してドレ
イン・ソース電極がアモルファスシリコン層を挟んで下
側にある順スタガ型ＴＦＴにおいても勿論適用可能であ
る。
Ｔ基板は、逆スタガチャネルエッチ型ＴＦＴであるが、
本発明は、チャネル上部に保護絶縁膜を設けた逆スタガ
チャネル保護型ＴＦＴ、およびゲート電極に対してドレ
イン・ソース電極がアモルファスシリコン層を挟んで下
側にある順スタガ型ＴＦＴにおいても勿論適用可能であ
る。
【００５９】次に、図３を参照して本発明にかかる薄膜
トランジスタの第１の製造方法について説明する。
トランジスタの第１の製造方法について説明する。
【００６０】まず、第１の工程は、図３（Ａ）に示され
るように、ＴＦＴ用基板３１の上に低抵抗金属であるタ
ングステン膜３２、耐薬品性に優れたタンタル膜３３の
順にＤＣスパッタ法またはＲＦスパッタ法で被着した
後、その上からレジスト膜３４をスピン塗布する。
るように、ＴＦＴ用基板３１の上に低抵抗金属であるタ
ングステン膜３２、耐薬品性に優れたタンタル膜３３の
順にＤＣスパッタ法またはＲＦスパッタ法で被着した
後、その上からレジスト膜３４をスピン塗布する。
【００６１】次の第２の工程は、図３（Ｂ）に示される
ように、レジスト膜３４を所定パターンで露光・現像処
理して配線パターンマスクを形成する。このときレジス
ト膜３４のエッチ液としてアルカリ性の現像液が使用さ
れるが、タングステン膜３２の上面はタンタル膜３３で
覆われているので、タングステン膜３２が現像液に溶出
することはない。
ように、レジスト膜３４を所定パターンで露光・現像処
理して配線パターンマスクを形成する。このときレジス
ト膜３４のエッチ液としてアルカリ性の現像液が使用さ
れるが、タングステン膜３２の上面はタンタル膜３３で
覆われているので、タングステン膜３２が現像液に溶出
することはない。
【００６２】次の第３の工程は、図３（Ｃ）に示される
ように、レジスト膜３４をマスクとして、タンタル膜３
３およびタングステン膜３２を同時に、例えば四フッ化
炭素と酸素とを反応ガスとして用い、ラジカルによるエ
ッチングを主体とするプラズマエッチングを行うことに
よって等方的にエッチングする。したがってタンタル膜
３３およびタングステン膜３２はレジストマスク３４に
対応して側面がエッチングされる。
ように、レジスト膜３４をマスクとして、タンタル膜３
３およびタングステン膜３２を同時に、例えば四フッ化
炭素と酸素とを反応ガスとして用い、ラジカルによるエ
ッチングを主体とするプラズマエッチングを行うことに
よって等方的にエッチングする。したがってタンタル膜
３３およびタングステン膜３２はレジストマスク３４に
対応して側面がエッチングされる。
【００６３】次の第４の工程は、図３（Ｄ）に示される
ように、図３（Ｃ）に示されるＴＦＴ基板の表面にタン
タル膜３５をＤＣスパッタ法またはＲＦスパッタ法で被
着する。このとき配線パターン化されたタングステン膜
３２の側面は、タンタル膜３５で覆われる。
ように、図３（Ｃ）に示されるＴＦＴ基板の表面にタン
タル膜３５をＤＣスパッタ法またはＲＦスパッタ法で被
着する。このとき配線パターン化されたタングステン膜
３２の側面は、タンタル膜３５で覆われる。
【００６４】次の第５の工程は、図３（Ｅ）に示される
ように、タンタル膜３５を、例えば四フッ化炭素と酸素
とを反応ガスとして用い、活性イオンによるエッチング
が主体のリアクティブイオンエッチングを行うことによ
って異方的にエッチングする。この工程では、ＴＦＴ基
板に垂直にエッチングが進むため、タングステン膜３２
の側面に被着したタンタル膜３５はエッチングされずに
残る。
ように、タンタル膜３５を、例えば四フッ化炭素と酸素
とを反応ガスとして用い、活性イオンによるエッチング
が主体のリアクティブイオンエッチングを行うことによ
って異方的にエッチングする。この工程では、ＴＦＴ基
板に垂直にエッチングが進むため、タングステン膜３２
の側面に被着したタンタル膜３５はエッチングされずに
残る。
【００６５】最後の第６の工程は、図３（Ｆ）に示され
るように、レジスト膜３４を除去する。このときレジス
ト膜３４のエッチ液として中性のレジスト剥離液を使用
する。この有機薬液であるレジスト剥離液は大気中に放
置すると水分を吸収して通常アルカリ性を示すようにな
るので、タングステンなどの低抵抗金属はこの液に溶け
出してしまう。しかし、タングステン膜３２はタンタル
膜３３および３５に覆われているので、タングステン膜
３２がレジスト剥離液に溶出することはない。
るように、レジスト膜３４を除去する。このときレジス
ト膜３４のエッチ液として中性のレジスト剥離液を使用
する。この有機薬液であるレジスト剥離液は大気中に放
置すると水分を吸収して通常アルカリ性を示すようにな
るので、タングステンなどの低抵抗金属はこの液に溶け
出してしまう。しかし、タングステン膜３２はタンタル
膜３３および３５に覆われているので、タングステン膜
３２がレジスト剥離液に溶出することはない。
【００６６】以上説明したように、この第１の製造方法
によれば、ＴＦＴ基板で、第１のバス配線に低抵抗金属
材料であるタングステンが使用され、第２および第３の
バス配線に耐薬品性に優れた金属材料であるタンタルが
使用されている。そして、第２のバス配線が第１のバス
配線の上面、また第３のバス配線が第１のバス配線の側
面それぞれを被覆した構造が、フォトリソグラフィー工
程に必要な現像液、レジスト剥離液、洗浄液に対してタ
ングステンを溶出させることなく、また、一度のフォト
リソグラフィー工程のみで形成できる。
によれば、ＴＦＴ基板で、第１のバス配線に低抵抗金属
材料であるタングステンが使用され、第２および第３の
バス配線に耐薬品性に優れた金属材料であるタンタルが
使用されている。そして、第２のバス配線が第１のバス
配線の上面、また第３のバス配線が第１のバス配線の側
面それぞれを被覆した構造が、フォトリソグラフィー工
程に必要な現像液、レジスト剥離液、洗浄液に対してタ
ングステンを溶出させることなく、また、一度のフォト
リソグラフィー工程のみで形成できる。
【００６７】また、タングステン膜３２を覆っているタ
ンタル膜３３も前記３種類の薬液に溶け出しはするが、
タングステン膜と比較するとその溶出度は１０-3以下で
あるため、薬液の劣化は大幅に低減される。このことか
ら、歩留まりが高く、信頼性に優れた薄膜トランジスタ
基板を製造することができる。また劣化の低減により、
これら薬液の再利用が可能となり、コストを低減させる
ことができる。
ンタル膜３３も前記３種類の薬液に溶け出しはするが、
タングステン膜と比較するとその溶出度は１０-3以下で
あるため、薬液の劣化は大幅に低減される。このことか
ら、歩留まりが高く、信頼性に優れた薄膜トランジスタ
基板を製造することができる。また劣化の低減により、
これら薬液の再利用が可能となり、コストを低減させる
ことができる。
【００６８】更に、従来２回必要であったフォトリソグ
ラフィー工程が１回に低減されるので、コストを低減
し、製造工期を短縮して、歩留まりを向上させることが
できると共に、２回の露光・現像処理で生じる位置合わ
せ誤差を考慮する必要がなくなるので、ＴＦＴの微細化
を促進させる効果がある。
ラフィー工程が１回に低減されるので、コストを低減
し、製造工期を短縮して、歩留まりを向上させることが
できると共に、２回の露光・現像処理で生じる位置合わ
せ誤差を考慮する必要がなくなるので、ＴＦＴの微細化
を促進させる効果がある。
【００６９】なお、第１の金属膜に用いる材料にはタン
グステンの他に、モリブデン、アルミニウム（合金）、
モリブデン・タングステン合金などの低抵抗の金属材料
が使用可能である。また、第２の金属膜に用いる材料に
は、タンタルの他に、タンタル合金、クロムなどの耐薬
品性に優れ且つ比較的低抵抗の金属材料が使用可能であ
り、また第３の金属膜に用いる材料には、タンタル合
金、窒化タングステン、クロムなどの耐薬品性に優れた
金属材料が使用可能である。ここで、低抵抗の金属材料
とは、抵抗率が１０μΩｃｍ程度またはそれ以下の材料
のことであり、耐薬品性に優れた金属材料とは、各種薬
液への溶出度が上記第１の金属膜の溶出度の１０-1〜１
０-4である材料のことであり、また比較的低抵抗の金属
材料とは、抵抗率が上記第１の金属膜の数倍以内である
材料のことを意味している。
グステンの他に、モリブデン、アルミニウム（合金）、
モリブデン・タングステン合金などの低抵抗の金属材料
が使用可能である。また、第２の金属膜に用いる材料に
は、タンタルの他に、タンタル合金、クロムなどの耐薬
品性に優れ且つ比較的低抵抗の金属材料が使用可能であ
り、また第３の金属膜に用いる材料には、タンタル合
金、窒化タングステン、クロムなどの耐薬品性に優れた
金属材料が使用可能である。ここで、低抵抗の金属材料
とは、抵抗率が１０μΩｃｍ程度またはそれ以下の材料
のことであり、耐薬品性に優れた金属材料とは、各種薬
液への溶出度が上記第１の金属膜の溶出度の１０-1〜１
０-4である材料のことであり、また比較的低抵抗の金属
材料とは、抵抗率が上記第１の金属膜の数倍以内である
材料のことを意味している。
【００７０】次に、図４を参照して本発明にかかる薄膜
トランジスタの第２の製造方法について説明する。
トランジスタの第２の製造方法について説明する。
【００７１】まず第１の工程は、図４（Ａ）に示される
ように、ＴＦＴ用基板３１の上に低抵抗金属材料である
タングステン膜３２をＤＣスパッタ法またはＲＦスパッ
タ法により被着し、次いで、窒化タングステン膜３６を
窒素またはアンモニアを用いた反応性スパッタ法で被着
し、更に、その上からレジスト膜３４をスピン塗布し
て、３層の膜を生成する。
ように、ＴＦＴ用基板３１の上に低抵抗金属材料である
タングステン膜３２をＤＣスパッタ法またはＲＦスパッ
タ法により被着し、次いで、窒化タングステン膜３６を
窒素またはアンモニアを用いた反応性スパッタ法で被着
し、更に、その上からレジスト膜３４をスピン塗布し
て、３層の膜を生成する。
【００７２】次の第２の工程は、図４（Ｂ）に示される
ように、レジスト膜３４を所定のパターンで露光・現像
処理して配線パターンマスクを形成する。このときレジ
スト膜３４のエッチ液としてアルカリ性の現像液を使用
するが、タングステン膜３２の上面は窒化タングステン
膜３６で覆われているので、タングステン膜３２が現像
液に溶出することはない。
ように、レジスト膜３４を所定のパターンで露光・現像
処理して配線パターンマスクを形成する。このときレジ
スト膜３４のエッチ液としてアルカリ性の現像液を使用
するが、タングステン膜３２の上面は窒化タングステン
膜３６で覆われているので、タングステン膜３２が現像
液に溶出することはない。
【００７３】次の第３の工程は、図４（Ｃ）に示される
ように、レジスト膜３４をマスクとして、窒化タングス
テン膜３６およびタングステン膜３２を同時に、例えば
四フッ化炭素と酸素とを反応ガスとして用い、プラズマ
エッチングまたはリアクティブイオンエッチングにより
エッチングする。
ように、レジスト膜３４をマスクとして、窒化タングス
テン膜３６およびタングステン膜３２を同時に、例えば
四フッ化炭素と酸素とを反応ガスとして用い、プラズマ
エッチングまたはリアクティブイオンエッチングにより
エッチングする。
【００７４】次の第４の工程は、図４（Ｄ）に示される
ように、窒素またはアンモニアガスの中でプラズマ処理
することによって、タングステン膜３２の側面部分を窒
化タングステン膜３７に変成する。これでタングステン
膜３２の上面および側面それぞれは、窒化タングステン
膜３６および３７それぞれにより完全に覆われた構造と
なる。
ように、窒素またはアンモニアガスの中でプラズマ処理
することによって、タングステン膜３２の側面部分を窒
化タングステン膜３７に変成する。これでタングステン
膜３２の上面および側面それぞれは、窒化タングステン
膜３６および３７それぞれにより完全に覆われた構造と
なる。
【００７５】最後の第５の工程は、図４（Ｅ）に示され
るように、レジスト膜３４を除去する。このときレジス
ト膜３４のエッチ液としてレジスト剥離液を使用する
が、タングステン膜３２の上面は窒化タングステン膜３
６に、タングステン膜３２の側面は窒化タングステン膜
３７によって完全に覆われているので、タングステン膜
３２がレジスト剥離液に溶出することはない。
るように、レジスト膜３４を除去する。このときレジス
ト膜３４のエッチ液としてレジスト剥離液を使用する
が、タングステン膜３２の上面は窒化タングステン膜３
６に、タングステン膜３２の側面は窒化タングステン膜
３７によって完全に覆われているので、タングステン膜
３２がレジスト剥離液に溶出することはない。
【００７６】また、本発明にかかる薄膜トランジスタの
第３の製造方法については、上記第２の製造方法におい
て、第３の工程でタングステン膜３２と窒化タングステ
ン膜３６とのエッチング法として四フッ化炭素と酸素と
を反応ガスとして用いるエッチングを行う代わりに、六
フッ化硫黄と窒素の混合ガスを用いたリアクティブイオ
ンエッチングを行うことにより、窒化タングステン膜３
６とタングステン膜３２とのエッチングをすると同時
に、配線パターン化されたタングステン膜３２の側面部
分を窒化タングステンに変成することが可能である。す
なわち、図４（Ｂ）に示される構造から図４（Ｃ）を飛
び越して図４（Ｄ）の構造が直接形成されたことにな
る。
第３の製造方法については、上記第２の製造方法におい
て、第３の工程でタングステン膜３２と窒化タングステ
ン膜３６とのエッチング法として四フッ化炭素と酸素と
を反応ガスとして用いるエッチングを行う代わりに、六
フッ化硫黄と窒素の混合ガスを用いたリアクティブイオ
ンエッチングを行うことにより、窒化タングステン膜３
６とタングステン膜３２とのエッチングをすると同時
に、配線パターン化されたタングステン膜３２の側面部
分を窒化タングステンに変成することが可能である。す
なわち、図４（Ｂ）に示される構造から図４（Ｃ）を飛
び越して図４（Ｄ）の構造が直接形成されたことにな
る。
【００７７】以上説明したように、第２および第３の製
造方法によれば、第１のバス配線に低抵抗金属材料であ
るタングステンが使用され、第２および第３のバス配線
に耐薬品性に優れた金属材料である窒化タングステンが
使用されている。第２のバス配線が第１のバス配線の上
面を、また第３のバス配線が第１のバス配線の側面を、
それぞれ覆った構造が、フォトリソグラフィー工程に必
要な現像液、レジスト剥離液、洗浄液に対してタングス
テンを溶出させることなく、一度のフォトリソグラフィ
ー工程のみで形成できる。
造方法によれば、第１のバス配線に低抵抗金属材料であ
るタングステンが使用され、第２および第３のバス配線
に耐薬品性に優れた金属材料である窒化タングステンが
使用されている。第２のバス配線が第１のバス配線の上
面を、また第３のバス配線が第１のバス配線の側面を、
それぞれ覆った構造が、フォトリソグラフィー工程に必
要な現像液、レジスト剥離液、洗浄液に対してタングス
テンを溶出させることなく、一度のフォトリソグラフィ
ー工程のみで形成できる。
【００７８】この第３の製造方法では、工程の削減のた
め、タングステン膜の上面に窒化タングステン膜を形成
したが、図３と同様、窒化タングステン膜の代わりに低
抵抗で耐薬品性の優れたタンタル膜を形成することによ
り、低抵抗の配線構造を構成することができる。この製
造方法の場合、タンタル膜および窒化タングステン膜そ
れぞれの前記薬液に対する溶出度は、タングステン膜の
場合と比較して、それぞれ１０-4および１０-1以下であ
ることから、第１の製造方法と同様の効果が期待でき
る。
め、タングステン膜の上面に窒化タングステン膜を形成
したが、図３と同様、窒化タングステン膜の代わりに低
抵抗で耐薬品性の優れたタンタル膜を形成することによ
り、低抵抗の配線構造を構成することができる。この製
造方法の場合、タンタル膜および窒化タングステン膜そ
れぞれの前記薬液に対する溶出度は、タングステン膜の
場合と比較して、それぞれ１０-4および１０-1以下であ
ることから、第１の製造方法と同様の効果が期待でき
る。
【００７９】上記説明による第１から第３までの製造方
法の相違は、第１の製造方法では、第１のバス配線の側
面を第３のバス配線で被覆する工程が、第３のバス配線
に用いる金属膜のスパッタおよびエッチングの２工程で
行われるのに対して、第２の製造方法では、第１のバス
配線の側面をプラズマ窒化するという１工程のみで行わ
れている。更に、第３の製造方法では、第２のバス配線
および第１のバス配線のエッチングと同時に第３のバス
配線を形成することが可能であるため、特に第３のバス
配線を形成する工程を設ける必要がないことにある。
法の相違は、第１の製造方法では、第１のバス配線の側
面を第３のバス配線で被覆する工程が、第３のバス配線
に用いる金属膜のスパッタおよびエッチングの２工程で
行われるのに対して、第２の製造方法では、第１のバス
配線の側面をプラズマ窒化するという１工程のみで行わ
れている。更に、第３の製造方法では、第２のバス配線
および第１のバス配線のエッチングと同時に第３のバス
配線を形成することが可能であるため、特に第３のバス
配線を形成する工程を設ける必要がないことにある。
【００８０】この結果、第２の製造方法では第１の製造
方法よりも、更に第３の製造方法では第２の製造方法よ
りも処理工程が減少するため、より製造工期が短く、よ
りコストの低い薄膜トランジスタ基板を製造することが
可能である。
方法よりも、更に第３の製造方法では第２の製造方法よ
りも処理工程が減少するため、より製造工期が短く、よ
りコストの低い薄膜トランジスタ基板を製造することが
可能である。
【００８１】なお、第２の金属膜に用いる材料には窒化
タングステンのように耐薬品性に優れた金属材料のほか
に、タンタル、タンタル合金、クロムなどの耐薬品性に
優れ且つ比較的低抵抗の金属材料が使用可能であり、低
抵抗の配線構造を構成するた
タングステンのように耐薬品性に優れた金属材料のほか
に、タンタル、タンタル合金、クロムなどの耐薬品性に
優れ且つ比較的低抵抗の金属材料が使用可能であり、低
抵抗の配線構造を構成するた
【００８２】
【発明の効果】以上説明したように、本発明によれば、
まずレジスト膜を露光現像処理する工程において、低抵
抗金属材料で構成される第１の金属膜の上面は耐薬品性
に優れた金属材料で構成される第２の金属膜に被覆され
ており、またレジスト除去の工程およびＴＦＴ基板洗浄
の工程においては、低抵抗金属材料で構成される第１の
金属層の上面と側面とは耐薬品性に優れた金属で構成さ
れる第２の金属層および第３の金属層に被覆されている
薄膜トランジスタ基板の製造方法が得られる。この構造
および製造方法によって、現像液、レジスト剥離液、洗
浄液に接触するのは第２の金属層および第３の金属層で
あるので、これら各種の薬液に金属材料が溶出すること
が少なく、工程に必要な各種薬液の劣化を大幅に低減さ
せることができる。
まずレジスト膜を露光現像処理する工程において、低抵
抗金属材料で構成される第１の金属膜の上面は耐薬品性
に優れた金属材料で構成される第２の金属膜に被覆され
ており、またレジスト除去の工程およびＴＦＴ基板洗浄
の工程においては、低抵抗金属材料で構成される第１の
金属層の上面と側面とは耐薬品性に優れた金属で構成さ
れる第２の金属層および第３の金属層に被覆されている
薄膜トランジスタ基板の製造方法が得られる。この構造
および製造方法によって、現像液、レジスト剥離液、洗
浄液に接触するのは第２の金属層および第３の金属層で
あるので、これら各種の薬液に金属材料が溶出すること
が少なく、工程に必要な各種薬液の劣化を大幅に低減さ
せることができる。
【００８３】また、第１の製造方法では等方性エッチン
グと異方性エッチングを使い分けることにより、また、
第２および第３の製造方法では低抵抗金属膜の側面をプ
ラズマ窒化することにより、１回のフォトリソグラフィ
ー工程のみで、低抵抗金属材料で構成される第１のバス
配線の上面と側面とを耐薬品性に優れた金属材料で構成
される第２の金属層および第３の金属層で被覆した配線
構造を形成することができる。この製造方法によって、
低抵抗で且つ後のエッチング工程において充分な耐薬品
性を有する配線構造を１回のフォトリソグラフィー工程
のみで形成することができる。
グと異方性エッチングを使い分けることにより、また、
第２および第３の製造方法では低抵抗金属膜の側面をプ
ラズマ窒化することにより、１回のフォトリソグラフィ
ー工程のみで、低抵抗金属材料で構成される第１のバス
配線の上面と側面とを耐薬品性に優れた金属材料で構成
される第２の金属層および第３の金属層で被覆した配線
構造を形成することができる。この製造方法によって、
低抵抗で且つ後のエッチング工程において充分な耐薬品
性を有する配線構造を１回のフォトリソグラフィー工程
のみで形成することができる。
【００８４】この結果、歩留まりが高く、信頼性に優れ
た薄膜トランジスタ基板を製造することができる。また
劣化の低減より、これら薬液の再利用が可能となり、コ
ストを低減させることができる。
た薄膜トランジスタ基板を製造することができる。また
劣化の低減より、これら薬液の再利用が可能となり、コ
ストを低減させることができる。
【００８５】また、従来２回必要であったフォトリソグ
ラフィー工程が１回に低減されるので、製造工期を短縮
させることができるとともに、２回の露光・現像処理で
生じる位置合わせ誤差を考慮する必要がなくなるので、
ＴＦＴの微細化を促進させる効果がある。
ラフィー工程が１回に低減されるので、製造工期を短縮
させることができるとともに、２回の露光・現像処理で
生じる位置合わせ誤差を考慮する必要がなくなるので、
ＴＦＴの微細化を促進させる効果がある。
【００８６】したがって、このような薄膜トランジスタ
を液晶表示装置などに応用すれば、表示装置の大型化、
高精細化にともなう信号遅延の問題を解消できるだけで
なく、表示装置のコストを低減させ、かつ歩留まりが高
く、信頼性に優れた表示装置を実現することができる。
を液晶表示装置などに応用すれば、表示装置の大型化、
高精細化にともなう信号遅延の問題を解消できるだけで
なく、表示装置のコストを低減させ、かつ歩留まりが高
く、信頼性に優れた表示装置を実現することができる。
【図１】本発明によって得られる薄膜トランジスタ基板
の実施の一形態を示す平面図である。
の実施の一形態を示す平面図である。
【図２】図１におけるＡ−Ａ断面図である。
【図３】本発明による第１の製造方法の実施の一形態を
示す工程順断面図である。
示す工程順断面図である。
【図４】本発明による第２の製造方法の実施の一形態を
示す工程順断面図である。
示す工程順断面図である。
【図５】薄膜トランジスタ基板を応用した液晶表示装置
の一構成例を示した電気回路図である。
の一構成例を示した電気回路図である。
【図６】従来の薄膜トランジスタ基板の一例を示す平面
図である。
図である。
【図７】図６におけるＢ−Ｂ断面図である。
【図８】従来の技術によるパターニング方法の一例を示
す工程順断面図である。
す工程順断面図である。
【図９】従来の薄膜トランジスタの一例を示す断面図で
ある。
ある。
【図１０】従来のＭＯＳ型電界効果トランジスタの一例
を示す断面図である。
を示す断面図である。
１ ガラス基板 ２ ゲート電極 ３ 第１のゲート電極膜 ４ 第２のゲート電極膜 ５ 第３のゲート電極膜 ６ 第１のゲートバス配線 ７ 第２のゲートバス配線 ８ 第３のゲートバス配線 ９ ゲートバス配線 １０ ゲート絶縁膜 １１ 半導体層 １２ コンタクト層 １３ 第１のソースバス配線 １４ 第２のソースバス配線 １５ 第３のソースバス配線 １６ ソースバス配線 １７ 第１のソース電極膜 １８ 第２のソース電極膜 １９ 第３のソース電極膜 ２０ ソース電極 ２１ 第１のドレイン電極膜 ２２ 第２のドレイン電極膜 ２３ 第３のドレイン電極膜 ２４ ドレイン電極 ２５ 画素電極 ３０ ＴＦＴ ３１ ＴＦＴ用基板 ３２ タングステン膜 ３３、３５ タンタル膜 ３４ レジスト膜 ３６、３７ 窒化タングステン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１６Ｓ ６１７Ｌ ６１７Ｍ
Claims (4)
- 【請求項１】配線構造を形成する面の上に低抵抗の金属
材料からなる第１の金属膜、次いで耐薬品性に優れ且つ
低抵抗の金属材料からなる第２の金属膜を順次スパッタ
法により成膜する第１の工程と、前記第２の金属膜の上
に感光性レジストを塗布し、この感光性レジストを露光
・現像処理して所定の配線形状にエッチングマスクを形
成する第２の工程と、前記第２の金属膜および前記第１
の金属膜をプラズマエッチング法によって等方的にエッ
チングを行なう第３の工程と、耐薬品性に優れた金属材
料からなる第３の金属膜をスパッタ法により基板全面に
成膜する第４の工程と、次にリアクティブイオンエッチ
ング法によって前記第３の金属膜を異方的にエッチング
を行うことにより、配線形状にパターニングされた前記
第１の金属膜の側面を第３の金属膜で被覆する第５の工
程と、前記感光性レジストによるマスクを除去する第６
の工程とからなり、上記各工程において前記第１の金属
膜が現像液、レジスト剥離液、洗浄液に溶出することな
く配線構造を形成することを特徴とする薄膜トランジス
タ基板の製造方法。 - 【請求項２】請求項１において、第１の金属膜はタング
ステン、モリブデン、アルミニウムおよびアルミニウム
合金のいずれか１つの金属材料、第２の金属膜はタンタ
ル、タンタル合金およびクロムのいずれか１つの金属材
料、且つ第３の金属膜はタンタル、タンタル合金、窒化
タングステンおよびクロムのいずれか１つの金属材料で
あることを特徴とする薄膜トランジスタ基板の製造方
法。 - 【請求項３】配線構造を形成する面の上にタングステン
からなる第１の金属膜、次いでタンタル、タンタル合
金、窒化タングステンおよびクロムのいずれか１つの耐
薬品性に優れた金属材料からなる第２の金属膜を順次ス
パッタ法により成膜する第１の工程と、前記第２の金属
膜の上に感光性レジストを塗布し、この感光性レジスト
を露光・現像処理して所定の配線形状にエッチングマス
クを形成する第２の工程と、前記第２の金属膜および前
記第１の金属膜のエッチングを行なう第３の工程と、前
記第１の金属膜であるタングステン膜の側面を窒素およ
びアンモニアガスのいずれか１つの中でプラズマ放電処
理して窒化タングステンに変成させることにより、配線
形状にパターニングされた前記第１の金属膜の側面を被
覆した第３の金属膜を形成する第４の工程と、前記感光
性レジストによるマスクを除去する第５の工程とにより
構成されることを特徴とする薄膜トランジスタ基板の製
造方法。 - 【請求項４】配線構造を形成する面の上にタングステン
からなる第１の金属膜、次いでタンタル、タンタル合
金、窒化タングステンおよびクロムのいずれか１つの耐
薬品性に優れた金属材料からなる第２の金属膜を順次ス
パッタ法により成膜する第１の工程と、前記第２の金属
膜の上に感光性レジストを塗布し、この感光性レジスト
を露光・現像処理して所定の配線形状にエッチングマス
クを形成する第２の工程と、前記第２の金属膜および前
記第１の金属膜のエッチングを、窒素を含む混合ガス中
でリアクティブイオンエッチングにより行うことによ
り、前記第２の金属膜および前記第１の金属膜をエッチ
ングすると同時に、前記第１の金属膜であるタングステ
ン膜の側面を窒化タングステンに変成させ、前記第１の
金属膜側面を被覆した第３の金属膜を形成する第３の工
程と、前記感光性レジストによるマスクを除去する第４
の工程とにより構成されることを特徴とする薄膜トラン
ジスタ基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33940095A JP2865039B2 (ja) | 1995-12-26 | 1995-12-26 | 薄膜トランジスタ基板の製造方法 |
| KR1019960072558A KR100256288B1 (ko) | 1995-12-26 | 1996-12-26 | 저저항성및내약품성전극배선을갖는박막트랜지스터기판및그제조방법 |
| TW085116093A TW339464B (en) | 1995-12-26 | 1996-12-26 | Electrode wiring film transistor base plate of low resistance and medicament-resistance and the manufacturing method |
| US08/773,345 US5821159A (en) | 1995-12-26 | 1996-12-26 | Thin film transistor substrate having low resistive and chemical resistant electrode interconnections and method of forming the same |
| US09/081,442 US6107668A (en) | 1995-12-26 | 1998-05-19 | Thin film transistor substrate having low resistive and chemical resistant electrode interconnections and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33940095A JP2865039B2 (ja) | 1995-12-26 | 1995-12-26 | 薄膜トランジスタ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181014A JPH09181014A (ja) | 1997-07-11 |
| JP2865039B2 true JP2865039B2 (ja) | 1999-03-08 |
Family
ID=18327124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33940095A Expired - Fee Related JP2865039B2 (ja) | 1995-12-26 | 1995-12-26 | 薄膜トランジスタ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5821159A (ja) |
| JP (1) | JP2865039B2 (ja) |
| KR (1) | KR100256288B1 (ja) |
| TW (1) | TW339464B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037609A (en) * | 1997-01-17 | 2000-03-14 | General Electric Company | Corrosion resistant imager |
| KR100248123B1 (ko) * | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
| KR100338008B1 (ko) * | 1997-11-20 | 2002-10-25 | 삼성전자 주식회사 | 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법 |
| US5994192A (en) * | 1998-05-29 | 1999-11-30 | Vanguard International Semiconductor Corporation | Compensation of the channel region critical dimension, after polycide gate, lightly doped source and drain oxidation procedure |
| KR100430950B1 (ko) * | 1998-09-01 | 2004-06-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 및 그 제조방법 |
| JP3403949B2 (ja) * | 1998-09-03 | 2003-05-06 | シャープ株式会社 | 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法 |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5057605B2 (ja) * | 1999-03-17 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000275663A (ja) * | 1999-03-26 | 2000-10-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| TW444257B (en) * | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
| KR100317624B1 (ko) * | 1999-05-21 | 2001-12-22 | 구본준, 론 위라하디락사 | 금속층 식각방법 및 이를 이용한 박막 트랜지스터 제조방법 |
| JP2001035808A (ja) | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
| JP4627843B2 (ja) * | 1999-07-22 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
| JP4632522B2 (ja) * | 2000-11-30 | 2011-02-16 | Ｎｅｃ液晶テクノロジー株式会社 | 反射型液晶表示装置の製造方法 |
| KR20040022289A (ko) * | 2002-09-03 | 2004-03-12 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
| US7361027B2 (en) * | 2002-12-25 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure, display device and electronic device |
| US20040198046A1 (en) * | 2003-04-01 | 2004-10-07 | Lee Yu-Chou | Method for decreasing contact resistance of source/drain electrodes |
| KR100744682B1 (ko) * | 2005-06-30 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US7291885B2 (en) * | 2005-08-29 | 2007-11-06 | Chunghwa Picture Tubes, Ltd. | Thin film transistor and fabrication method thereof |
| US7229863B2 (en) * | 2005-10-25 | 2007-06-12 | Chunghwa Picture Tubes, Ltd. | Method for fabricating thin film transistors |
| JP4755143B2 (ja) * | 2007-06-05 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5174050B2 (ja) * | 2010-01-14 | 2013-04-03 | 公益財団法人国際科学振興財団 | 半導体装置の製造方法 |
| JP2011077532A (ja) * | 2010-11-10 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法 |
| JP2012019237A (ja) * | 2011-10-06 | 2012-01-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2014143410A (ja) * | 2012-12-28 | 2014-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP6376788B2 (ja) * | 2013-03-26 | 2018-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US11031506B2 (en) | 2018-08-31 | 2021-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor using oxide semiconductor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01207973A (ja) * | 1988-02-16 | 1989-08-21 | Seiko Epson Corp | Ｍｏｓ型半導体装置の製造方法 |
| JPH0828517B2 (ja) * | 1989-07-04 | 1996-03-21 | シャープ株式会社 | 薄膜トランジスタアレイ |
| JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
| US5264728A (en) * | 1989-11-30 | 1993-11-23 | Kabushiki Kaisha Toshiba | Line material, electronic device using the line material and liquid crystal display |
| JPH04133430A (ja) * | 1990-09-26 | 1992-05-07 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP3021683B2 (ja) * | 1991-01-08 | 2000-03-15 | 株式会社日立製作所 | 集積回路用配線 |
| KR940000143B1 (ko) * | 1991-06-25 | 1994-01-07 | 재단법인 한국전자통신연구소 | 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법 |
| JPH05216069A (ja) * | 1991-12-09 | 1993-08-27 | Oki Electric Ind Co Ltd | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
| JP2905032B2 (ja) * | 1992-05-12 | 1999-06-14 | シャープ株式会社 | 金属配線の製造方法 |
| JP2530990B2 (ja) * | 1992-10-15 | 1996-09-04 | 富士通株式会社 | 薄膜トランジスタ・マトリクスの製造方法 |
| JPH0964366A (ja) * | 1995-08-23 | 1997-03-07 | Toshiba Corp | 薄膜トランジスタ |
| US5650358A (en) * | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
| JP3409542B2 (ja) * | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-12-26 JP JP33940095A patent/JP2865039B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-26 KR KR1019960072558A patent/KR100256288B1/ko not_active IP Right Cessation
- 1996-12-26 TW TW085116093A patent/TW339464B/zh not_active IP Right Cessation
- 1996-12-26 US US08/773,345 patent/US5821159A/en not_active Expired - Lifetime
-
1998
- 1998-05-19 US US09/081,442 patent/US6107668A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW339464B (en) | 1998-09-01 |
| US6107668A (en) | 2000-08-22 |
| KR970054272A (ko) | 1997-07-31 |
| JPH09181014A (ja) | 1997-07-11 |
| US5821159A (en) | 1998-10-13 |
| KR100256288B1 (ko) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2865039B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| US7575963B2 (en) | Method for manufacturing contact structures of wiring | |
| US6740596B2 (en) | Manufacturing method of active matrix substrate | |
| US6696324B2 (en) | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same | |
| US6207480B1 (en) | Method of manufacturing a thin film transistor array panel for a liquid crystal display | |
| US7115433B2 (en) | Contact structure of wiring and a method for manufacturing the same | |
| US7553710B2 (en) | Composition for stripping photoresist and method for manufacturing thin transistor array panel using the same | |
| US7666697B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP2001068679A (ja) | 薄膜トランジスタとその製造方法 | |
| US7422916B2 (en) | Method of manufacturing thin film transistor panel | |
| KR101002338B1 (ko) | 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
| US20060001791A1 (en) | Pad structure of liquid crystal display device and fabrication method thereof | |
| US8586453B2 (en) | Methods for fabricating thin film pattern and array substrate | |
| US20040178411A1 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| WO2003036377A1 (en) | A etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method | |
| JP3055237B2 (ja) | 液晶表示パネル及びその製造方法 | |
| KR100615437B1 (ko) | 배리어층을 가지는 구리 배선의 식각 방법 | |
| KR20080035045A (ko) | 표시 기판의 제조 방법 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| KR100769173B1 (ko) | 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법 | |
| JPH04357832A (ja) | エッチング方法および薄膜トランジスタの製造方法 | |
| KR20020056705A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR20070091732A (ko) | 표시 기판의 제조 방법 | |
| KR19990009763A (ko) | 단일막 게이트 라인을 갖는 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981117 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111218 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111218 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |