JPH04133430A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04133430A JPH04133430A JP25634190A JP25634190A JPH04133430A JP H04133430 A JPH04133430 A JP H04133430A JP 25634190 A JP25634190 A JP 25634190A JP 25634190 A JP25634190 A JP 25634190A JP H04133430 A JPH04133430 A JP H04133430A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- high melting
- nitride film
- metal nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 58
- 238000002844 melting Methods 0.000 claims abstract description 48
- 230000008018 melting Effects 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 26
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 11
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical group [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 abstract description 9
- 238000005260 corrosion Methods 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 6
- 238000013508 migration Methods 0.000 abstract description 6
- 230000005012 migration Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 239000003870 refractory metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置およびその製造方法に関し。
導電層を腐食から保護する膜を有する半導体装置及びそ
の製造方法の提供を目的とし。
の製造方法の提供を目的とし。
基板表面に導電層と第１の高融点金属ナイトライド膜を
順次形成する工程と、該第１の高融点金属ナイトライド
膜表面にマスク材を選択的にパタニング形成した後、該
第１の高融点金属ナイトライド膜、該導電層を順次前記
基板が露出するまで選択的に異方性エツチングする工程
と、該マスク材を除去した後に、露出した該導電層側面
及び露出した該第１の高融点金属ナイトライド膜及び露
出した該基板表面を覆うように、第２の高融点金属ナイ
トライド膜を被着形成する工程と、該基板表面に形成さ
れた該第２の高融点金属ナイトライド膜を除去し、かつ
該導電層側面の該第２の高融点金属ナイトライド膜を除
去しないように、異方性エツチングする工程と、該導電
層を覆うように、該基板上に無機絶縁層を形成する工程
とを有する半導体装置の製造方法により構成する。
順次形成する工程と、該第１の高融点金属ナイトライド
膜表面にマスク材を選択的にパタニング形成した後、該
第１の高融点金属ナイトライド膜、該導電層を順次前記
基板が露出するまで選択的に異方性エツチングする工程
と、該マスク材を除去した後に、露出した該導電層側面
及び露出した該第１の高融点金属ナイトライド膜及び露
出した該基板表面を覆うように、第２の高融点金属ナイ
トライド膜を被着形成する工程と、該基板表面に形成さ
れた該第２の高融点金属ナイトライド膜を除去し、かつ
該導電層側面の該第２の高融点金属ナイトライド膜を除
去しないように、異方性エツチングする工程と、該導電
層を覆うように、該基板上に無機絶縁層を形成する工程
とを有する半導体装置の製造方法により構成する。
また、基板表面にパターニング形成されてなる導電層と
、該導電層を覆うように形成される高融点金属ナイトラ
イド膜と、該高融点金属ナイトライド膜を覆うように形
成される無機絶縁層とを有する半導体装置により構成す
る。
、該導電層を覆うように形成される高融点金属ナイトラ
イド膜と、該高融点金属ナイトライド膜を覆うように形
成される無機絶縁層とを有する半導体装置により構成す
る。
本発明は半導体装置およびその製造方法に関する。ＬＳ
Ｉの金属配線においては、ストレスマイクレージョン対
策として金属配線を強化する層を持つ積層配線を行って
いる。しかし、耐湿性試験において、腐食が発生する確
率が高く、信頼性上問題となっている。
Ｉの金属配線においては、ストレスマイクレージョン対
策として金属配線を強化する層を持つ積層配線を行って
いる。しかし、耐湿性試験において、腐食が発生する確
率が高く、信頼性上問題となっている。
したがって、耐湿性試験においても腐食の発生しない信
頼性の高い配線形成が要求される。
頼性の高い配線形成が要求される。
第２図（ａ）〜（Ｃ）は従来例を示す工程順断面図であ
り、以下、これらの図を参照しながら従来例について説
明する。
り、以下、これらの図を参照しながら従来例について説
明する。
第２図（ａ）参照
Ｓｉ基板１に絶縁膜としてＳｉＯ□膜２が形成され。
その上に配線層としてＡＩ膜３．ＴｉＮ膜４が形成され
る。
る。
第２図（ｂ）参照
配線パターンを形成するためのマスクを用いて。
ＴｉＮ膜４とＡＩ膜３をエツチングし、積層配線５を形
成する。
成する。
第２図（ｃ）参照
全面にパッシベーション膜としてＰＳＧ膜８を形成する
。
。
ＴｉＮ膜４はストレスマイグレーションによるＡＩ膜３
の破断を抑制する効果はあるが、耐湿性試験において外
部からＰＳＧ膜８を通して水分が侵入すると Ａ１膜３
が腐食するといった問題がある。即ち、ＰＳＧ膜８に水
分が侵入するとＨ３ＰＯ４を形成し、それが電解液とし
て作用し、もしもＡｔ膜３がＰＳＧ膜８と接触してお、
ればイオン化傾向の高いＡ１層３がアノード、ＴｉＮ膜
４がカソードの局部電池が形成され、ＡＩ膜３からＡＩ
が溶出する。その時、Ａｌ→Ａ１３”＋３ｅの如（分解
して溶出し、腐食が進行する。
の破断を抑制する効果はあるが、耐湿性試験において外
部からＰＳＧ膜８を通して水分が侵入すると Ａ１膜３
が腐食するといった問題がある。即ち、ＰＳＧ膜８に水
分が侵入するとＨ３ＰＯ４を形成し、それが電解液とし
て作用し、もしもＡｔ膜３がＰＳＧ膜８と接触してお、
ればイオン化傾向の高いＡ１層３がアノード、ＴｉＮ膜
４がカソードの局部電池が形成され、ＡＩ膜３からＡＩ
が溶出する。その時、Ａｌ→Ａ１３”＋３ｅの如（分解
して溶出し、腐食が進行する。
本発明はストレスマイグレーションによるＡＩ膜３の破
断を抑制し、かつ耐湿性試験においてもＡｌ膜３の腐食
が発生しない配線を形成することを目的とする。
断を抑制し、かつ耐湿性試験においてもＡｌ膜３の腐食
が発生しない配線を形成することを目的とする。
上記課題は、基板１表面に導電層３と第１の高融点金属
ナイトライド膜４を順次形成する工程と。
ナイトライド膜４を順次形成する工程と。
次いで、該第１の高融点金属ナイトライド膜４表面にマ
スク材を選択的にパターニング形成する工程と９次いで
、該マスク材を用いて、該第１の高融点金属ナイトライ
ド膜４．該導電層３を順次前記基板１が露出するまで選
択的に異方性エツチングする工程と９次いで、該マスク
材を除去した後に、露出した該導電層３側面３ａ及び露
出した該第１の高融点金属ナイトライド膜４及び露出し
た該基板１表面を覆うように、第２の高融点金属ナイト
ライド膜６を被着形成する工程と９次いで、該基板１表
面に形成された該第２の高融点金属ナイトライド膜６を
除去し、かつ該導電層３側面３ａの該第２の高融点金属
ナイトライド膜６を除去しないように、異方性エツチン
グする工程と９次いて。
スク材を選択的にパターニング形成する工程と９次いで
、該マスク材を用いて、該第１の高融点金属ナイトライ
ド膜４．該導電層３を順次前記基板１が露出するまで選
択的に異方性エツチングする工程と９次いで、該マスク
材を除去した後に、露出した該導電層３側面３ａ及び露
出した該第１の高融点金属ナイトライド膜４及び露出し
た該基板１表面を覆うように、第２の高融点金属ナイト
ライド膜６を被着形成する工程と９次いで、該基板１表
面に形成された該第２の高融点金属ナイトライド膜６を
除去し、かつ該導電層３側面３ａの該第２の高融点金属
ナイトライド膜６を除去しないように、異方性エツチン
グする工程と９次いて。
該導電層３を覆うように、該基板Ｉ上に無機絶縁層８を
形成する工程とを有し、前記第１の高融点金属ナイトラ
イド膜４及び前記第２の高融点金属ナイトライド膜６は
、いずれも前記無機絶縁層８の含む水から前記導電層３
を保護するに十分な厚さに形成される半導体装置の製造
方法によって解決される。
形成する工程とを有し、前記第１の高融点金属ナイトラ
イド膜４及び前記第２の高融点金属ナイトライド膜６は
、いずれも前記無機絶縁層８の含む水から前記導電層３
を保護するに十分な厚さに形成される半導体装置の製造
方法によって解決される。
また、前記第１の高融点金属ナイトライド膜４及び前記
第２の高融点金属ナイトライド膜６のうち、少なくとも
一方をチタンタングステン膜に置き換える半導体装置の
製造方法によって解決される。
第２の高融点金属ナイトライド膜６のうち、少なくとも
一方をチタンタングステン膜に置き換える半導体装置の
製造方法によって解決される。
また、基板１表面にパターニング形成されてなる導電層
３と、該導電層３を覆うように形成される高融点金属ナ
イトライド膜４，６と、該高融点金属ナイトライド膜４
，６を覆うように形成される無機絶縁層８とを有し、前
記高融点金属ナイトライド膜４，６は、該無機絶縁層８
の含む水から前記導電層３を保護するに十分な厚さであ
る半導体装置によって解決される。
３と、該導電層３を覆うように形成される高融点金属ナ
イトライド膜４，６と、該高融点金属ナイトライド膜４
，６を覆うように形成される無機絶縁層８とを有し、前
記高融点金属ナイトライド膜４，６は、該無機絶縁層８
の含む水から前記導電層３を保護するに十分な厚さであ
る半導体装置によって解決される。
また、前記第１の高融点金属ナイトライド膜４及び前記
第２の高融点金属ナイトライド膜６のうち、少なくとも
一方をチタンタングステン膜に置き換える半導体装置に
よって解決される。
第２の高融点金属ナイトライド膜６のうち、少なくとも
一方をチタンタングステン膜に置き換える半導体装置に
よって解決される。
本発明では、導電層３の上面と側面に高融点金属ナイト
ライド膜或いはチタンタングステン膜が形成されるから
、導電層３は無機絶縁層８と隔てられ、たとえ無機絶縁
層８が水を含んでいても。
ライド膜或いはチタンタングステン膜が形成されるから
、導電層３は無機絶縁層８と隔てられ、たとえ無機絶縁
層８が水を含んでいても。
高融点金属ナイトライド膜或いはチタンタングステン膜
の厚さは導電層３を水から保護するに十分な厚さである
から腐食は発生しない。
の厚さは導電層３を水から保護するに十分な厚さである
から腐食は発生しない。
しかも、導電層３の上面と側面が高融点金属ナイトライ
ド膜或いはチタンタングステン膜で強化されるから、ス
トレスマイグレーションの抑制効果も大きくなる。
ド膜或いはチタンタングステン膜で強化されるから、ス
トレスマイグレーションの抑制効果も大きくなる。
第１図（ａ）〜（ｅ）は実施例を示す工程順断面図であ
り、以下、これらの図を参照しながら実施例について説
明する。
り、以下、これらの図を参照しながら実施例について説
明する。
第１図（ａ）参照
素子の形成されたＳｉ基基板−，絶縁膜として３１０２
膜２が形成され、その上に導電層としてスパッタ法によ
り厚さ１．０μｍのＡＩ膜３を形成し。
膜２が形成され、その上に導電層としてスパッタ法によ
り厚さ１．０μｍのＡＩ膜３を形成し。
その上に、第１の高融点金属ナイトライド膜として、ス
パッタ法により厚さ１０００人の第１のＴｉＮ膜４を形
成する。
パッタ法により厚さ１０００人の第１のＴｉＮ膜４を形
成する。
第１図（ｂ）参照
表面にレジストを塗布し、それをパターニングして配線
パターンを形成するだめのマスク材を形成する。そのマ
スク材を用いて、第１のＴｉＮ膜４とＡ１膜３をエツチ
ングし、積層配線５を形成する。配線の幅は例えば１．
２μｍ、配線間隔は例えば１．６μｍである。
パターンを形成するだめのマスク材を形成する。そのマ
スク材を用いて、第１のＴｉＮ膜４とＡ１膜３をエツチ
ングし、積層配線５を形成する。配線の幅は例えば１．
２μｍ、配線間隔は例えば１．６μｍである。
第１図（ｃ）参照
マスク材を除去した後、全面にスパッタ法により、第２
の高融点金属ナイトライド膜として、厚さ１００ＯＡの
第２のＴｉＮ膜６を形成する。
の高融点金属ナイトライド膜として、厚さ１００ＯＡの
第２のＴｉＮ膜６を形成する。
第１図（ｄ）参照
反応性イオンエツチング（ＲＩＥ）により第２のＴｉＮ
膜６をエツチングして除去し、ＡＩ膜３の側面３ａに厚
さ５００Ａの第２のＴｉＮ膜６の側壁７を形成する。
膜６をエツチングして除去し、ＡＩ膜３の側面３ａに厚
さ５００Ａの第２のＴｉＮ膜６の側壁７を形成する。
第１図（ｅ）参照
全面に無機絶縁層として厚さ１．０μｍのＰＳＧ膜８を
形成する。
形成する。
かくして配線の形成を終え、高温、高温で長時間の耐湿
性試験を行った結果、配線の腐食による劣化がみられな
かった。
性試験を行った結果、配線の腐食による劣化がみられな
かった。
高融点金属ナイトライドとしては実施例にとりあげたチ
タンナイトライド（ＴｉＮ）の他に、タングステンナイ
トライド（ＷＮ）、 タンタルナイトライド（ＴａＮ
）、 ジルコニウムナイトライド（ＺｒＮ）、モリブ
デンナイトライド（ＭｏＮ）等を置き換えて用いること
ができる。
タンナイトライド（ＴｉＮ）の他に、タングステンナイ
トライド（ＷＮ）、 タンタルナイトライド（ＴａＮ
）、 ジルコニウムナイトライド（ＺｒＮ）、モリブ
デンナイトライド（ＭｏＮ）等を置き換えて用いること
ができる。
また、高融点金属ナイトライドに代えてチタンタングス
テンを用いることもできる。
テンを用いることもできる。
なお、無機絶縁層８が水を含む場合９本発明が有用であ
る点は既に述べたが、無機絶縁物は形成方法や材料にか
かわらず多少なりとも水を含んでおり、後の加熱工程て
この水が外部に出てくる。
る点は既に述べたが、無機絶縁物は形成方法や材料にか
かわらず多少なりとも水を含んでおり、後の加熱工程て
この水が外部に出てくる。
ＳＯＧ （スピン・オン・グラス）のように、スピンコ
ードができる無機絶縁層は、特にその傾向が強いが、同
様にＣＶＤ法で形成されるＰＳＧ（ＰｈｏｓｐｈｏＳｉ
ｌｉｃａｔｅ Ｇｌａｓｓ）、 Ｂ Ｐ Ｓ Ｇ （
ＢａｒｏｎＰｈｏｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ
）、 Ｂ Ｓ Ｇ （Ｂｏｒｏｎ ５ｉｌｉｃａｔｅＧ
ｌａｓｓ）のようなものであっても、加熱によって水が
外部に出ようとする傾向がある。他に酸化シリコンであ
っても同様に水が外部に出てくる問題があるのである。
ードができる無機絶縁層は、特にその傾向が強いが、同
様にＣＶＤ法で形成されるＰＳＧ（ＰｈｏｓｐｈｏＳｉ
ｌｉｃａｔｅ Ｇｌａｓｓ）、 Ｂ Ｐ Ｓ Ｇ （
ＢａｒｏｎＰｈｏｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ
）、 Ｂ Ｓ Ｇ （Ｂｏｒｏｎ ５ｉｌｉｃａｔｅＧ
ｌａｓｓ）のようなものであっても、加熱によって水が
外部に出ようとする傾向がある。他に酸化シリコンであ
っても同様に水が外部に出てくる問題があるのである。
以上説明したように１本発明によれば、耐湿性にすぐれ
、かつストレスマイグレーションを抑制する配線を生成
することができる。
、かつストレスマイグレーションを抑制する配線を生成
することができる。
本発明は半導体装置の微細化に寄与するものである。
第１図（ａ）〜（ｅ）は実施例を示す工程順断面図。
第２図（ａ）〜（Ｃ）は従来例を示す工程順断面図であ
る。 図において。 １は基板であってＳｉ基板。 ２ま絶縁膜であって５ｉｆｔ膜。 ３は導電層であってＡＩ膜。 ３ａは側面。 ４は第１の高融点金属ナイトライド膜であって第１のＴ
ｉＮ膜。 ５は積層配線。 ６は第２の高融点金属ナイトライド膜であって第２のＴ
ｉＮ膜。 ７は側壁。 ８は無機絶縁層であってＰＳＧ膜 実売例を亦亨工程順断面口 早 １ 口
る。 図において。 １は基板であってＳｉ基板。 ２ま絶縁膜であって５ｉｆｔ膜。 ３は導電層であってＡＩ膜。 ３ａは側面。 ４は第１の高融点金属ナイトライド膜であって第１のＴ
ｉＮ膜。 ５は積層配線。 ６は第２の高融点金属ナイトライド膜であって第２のＴ
ｉＮ膜。 ７は側壁。 ８は無機絶縁層であってＰＳＧ膜 実売例を亦亨工程順断面口 早 １ 口
Claims (1)
- 【特許請求の範囲】 〔１〕基板（１）表面に導電層（３）と第１の高融点金
属ナイトライド膜（４）を順次形成する工程と、次いで
、該第１の高融点金属ナイトライド膜（４）表面にマス
ク材を選択的にパターニング形成する工程と、 次いで、該マスク材を用いて、該第１の高融点金属ナイ
トライド膜（４）、該導電層（３）を順次前記基板（１
）が露出するまで選択的に異方性エッチングする工程と
、 次いで、該マスク材を除去した後に、露出した該導電層
（３）側面（３ａ）及び露出した該第１の高融点金属ナ
イトライド膜（４）及び露出した該基板（１）表面を覆
うように、第２の高融点金属ナイトライド膜（６）を被
着形成する工程と、 次いで、該基板（１）表面に形成された該第２の高融点
金属ナイトライド膜（６）を除去し、かつ該導電層（３
）側面（３ａ）の該第２の高融点金属ナイトライド膜（
６）を除去しないように、異方性エッチングする工程と
、 次いで、該導電層（３）を覆うように、該基板（１）上
に無機絶縁層（８）を形成する工程とを有し、 前記第１の高融点金属ナイトライド膜（４）及び前記第
２の高融点金属ナイトライド膜（６）は、いずれも前記
無機絶縁層（８）の含む水から前記導電層（３）を保護
するに十分な厚さに形成されることを特徴とする半導体
装置の製造方法。 〔２〕前記第１の高融点金属ナイトライド膜（４）及び
前記第２の高融点金属ナイトライド膜（６）のうち、少
なくとも一方をチタンタングステン膜に置き換えること
を特徴とする請求項１記載の半導体装置の製造方法。 〔３〕基板（１）表面にパターニング形成されてなる導
電層（３）と、 該導電層（３）を覆うように形成される高融点金属ナイ
トライド膜（４、６）と、 該高融点金属ナイトライド膜（４、６）を覆うように形
成される無機絶縁層（８）と を有し、 前記高融点金属ナイトライド膜（４、６）は、該無機絶
縁層（８）の含む水から前記導電層（３）を保護するに
十分な厚さであることを特徴とする半導体装置。 〔４〕前記第１の高融点金属ナイトライド膜（４）及び
前記第２の高融点金属ナイトライド膜（６）のうち、少
なくとも一方をチタンタングステン膜に置き換えること
を特徴とする請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25634190A JPH04133430A (ja) | 1990-09-26 | 1990-09-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25634190A JPH04133430A (ja) | 1990-09-26 | 1990-09-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04133430A true JPH04133430A (ja) | 1992-05-07 |
Family
ID=17291332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25634190A Pending JPH04133430A (ja) | 1990-09-26 | 1990-09-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04133430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181140A (ja) * | 1994-12-27 | 1996-07-12 | Nec Corp | 半導体集積回路装置及びその製造方法 |
| JPH09181014A (ja) * | 1995-12-26 | 1997-07-11 | Nec Corp | 薄膜トランジスタ基板およびその製造方法 |
-
1990
- 1990-09-26 JP JP25634190A patent/JPH04133430A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181140A (ja) * | 1994-12-27 | 1996-07-12 | Nec Corp | 半導体集積回路装置及びその製造方法 |
| JPH09181014A (ja) * | 1995-12-26 | 1997-07-11 | Nec Corp | 薄膜トランジスタ基板およびその製造方法 |
| US6107668A (en) * | 1995-12-26 | 2000-08-22 | Nec Corporation | Thin film transistor substrate having low resistive and chemical resistant electrode interconnections and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP3510942B2 (ja) | 半導体素子の配線形成方法 | |
| US6993814B2 (en) | Method of fabricating a capacitor having sidewall spacer protecting the dielectric layer | |
| US7960240B1 (en) | System and method for providing a dual via architecture for thin film resistors | |
| EP0388862A2 (en) | Fabrication method of a semiconductor device having a planarized surface | |
| US7808048B1 (en) | System and method for providing a buried thin film resistor having end caps defined by a dielectric mask | |
| EP0318954B1 (en) | Semiconductor device having a composite insulating interlayer | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US6660624B2 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| JPH065715A (ja) | 配線層の形成方法 | |
| US6117789A (en) | Method of manufacturing thin film resistor layer | |
| JPH04133430A (ja) | 半導体装置およびその製造方法 | |
| KR100478483B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100866687B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
| JP2010040616A (ja) | 電極形成方法および半導体素子 | |
| JPH0360064A (ja) | 半導体装置の製造方法 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| KR100763099B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0183781B1 (ko) | 반도체 메모리 셀 제조 방법 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0621229A (ja) | 半導体装置及びその製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 |