KR100478483B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100478483B1
KR100478483B1 KR10-2002-0060303A KR20020060303A KR100478483B1 KR 100478483 B1 KR100478483 B1 KR 100478483B1 KR 20020060303 A KR20020060303 A KR 20020060303A KR 100478483 B1 KR100478483 B1 KR 100478483B1
Authority
KR
South Korea
Prior art keywords
film
metal film
copper wiring
semiconductor device
copper
Prior art date
Application number
KR10-2002-0060303A
Other languages
English (en)
Other versions
KR20040029865A (ko
Inventor
조경수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2002-0060303A priority Critical patent/KR100478483B1/ko
Priority to US10/676,645 priority patent/US20040099949A1/en
Publication of KR20040029865A publication Critical patent/KR20040029865A/ko
Priority to US11/020,327 priority patent/US7163884B2/en
Application granted granted Critical
Publication of KR100478483B1 publication Critical patent/KR100478483B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 제조 방법에 관한 것으로, 그 목적은 구리를 최상층 금속배선으로 사용하면서도 본딩 불량을 일으키지 않는 본딩 패드를 형성하는 데 있다. 이를 위해 본 발명에서는 반도체 기판 상에서 절연막의 소정영역이 식각되어 비아를 이루고 비아 내에 구리배선이 충진되어 있는 구조에서, 구리배선 및 절연막의 상부 전면에 용융점이 1000℃ 이하인 저융점금속으로 이루어진 저융점금속막을 형성하는 단계; 열처리를 수행하고 열처리 중에 저융점금속막과 구리배선을 반응시켜 저융점금속막과 구리배선의 계면에 반응금속막을 형성하는 단계; 절연막이 노출될 때까지 화화기계적 연마하여 비아 내부에만 반응금속막이 남도록 하는 단계; 절연막 및 반응금속막 상에 보호막을 형성하고 보호막의 소정영역을 식각하여 반응금속막의 소정영역을 노출시키는 패드를 형성하는 단계를 포함하여 반도체 소자를 제조한다.

Description

반도체 소자의 제조 방법 {Fabrication method of a semiconductor device}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 본딩패드를 형성하는 방법에 관한 것이다.
통상적으로 본딩패드는 반도체 소자와 패키지를 연결해주는 단자로서의 역할을 하는 것으로, 소자의 최상층 금속배선이 일정 부분 노출된 패드를 패키지 후 핀(pin)으로 사용되는 부분과 상호 연결시켜주는 본딩 작업을 통해 반도체 소자의 배선을 전원 공급장치와 같은 외부와 전기적으로 접속하는 것이다.
이러한 본딩패드를 이루는 금속박막은 그 표면에 이물질이 없고 산화막이 형성되지 않아야 본딩 작업이 원활하게 이루어진다.
그러나 종래기술에서는 금속배선의 표면이 산화되거나 또는 금속박막의 표면에 리프렉토리(refractory) 금속이 잔존하여, 본딩이 제대로 이루어지지 않고 본딩라인이 이탈하는 등의 문제점이 발생하였다.
특히, 금속배선으로서 구리를 사용할 경우, 구리의 강한 부식성으로 인해 대기 중에 노출시 본딩 자체가 어려워지는 문제점이 있어서, 구리의 낮은 저항값으로 인한 소자의 구동 속도 증가와 같은 장점이 있음에도 불구하고 최상층 금속배선으로 구리를 사용하는 것이 거의 불가능한 실정이며, 구리를 사용한다 하여도 본딩 불량률이 매우 높은 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 구리를 최상층 금속배선으로 사용하면서도 본딩 불량을 일으키지 않는 본딩 패드를 형성하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 반도체 기판 상에 형성된 구리배선의 소정영역이 보호막으로부터 노출되어 패드를 이루는 구조에서, 패드를 통해 노출된 구리배선의 최상층으로부터 소정두께가, 용융점이 1000℃ 이하인 저융점금속과 구리배선의 반응에 의해 형성된 반응금속막으로 형성된 것을 특징이다.
또한, 본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판 상에서 절연막의 소정영역이 식각되어 비아를 이루고 비아 내에 구리배선이 충진되어 있는 구조에서, 구리배선 및 절연막의 상부 전면에 용융점이 1000℃ 이하인 저융점금속으로 이루어진 저융점금속막을 형성하는 단계; 열처리를 수행하고 열처리 중에 저융점금속막과 구리배선을 반응시켜 저융점금속막과 구리배선의 계면에 반응금속막을 형성하는 단계; 절연막이 노출될 때까지 화화기계적 연마하여 비아 내부에만 반응금속막이 남도록 하는 단계; 절연막 및 반응금속막 상에 보호막을 형성하고 보호막의 소정영역을 식각하여 반응금속막의 소정영역을 노출시키는 패드를 형성하는 단계를 포함하여 이루어진다.
이 때, 저융점금속막을 형성할 때에는, 알루미늄, 납, 및 은으로 이루어진 군에서 선택된 하나를 300℃ 이하의 온도에서 스퍼터링 방법을 이용하여 구리배선보다 얇은 두께로 증착하는 것이 바람직하다.
또한, 반응금속막 형성을 위한 열처리는 350~450℃의 온도에서 10분 내지 60분의 시간동안 수행하는 것이 바람직하다.
그러면, 본 발명에 따른 반도체 소자 및 그 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
먼저, 본 발명에 따른 반도체 소자는 도 1f에 도시된 바와 같이, 반도체 기판(1) 상에 형성된 구리배선(3)의 소정영역이 보호막(6)으로부터 노출되어 패드(200)를 이루는 구조에서, 패드(200)를 통해 노출된 구리배선(3)의 최상층으로부터 소정두께가, 용융점이 1000℃ 이하인 저융점금속과 구리배선의 반응에 의해 형성된 반응금속막(5)으로 형성되어 있다.
여기서, 저융점금속으로는 알루미늄, 납, 또는 은 등을 이용할 수 있으며, 반응금속막(5)의 두께는 구리배선(3)의 두께보다 얇은 것이 바람직하다.
보호막(6)으로는 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등을 이용할 수 있다.
그리고, 비아의 내벽에는 구리배선(3)이 절연막(2) 내로 확산해 들어가는 것을 방지하기 위해 Ti, Ta, TiN, 또는 TaN 등으로 이루어진 리프렉토리금속막이 형성되고, 리프렉토리금속막 상에 구리배선이 형성될 수 있다. 이 때 리프렉토리금속막은 200 내지 800Å의 두께인 것이 바람직하다.
상술한 바와 같은, 본 발명에 따른 반도체 소자를 제조하는 방법을 설명하면 다음과 같다. 도 1a 내지 1f는 본 발명에 따른 반도체 소자의 패드 형성 방법을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판의 구조물(1), 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어진 절연막(2)을 형성하고, 절연막(2)의 소정영역을 선택적으로 식각하여 비아(100)를 형성한다. 이어서, 비아(100)를 포함한 절연막(2) 상부에 비아(100)를 완전히 충진하도록 구리막(3)를 소정두께 증착한다.
구리막(3)의 증착 전에, 비아(100)를 포함한 절연막(2)의 상부에 Ta, Ti, TaN, TiN 등과 같은 리프렉토리금속으로 이루어진 확산방지막을 200 내지 800Å의 두께로 증착하여, 구리막(3)이 절연막(2)으로 확산하여 침투해들어가는 것을 방지할 수 있으며, 바람직하게는 확산방지막을 500Å의 두께로 형성할 수 있다.
다음, 도 1b에 도시된 바와 같이, 절연막(2)이 노출될 때까지 화학기계적 연마하여 상면을 평탄화한 다음, 세정공정을 수행한다. 이어서, 상면이 평탄화된 구리막(3) 및 절연막(2) 상에 저융점금속물질로 이루어진 저융점금속막(4)을 스퍼터링 방법으로 소정 두께 형성한다.
저융점금속막(4)은 용융점이 1000℃ 이하인 금속으로 이루어지며, 이러한 저융점금속으로는 알루미늄, 납, 은 등을 이용할 수 있다. 저융점금속막(4)은 구리막(3)보다 얇은 두께로 형성하여 이후 반응금속막이 필요이상 두껍게 형성되지 않고 필요한 만큼의 두께로만 형성되도록 한다. 저융점금속막(4)을 증착할 때에는 300℃ 이하의 비교적 낮은 온도에서 증착하는 것이 바람직하다.
다음, 도 1c에 도시된 바와 같이, 열처리를 수행하여 구리막(3)과 알루미늄막(4)이 서로 접촉하는 계면에서 상호 반응하여 반응금속막(5)이 형성되도록 한다. 비아(100) 내부의 구리막(3)에 형성된 반응금속막(5)은 비아(100) 내부의 잔존 구리막(3) 보다 얇은 두께로 형성되도록 한다.
열처리는 350~450℃ 정도의 온도에서 10분 내지 60분의 시간동안 수행하며, 바람직하게는 400℃에서 30분 동안 열처리한다.
다음, 도 1d에 도시된 바와 같이, 절연막(2)이 노출될 때까지 화학기계적 연마하여 비아(100) 내부에만 반응금속막(5)을 남기고 비아 이외의 영역에 형성된 반응금속막(5) 및 알루미늄막(4)을 모두 제거하고 상면을 평탄화한 다음, 세정공정을 수행한다.
이후에 열처리를 대략 250~350℃ 정도의 온도에서 10분 내지 60분의 시간동안 수행할 수 있으며, 바람직하게는 300℃에서 30분 동안 열처리한다.
다음, 도 1e에 도시된 바와 같이, 상면이 평탄화된 반응금속막(5) 및 절연막(2) 상에 보호막(6)을 형성한 다음, 보호막(6) 상에 감광막을 도포하고 노광 및 현상하여 패드로 형성될 영역의 감광막이 제거된 감광막 패턴(7)을 형성한다.
보호막(6)으로는 실리콘나이트라이드 또는 실리콘옥시나이트라이드를 형성할 수 있다.
다음, 도 1f에 도시된 바와 같이, 감광막 패턴(7)을 마스크로 하여 노출된 보호막(6)을 건식식각한 후, 감광막 패턴(7)을 제거하고 세정공정을 수행하며, 이로써 반응금속막(5)을 노출시키는 패드(200)의 형성을 완료한다.
이 때 패드(200)의 폭을 결정하는 감광막 패턴(7)의 오프닝폭은 비아(100)의 폭보다 좁게 하여, 패드(200) 형성을 위한 보호막(6) 식각시 비아(100) 측면의 절연막(2)이 식각되지 않도록 하는 것이 바람직하다.
상술한 바와 같이, 본 발명에서는 구리배선 상에 저융점금속막을 형성한 후 열처리하여 구리배선과 저융점금속막의 상호반응에 의한 반응금속막을 형성하므로, 패드를 통해 구리배선이 그대로 노출되는 것을 방지하여 구리배선의 부식을 방지하고 이로 인해 본딩 불량률이 감소되는 효과가 있으며, 따라서 소자의 신뢰성이 향상되는 효과가 있다.
도 1a 내지 1f는 본 발명에 따른 반도체 소자의 패드 형성 방법을 도시한 단면도이다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 반도체 기판 상에서 절연막의 소정영역이 식각되어 비아를 이루고 상기 비아 내에 구리배선이 충진되어 있는 구조에서, 상기 구리배선 및 절연막의 상부 전면에 용융점이 1000℃ 이하인 저융점금속으로 이루어진 저융점금속막을 형성하는 단계;
    열처리를 수행하고 상기 열처리 중에 상기 저융점금속막과 상기 구리배선을 반응시켜 상기 저융점금속막과 상기 구리배선의 계면에 반응금속막을 형성하는 단계;
    상기 절연막이 노출될 때까지 화화기계적 연마하여 상기 비아 내부에만 반응금속막이 남도록 하는 단계;
    상기 절연막 및 상기 반응금속막 상에 보호막을 형성하고 상기 보호막의 소정영역을 식각하여 상기 반응금속막의 소정영역을 노출시키는 패드를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 제 7 항에 있어서,
    상기 저융점금속막을 형성할 때에는, 알루미늄, 납, 및 은으로 이루어진 군에서 선택된 하나를 300℃ 이하의 온도에서 스퍼터링 방법을 이용하여 상기 구리배선보다 얇은 두께로 증착하는 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 제 7 항에 있어서,
    상기 열처리는 350~450℃의 온도에서 10분 내지 60분의 시간동안 수행하는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 제 7 항에 있어서,
    상기 보호막으로는 실리콘나이트라이드 및 실리콘옥시나이트라이드 중의 어느 하나를 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  11. 제 7 항에 있어서,
    상기 보호막의 소정영역을 식각하여 패드를 형성할 때에는, 상기 비아보다 좁은 폭으로 식각하는 것을 특징으로 하는 반도체 소자 제조 방법.
  12. 제 7 항에 있어서,
    상기 비아의 내벽에는 구리배선의 확산방지를 위해 Ti, Ta, TiN, 및 TaN 으로 이루어진 군에서 선택된 하나로 이루어진 리프렉토리금속막을 형성한 후, 상기 리프렉토리금속막 상에 구리배선을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  13. 제 12 항에 있어서,
    상기 리프렉토리금속막은 200 내지 800Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  14. 제 7 항에 있어서,
    상기 화화기계적 연마 후에는 250~350℃의 온도에서 10분 내지 60분의 시간동안 열처리하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR10-2002-0060303A 2002-02-10 2002-10-02 반도체 소자의 제조 방법 KR100478483B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0060303A KR100478483B1 (ko) 2002-10-02 2002-10-02 반도체 소자의 제조 방법
US10/676,645 US20040099949A1 (en) 2002-02-10 2003-10-01 Semiconductor device and fabrication method thereof
US11/020,327 US7163884B2 (en) 2002-10-02 2004-12-22 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0060303A KR100478483B1 (ko) 2002-10-02 2002-10-02 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040029865A KR20040029865A (ko) 2004-04-08
KR100478483B1 true KR100478483B1 (ko) 2005-03-28

Family

ID=32322220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0060303A KR100478483B1 (ko) 2002-02-10 2002-10-02 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (2) US20040099949A1 (ko)
KR (1) KR100478483B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005070360A (ja) * 2003-08-22 2005-03-17 Sony Corp 電気回路基板
CN100544542C (zh) * 2004-12-09 2009-09-23 鸿富锦精密工业（深圳）有限公司 防止静电放电的印刷电路板
KR100854209B1 (ko) * 2006-12-26 2008-08-26 동부일렉트로닉스 주식회사 반도체 장치 제조 방법
US8835319B2 (en) * 2012-03-02 2014-09-16 Infineon Technologies Ag Protection layers for conductive pads and methods of formation thereof
KR101375707B1 (ko) * 2012-11-27 2014-03-19 앰코 테크놀로지 코리아 주식회사 구리 본딩 패드 구조 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474432A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体装置及びその製造方法
KR20010036333A (ko) * 1999-10-07 2001-05-07 한신혁 반도체 장치의 본딩 패드 형성 방법
KR20020019887A (ko) * 2000-09-07 2002-03-13 니시무로 타이죠 반도체 장치 및 반도체 장치 제조 방법
US6417088B1 (en) * 2000-07-24 2002-07-09 Chartered Semiconductor Manufacturing Ltd. Method of application of displacement reaction to form a conductive cap layer for flip-chip, COB, and micro metal bonding
KR20030001756A (ko) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 구리배선의 표면 처리방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0583876B1 (en) * 1992-07-27 1999-02-17 STMicroelectronics, Inc. Planar contact with a void
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
JP3149846B2 (ja) * 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
JP4083921B2 (ja) * 1998-05-29 2008-04-30 株式会社東芝 半導体装置の製造方法
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6100195A (en) * 1998-12-28 2000-08-08 Chartered Semiconductor Manu. Ltd. Passivation of copper interconnect surfaces with a passivating metal layer
US6358831B1 (en) * 1999-03-03 2002-03-19 Taiwan Semiconductor Manufacturing Company Method for forming a top interconnection level and bonding pads on an integrated circuit chip
US6238592B1 (en) * 1999-03-10 2001-05-29 3M Innovative Properties Company Working liquids and methods for modifying structured wafers suited for semiconductor fabrication
US6239494B1 (en) * 1999-04-21 2001-05-29 Advanced Micro Devices, Inc. Wire bonding CU interconnects
JP2001007149A (ja) * 1999-06-24 2001-01-12 Nec Corp 高出力半導体装置
JP2001217242A (ja) * 2000-02-03 2001-08-10 Seiko Epson Corp 半導体装置およびその製造方法
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US6378759B1 (en) * 2000-07-18 2002-04-30 Chartered Semiconductor Manufacturing Ltd. Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
US6551856B1 (en) * 2000-08-11 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper pad redistribution and device formed
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6765277B2 (en) * 2002-01-15 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic fabrication with corrosion inhibited bond pad
US20030194877A1 (en) * 2002-04-16 2003-10-16 Applied Materials, Inc. Integrated etch, rinse and dry, and anneal method and system
US6620721B1 (en) * 2002-06-04 2003-09-16 United Microelectronics Corp. Method of forming a self-aligning pad

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474432A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体装置及びその製造方法
KR20010036333A (ko) * 1999-10-07 2001-05-07 한신혁 반도체 장치의 본딩 패드 형성 방법
US6417088B1 (en) * 2000-07-24 2002-07-09 Chartered Semiconductor Manufacturing Ltd. Method of application of displacement reaction to form a conductive cap layer for flip-chip, COB, and micro metal bonding
KR20020019887A (ko) * 2000-09-07 2002-03-13 니시무로 타이죠 반도체 장치 및 반도체 장치 제조 방법
KR20030001756A (ko) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 구리배선의 표면 처리방법

Also Published As

Publication number Publication date
US20040099949A1 (en) 2004-05-27
KR20040029865A (ko) 2004-04-08
US20050136645A1 (en) 2005-06-23
US7163884B2 (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR100918129B1 (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US6521523B2 (en) Method for forming selective protection layers on copper interconnects
JP2996946B2 (ja) ビア中に自己整合銅拡散バリヤを形成する方法
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
US6165694A (en) Method for preventing the formation of recesses in borophosphosilicate glass
US6159857A (en) Robust post Cu-CMP IMD process
KR100478483B1 (ko) 반도체 소자의 제조 방법
KR100467815B1 (ko) 반도체 소자 및 그 제조 방법
KR100866687B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR100408182B1 (ko) 구리 배선용 장벽층 형성 방법
JPH08139190A (ja) 半導体装置の製造方法
KR100574645B1 (ko) 텅스텐 플러그 형성 방법
KR100876286B1 (ko) 반도체 소자 및 그 제조 방법
KR20000056181A (ko) 반도체 장치의 비아 및 그 제조 방법
KR100790739B1 (ko) 반도체 소자의 패드 형성 방법
KR100802285B1 (ko) 반도체 소자의 제조 방법
KR100641994B1 (ko) 반도체 장치 및 그의 형성방법
KR100638976B1 (ko) 반도체 소자의 구리배선 형성방법
JP2809062B2 (ja) 半導体装置及びその製造方法
KR100458588B1 (ko) 반도체 소자 제조 방법
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR100216730B1 (ko) 반도체 금속막 식각공정
KR100282988B1 (ko) 반도체 소자의 배선 형성 방법
KR100671561B1 (ko) 반도체 소자의 배선 형성방법
KR100228278B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee