KR100876286B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100876286B1
KR100876286B1 KR1020020043388A KR20020043388A KR100876286B1 KR 100876286 B1 KR100876286 B1 KR 100876286B1 KR 1020020043388 A KR1020020043388 A KR 1020020043388A KR 20020043388 A KR20020043388 A KR 20020043388A KR 100876286 B1 KR100876286 B1 KR 100876286B1
Authority
KR
South Korea
Prior art keywords
thin film
metal thin
metal
pad
semiconductor device
Prior art date
Application number
KR1020020043388A
Other languages
English (en)
Other versions
KR20040009446A (ko
Inventor
조경수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020043388A priority Critical patent/KR100876286B1/ko
Publication of KR20040009446A publication Critical patent/KR20040009446A/ko
Application granted granted Critical
Publication of KR100876286B1 publication Critical patent/KR100876286B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05546Dual damascene structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자 및 그 제조 방법에 관한 것으로, 그 목적은 본딩 불량을 일으키지 않는 본딩 패드를 형성하는 데 있다. 이를 위해 발명에서는 반도체 기판 상에 형성된 반도체 소자의 최상층 금속배선의 소정영역이 보호막으로부터 노출되어 패드를 이루는 구조에서, 패드를 통해 노출된 최상층 금속배선 및 보호막 상에 자체 저항값이 낮은 금속 물질로 이루어진 금속박막을 형성하는 단계; 보호막이 노출될 때까지 금속박막을 화학기계적 연마하여 금속박막을 패드 상에만 남기는 단계; 열처리를 수행하고 열처리 중에 금속박막과 금속배선의 반응으로 금속박막과 금속배선의 계면에 합금층을 형성하는 단계를 포함하여 반도체 소자를 제조한다.
본딩패드, 은, 합금층

Description

반도체 소자 및 그 제조 방법 {Semiconductor device and fabrication method of}
도 1a 내지 1d는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 본딩패드를 형성하는 방법에 관한 것이다.
통상적으로 본딩패드는 반도체 소자와 패키지를 연결해주는 단자로서의 역할을 하는 것으로, 소자의 최상층 금속배선이 일정 부분 노출된 패드를 패키지 후 핀(pin)으로 사용되는 부분과 상호 연결시켜주는 본딩 작업을 통해 반도체 소자의 배선을 전원 공급장치와 같은 외부와 전기적으로 접속하는 것이다.
이러한 본딩패드를 이루는 금속박막은 그 표면에 이물질이 없고 산화막이 형성되지 않아야 본딩 작업이 원활하게 이루어진다.
그러나 종래기술에서는 금속배선의 표면이 산화되거나 또는 금속박막의 표면에 리프렉토리(refractory) 금속이 잔존하여, 본딩이 제대로 이루어지지 않고 본딩 라인이 이탈하는 등의 문제점이 발생하였다.
특히, 금속배선으로 알루미늄 합금을 사용할 경우 알루미늄 합금에 소량 함유된 구리가 쉽게 산화되어 본딩 불량을 일으켜왔다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 본딩 불량을 일으키지 않는 본딩 패드를 형성하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 패드 상에 은으로 이루어진 금속박막을 증착하고 열처리하여 은과 금속배선 사이의 계면에 합금층을 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판 상에 형성된 반도체 소자의 최상층 금속배선의 소정영역이 보호막으로부터 노출되어 패드를 이루는 구조에서, 패드를 통해 노출된 최상층 금속배선 및 상기 보호막 상에 자체 저항값이 낮은 금속 물질로 이루어진 금속박막을 형성하는 단계; 보호막이 노출될 때까지 금속박막을 화학기계적 연마하여 금속박막을 패드 상에만 남기는 단계; 열처리를 수행하고 열처리 중에 금속박막과 금속배선의 반응으로 금속박막과 금속배선의 계면에 합금층을 형성하는 단계를 포함하여 이루어진다.
여기서, 자체 저항값이 낮은 금속 물질로는 은(Ag) 또는 은(Ag) 합금을 이용하고, 금속박막은 증발법(evaporation) 또는 스퍼터링(sputtering) 방법을 이용하여 150℃ 이상의 증착온도에서 1000Å 내지 5000Å의 두께로 형성하는 것이 바람직 하다.
또한, 금속박막을 화학기계적 연마를 할 때에는, 보호막을 총 두께의 1/10 내지 1/5 만큼 연마하여 제거할 수도 있다.
그리고, 열처리는 200~400℃의 온도로 질소, 아르곤, 및 헬륨 가스 중의 어느 한 가스 분위기에서 1분 이상의 시간동안 수행하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다. 도 1a 내지 1d는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
먼저, 본 발명에 따른 반도체 소자의 구성을 설명하면, 본 발명에 따른 반도체 소자는 도 1d에 도시된 바와 같이, 반도체 기판의 구조물(1), 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에는 산화막 등으로 이루어진 절연막(2)이 형성되어 있고, 절연막(2) 상에는 최상층 금속배선(3)이 형성되어 있으며, 최상층의 금속배선(3)의 소정 영역을 제외한 나머지 상부에는 보호막(4)이 형성되어 있고, 최상층 금속배선(3)의 소정 영역은 보호막(4)으로부터 노출되어 패드를 이룬다.
패드를 통해 노출된 최상층 금속배선(3) 상에는 자체 저항값이 낮은 금속물질로 이루어진 금속박막(5)이 형성되어 있는데, 이 때 금속박막(5)과 금속배선(3)의 계면에는 이 둘의 반응 결과물인 합금층(6)이 형성되어 있다.
이 때, 금속박막(5)의 두께는 금속배선(3)의 두께보다 작은 1000Å 내지 5000Å이며, 합금층의 두께는 300Å 내지 1000Å이다.
여기서 자체저항값이 낮은 금속물질로는 은 또는 은 합금을 이용할 수 있으며, 이와 같이 은 또는 은 합금으로 이루어진 금속박막(5)은 금속배선(3)의 산화를 방지하고, 특히 낮은 저항값으로 인해 소자의 속도 저하를 방지할 수 있는 장점이 있으며, 합금층(6)은 금속박막(5)과 금속배선(3)의 접착력을 향상시키기 때문에 금속박막(5)이 박리될 우려를 없애준다.
그러면, 상기한 바와 같은 구성의 반도체 소자를 제조하는 방법에 대해 상세히 설명한다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판의 구조물(1), 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어진 절연막(2)을 형성하고, 절연막(2) 상에 최상층 금속배선(3)을 형성한다.
이어서, 최상층의 금속배선(3) 상에 보호막(4)을 형성하고, 상기 보호막(4) 상에 감광막을 도포하고 노광 및 현상하여 패드가 형성될 영역의 상부에 해당하는 감광막을 노출시키는 감광막 패턴(미도시)을 형성한 후, 그 감광막 패턴을 마스크로 하여 노출된 보호막(4)을 식각하여, 금속배선(3)의 소정영역을 제외한 나머지 상부에만 보호막(4)을 남기고, 최상층 금속배선(3)의 소정 영역은 보호막(4)으로부터 노출되어 패드(100)를 이루도록 한다.
다음, 도 1b에 도시된 바와 같이, 상기 패드(100)를 통해 노출된 최상층 금속배선(3) 및 보호막(4)의 상부 전면에 자체 저항값이 낮은 금속물질로 이루어진 금속박막(5)을 형성한다. 이 때, 금속박막(5)은 은 또는 은 합금을 증발법(evaporation) 또는 스퍼터링(sputtering) 방법을 이용하여 1000Å 내지 5000Å의 두께로 형성하며, 150℃ 이상의 온도로 증착하여 은 결정립을 가급적 크게 하고 이로써 금속박막(5)의 저항값이 낮도록 하는 것이 바람직하다.
또한, 금속박막(5)의 증착 전에 패드(100)를 통해 노출된 최상층 금속배선(3)의 상면에 자연적으로 형성된 산화막 등을 20Å 이상 식각하여 노출된 금속배선(3)의 표면에 이물질이 남지 않도록 깨끗하게 할 수도 있다.
다음, 도 1c에 도시된 바와 같이, 보호막(4)이 노출될 때까지 금속박막(5)을 화학기계적 연마하여 금속박막(5)을 패드 상에만 남긴다. 금속박막을 화학기계적 연마를 할 때에는, 보호막까지 소정두께 제거하여 보호막(4) 상에는 금속박막이 전혀 남아있지 않도록 할 수도 있으며, 이 때 보호막은 총 두께의 1/10 내지 1/5 만큼 제거하는 것이 바람직하다.
다음, 도 1d에 도시된 바와 같이, 열처리를 수행하여 열처리 중에 금속박막(5)과 금속배선(3)이 반응하도록 하여 이 둘의 계면에 합금층(6)을 형성하며, 이러한 합금층(6)은 금속박막(5)과 최상층 금속배선(3)과의 접착성을 향상시키는 역할을 한다. 이 때, 열처리는 200~400℃의 온도로 질소, 아르곤, 또는 헬륨 가스 분위기에서 1분 이상의 시간동안 수행하는 것이 바람직하다.
상술한 바와 같이, 본 발명에서는 패드를 통해 노출된 최상층 금속배선 상에 은으로 이루어진 금속박막을 형성하기 때문에, 패드의 금속배선이 산화되는 것을 방지하는 효과가 있으며, 따라서 금속배선의 산화로 인한 본딩 불량률을 감소시키는 효과가 있다.
또한, 금속박막 자체의 낮은 저항값으로 인하여 반도체 소자의 속도 저하를 방지하는 효과가 있다.
또한, 은 또는 은 합금으로 이루어진 금속박막의 증착 후에 열처리를 수행하여 금속배선과 금속박막의 계면에 합금층을 형성하기 때문에, 금속박막과 금속배선의 접착력이 향상되어 금속박막의 박리에 의한 패드 불량 발생을 방지하는 효과가 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판 상에 형성된 반도체 소자의 최상층 금속배선이 보호막으로부터 노출되어 패드를 이루는 구조에서, 상기 패드를 통해 노출된 최상층 금속배선 및 상기 보호막 상에 금속박막을 형성하는 단계;
    상기 금속박막을 화학기계적 연마하여 상기 금속박막을 상기 패드 상에만 남기는 단계;
    열처리를 수행하여 상기 금속박막과 상기 금속배선의 반응으로 상기 금속박막과 상기 금속배선의 계면에 합금층을 형성하는 단계를 포함하며,
    상기 화학기계적 연마 공정 진행시, 상기 보호막을 상기 보호막 총 두께의 1/10 내지 1/5 만큼 연마하여 제거하는 것을 포함하는 반도체 소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 금속 물질은 은(Ag) 또는 은(Ag) 합금인 반도체 소자 제조 방법.
  7. 제 5 항에 있어서,
    상기 금속박막은 1000Å 내지 5000Å의 두께로 형성하는 반도체 소자 제조 방법.
  8. 제 5 항에 있어서,
    상기 금속박막은 증발법(evaporation) 및 스퍼터링(sputtering) 방법 중의 어느 한 방법을 이용하여 150℃ 이상의 증착온도로 형성하는 반도체 소자 제조 방법.
  9. 삭제
  10. 제 5 항에 있어서,
    상기 열처리는 200~400℃의 온도로 질소, 아르곤, 및 헬륨 가스 중의 어느 한 가스 분위기에서 1분 이상의 시간동안 수행하는 반도체 소자 제조 방법.
KR1020020043388A 2002-07-23 2002-07-23 반도체 소자 및 그 제조 방법 KR100876286B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020043388A KR100876286B1 (ko) 2002-07-23 2002-07-23 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020043388A KR100876286B1 (ko) 2002-07-23 2002-07-23 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040009446A KR20040009446A (ko) 2004-01-31
KR100876286B1 true KR100876286B1 (ko) 2008-12-26

Family

ID=37318363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020043388A KR100876286B1 (ko) 2002-07-23 2002-07-23 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100876286B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010036333A (ko) * 1999-10-07 2001-05-07 한신혁 반도체 장치의 본딩 패드 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010036333A (ko) * 1999-10-07 2001-05-07 한신혁 반도체 장치의 본딩 패드 형성 방법

Also Published As

Publication number Publication date
KR20040009446A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US5492235A (en) Process for single mask C4 solder bump fabrication
CN1988143B (zh) 半导体器件及其制造方法
US6927493B2 (en) Sealing and protecting integrated circuit bonding pads
US6084312A (en) Semiconductor devices having double pad structure
US6639314B2 (en) Solder bump structure and a method of forming the same
US4745089A (en) Self-aligned barrier metal and oxidation mask method
US4310569A (en) Method of adhesion of passivation layer to gold metalization regions in a semiconductor device
GB2095904A (en) Semiconductor device with built-up low resistance contact and laterally conducting second contact
KR100876286B1 (ko) 반도체 소자 및 그 제조 방법
JP2000150518A (ja) 半導体装置の製造方法
US7163884B2 (en) Semiconductor device and fabrication method thereof
JPH0590417A (ja) 半導体素子の多層配線の形成方法
KR100790739B1 (ko) 반도체 소자의 패드 형성 방법
JP3116534B2 (ja) 集積回路装置のフリップチップ製造方法
JPH09148331A (ja) 半導体集積回路装置およびその製造方法
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JPH0143458B2 (ko)
JP3230909B2 (ja) 半導体装置およびその製造方法
JP2002237500A (ja) 半導体装置の製造方法
KR20030081616A (ko) 반도체 소자 제조 방법
KR100571265B1 (ko) 반도체 소자의 패키지 방법
KR100673654B1 (ko) 반도체 소자 및 그의 제조 방법
US20050136664A1 (en) Novel process for improved hot carrier injection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee