KR101375707B1 - 구리 본딩 패드 구조 및 방법 - Google Patents

구리 본딩 패드 구조 및 방법 Download PDF

Info

Publication number
KR101375707B1
KR101375707B1 KR1020120135458A KR20120135458A KR101375707B1 KR 101375707 B1 KR101375707 B1 KR 101375707B1 KR 1020120135458 A KR1020120135458 A KR 1020120135458A KR 20120135458 A KR20120135458 A KR 20120135458A KR 101375707 B1 KR101375707 B1 KR 101375707B1
Authority
KR
South Korea
Prior art keywords
pad
film
copper
copper wiring
bonding
Prior art date
Application number
KR1020120135458A
Other languages
English (en)
Inventor
김준수
양용석
박정수
김윤희
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020120135458A priority Critical patent/KR101375707B1/ko
Application granted granted Critical
Publication of KR101375707B1 publication Critical patent/KR101375707B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

구리 본딩 패드 구조 및 방법에 있어서, 반도체 소자의 탑 메탈로 형성되는 구리를 본딩 패드로 직접 사용하여 구리의 상부에 구리의 확산 방지를 위한 기설정된 일정 두께의 코팅막인 패드막을 형성시킨 후, 패드막의 상부의 구리 배선 본딩 와이어가 연결되는 영역에 대해 울트라 소닉 방식으로 패드막을 물리적으로 크랙시켜 구리 본딩 패드에 구리 배선 본딩 와이어를 직접 접착시킴으로써 본딩 패드와 본딩 와이어간 접착력을 향상시킴과 동시에 본딩 공정을 간소화할 수 있다.

Description

구리 본딩 패드 구조 및 방법{STRUCTURE OF COPPER BONDING PAD AND METHOD THEREFOR}
본 발명은 반도체 소자의 패키지(package) 공정에서 본딩 패드(bonding pad) 구조에 관한 것으로, 특히 반도체 소자의 탑 메탈(top metal)로 형성되는 구리를 본딩 패드로 직접 사용하여 구리의 상부에 구리의 확산 방지를 위한 기설정된 일정 두께의 코팅막인 패드막을 형성시킨 후, 패드막의 상부의 구리 배선 본딩 와이어가 연결되는 영역에 대해 울트라 소닉(ultra sonic) 방식으로 패드막을 물리적으로 크랙(crack)시켜 구리 본딩 패드(copper bonding pad)에 구리 배선 본딩 와이어를 직접 접착시킴으로써 본딩 패드와 본딩 와이어간 접착력을 좋게 함과 동시에 본딩 공정을 간소화할 수 있도록 하는 구리 본딩 패드 구조 및 방법에 관한 것이다.
통상적으로, 반도체 소자의 칩 제조공정에서는 설계된 단위셀을 배열하고 연결하기 위해 실리콘 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정 등이 차례로 실행되어 각각의 칩에 집적회로가 형성되며, 이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩(wire bonding), 몰드(mold), 포밍(forming), 트립공정 등의 순서로 진행하여 각각의 IC를 형성하게 된다.
도 1은 종래 톱메탈(top metal)로 구리 배선을 사용하는 반도체 소자의 본딩을 위한 패드부 오픈 공정 단면을 도시한 것이다.
도 1을 참조하면, 종래 반도체 소자에서의 본딩을 위한 패드 오픈공정에서는 구리배선(Cu)(100) 상부의 질화타이타늄막(TiSiN) 등의 구리확산 배리어막(barrier layer)(102)을 형성시킨 후, 본딩을 위한 알루미늄 패드막(Al bon pad)(104)을 형성시킨다. 그런 후, 패시베이션막(passivation)(106)을 식각하여 본딩을 위한 알루미늄 패드부(104)를 오픈(open)시키게 된다.
그러나, 구리는 확산(diffusivity)이 매우 강해 위 도 1에서와 같이 질화타이타뉴막(102) 등으로 형성되는 종래 구리확산 방지를 위한 구리확산 배리어막이 배리어막으로써 역할을 제대로 수행하지 못하는 경우 구리가 알루미늄 패드(104)로 확산하여 알루미늄구리(AlCu) 인터메탈(intermetal) 등을 형성하며, 이로 인해, 패드 표면(Pad surface)의 특성을 악화시켜 패드 본딩(pad bonding)시 접착(adhesion)을 저하시키며, 본딩 실패(bonding fail) 등을 야기시키는 문제점이 있었다.
또한, 알루미늄 패드에는 통상적으로 구리로 이루어진 본딩 와이어(bonding wire)가 접착되는데, 알루미늄 패드와 구리간 서로 다른 금속간 연결을 수행함에 따라 접착성이 저하되는 문제점이 있었다.
대한민국 공개특허번호 10-2002-0083505호 공개일자 2002년 11월 02일에는 반도체 장치에 관한 기술이 개시되어 있다.
따라서, 본 발명은 반도체 소자의 탑 메탈(top metal)로 형성되는 구리를 본딩 패드로 직접 사용하여 구리의 상부에 구리의 확산 방지를 위한 기설정된 일정 두께의 코팅막인 패드막을 형성시킨 후, 패드막의 상부의 구리 배선 본딩 와이어가 연결되는 영역에 대해 울트라 소닉(ultra sonic) 방식으로 패드막을 물리적으로 크랙(crack)시켜 구리 본딩 패드(copper bonding pad)에 구리 배선 본딩 와이어를 직접 접착시킴으로써 본딩 패드와 본딩 와이어간 접착력을 좋게 함과 동시에 본딩 공정을 간소화할 수 있도록 하는 구리 본딩 패드 구조 및 방법을 제공하고자 한다.
상술한 본 발명은 구리 본딩 패드 구조로서, 반도체 소자의 탑 메탈로 형성되는 구리 배선과, 상기 구리 배선의 측면에 형성되는 패시베이션막과, 상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면에 형성되는 패드막을 포함하되, 상기 패드막은, 물리적인 크랙 발생을 통해 본딩 와이어가 상기 구리 배선에 접속될 수 있도록 미리 계산된 기설정된 두께로 형성되는 것을 특징으로 한다.
또한, 상기 패드막은, 실리콘 산화막, 실리콘 질화막 또는 CFx 막인 것을 특징으로 한다.
또한, 상기 기설정된 두께는, 5∼20nm인 것을 특징으로 한다.
또한, 상기 패드막은, 화학적 기상증착(CVD) 또는 스퍼터링(sputtering) 방식으로 형성되는 것을 특징으로 한다.
또한, 상기 패드막은, 나노코팅(nano coating), 플라즈마 코팅(plasma coating), SAM(self aligned monolayer) 코팅 또는 단분자 코팅 방식으로 형성되는 것을 특징으로 한다.
또한, 상기 패드막은, 상기 구리배선과 본딩 와이어(bonding wire)의 연결 시 상기 본딩 와이어가 접촉되는 영역에서 울트라 소닉(ultra sonic)에 의해 크랙이 발생되는 것을 특징으로 한다.
또한, 상기 본딩 와이어는, 구리(Cu), 금(Au), 은(Ag) 또는 알루미늄(Al) 중 어느 하나인 것을 특징으로 한다.
또한, 본 발명은 구리 본딩 패드 구조로서, 반도체 소자의 탑 메탈로 형성되는 구리 배선과, 상기 구리 배선의 측면에 형성되는 패시베이션막과, 상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면과 상기 패시베이션막 상부에 걸쳐 형성되는 패드막을 포함하되, 상기 패드막은, 물리적인 크랙 발생을 통해 본딩 와이어가 상기 구리 배선에 접속될 수 있도록 미리 계산된 기설정된 두께로 형성되는 것을 특징으로 한다.
또한, 본 발명은 리드 프레임 구조로서, 반도체 칩과 연결되는 구리 배선과, 상기 구리 배선의 상부에 상기 구리 배선의 확산을 방지시키기 위해 형성되는 패드막을 포함하되, 상기 패드막은, 물리적인 크랙 발생을 통해 본딩 와이어가 상기 구리 배선에 접속될 수 있도록 미리 계산된 기설정된 두께로 형성되는 것을 특징으로 한다.
또한, 본 발명은 리드 프레임 구조로서, 반도체 칩과 연결되는 구리 배선과, 상기 구리 배선의 측면에 형성되는 패시베이션막과, 상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면과 상기 패시베이션막 상부에 걸쳐 형성되는 패드막을 포함하되, 상기 패드막은, 물리적인 크랙 발생을 통해 본딩 와이어가 상기 구리 배선에 접속될 수 있도록 미리 계산된 기설정된 두께로 형성되는 것을 특징으로 한다.
또한, 상기 패드막은, CFX 계열의 막으로 형성되는 것을 특징으로 한다.
또한, 본 발명은 구리 본딩 패드 형성방법으로서, 구리 배선을 반도체 소자의 탑 메탈로 형성시키는 단계와, 상기 구리 배선의 확산을 방지시키는 패시베이션막을 형성시키는 단계와, 상기 패시베이션막의 상부의 일정 영역을 하부의 구리 배선이 드러나도록 오픈시키는 단계와, 상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면에 패드막을 형성시키는 단계와, 상기 구리배선에 본딩 와이어를 연결시키는 단계를 포함하되, 상기 패드막은, 물리적인 크랙 발생을 통해 상기 본딩 와이어가 상기 구리 배선에 접속될 수 있도록 미리 계산된 기설정된 두께로 형성되는 것을 특징으로 한다.
또한, 상기 구리배선에 본딩 와이어를 연결시키는 단계는, 상기 본딩 와이어가 연결되는 상기 구리배선의 일정 영역에 코팅된 상기 패드막을 울트라 소닉을 이용하여 크랙시키는 단계와, 상기 패드막의 크랙을 통해 드러나는 상기 구리배선에 상기 본딩 와이어를 연결시키는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 패드막은, 실리콘 산화막, 실리콘 질화막 또는 CFx 막인 것을 특징으로 한다.
또한, 상기 기설정된 두께는, 5∼20nm인 것을 특징으로 한다.
또한, 상기 패드막은, 화학적 기상증착 또는 스퍼터링 방식으로 형성되는 것을 특징으로 한다.
또한, 상기 패드막은, 나노코팅, 플라즈마 코팅, SAM 코팅 또는 단분자 코팅 방식으로 형성되는 것을 특징으로 한다.
또한, 상기 본딩 와이어는, 구리(Cu), 금(Au), 은(Ag) 또는 알루미늄(Al) 중 어느 하나인 것을 특징으로 한다.
또한, 본 발명은 구리 본딩 패드 형성방법으로서, 구리 배선을 반도체 소자의 탑 메탈로 형성시키는 단계와, 상기 구리 배선의 확산을 방지시키는 패시베이션막을 형성시키는 단계와, 상기 패시베이션막의 상부의 일정 영역을 하부의 구리 배선이 드러나도록 오픈시키는 단계와, 상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면과 상기 패시베이션막 상부에 걸쳐 패드막을 형성시키는 단계와, 상기 구리배선에 본딩 와이어를 연결시키는 단계를 포함하되, 상기 패드막은, 물리적인 크랙 발생을 통해 상기 본딩 와이어가 상기 구리 배선에 접속될 수 있도록 미리 계산된 기설정된 두께로 형성되는 것을 특징으로 한다.
본 발명은 구리 본딩 패드 구조 및 방법에 있어서, 반도체 소자의 탑 메탈로 형성되는 구리를 본딩 패드로 직접 사용하여 구리의 상부에 구리의 확산 방지를 위한 기설정된 일정 두께의 코팅막인 패드막을 형성시킨 후, 패드막의 상부의 구리 배선 본딩 와이어가 연결되는 영역에 대해 울트라 소닉 방식으로 패드막을 물리적으로 크랙시켜 구리 본딩 패드에 구리 배선 본딩 와이어를 직접 접착시킴으로써 본딩 패드와 본딩 와이어간 접착력을 향상시킴과 동시에 본딩 공정을 간소화할 수 있는 이점이 있다.
도 1은 종래 반도체 소자에서 알루미늄 패드를 사용하는 본딩 패드 단면 모식도,
도 2는 본 발명의 실시예에 따른 구리 본딩 패드 구조의 단면 모식도,
도 3은 본 발명의 실시예에 따른 구리배선 표면에 형성되는 패드막 단면 모식도,
도 4는 본 발명의 실시예에 따른 나노코팅 개념도,
도 5는 본 발명의 다른 실시예에 따른 구리 본딩 패드 구조의 단면 모식도,
도 6은 본 발명의 실시예에 따른 리드 프레임 구조의 단면 모식도.
이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 실시예에 따른 톱메탈(top metal)로 구리 배선을 사용하는 반도체 소자에서 구리 본딩 패드 구조의 단면 모식도를 도시한 것이다.
이하, 도 2을 참조하여 본 발명의 구리 본딩 패드 구조의 형성공정을 상세히 설명하기로 한다.
먼저, 본 발명의 반도체 소자에서의 본딩을 위한 패드 오픈공정에서는 반도체 소자의 탑 메탈로 구리배선(Cu)(200)을 형성시킨 후, 구리배선(200) 표면에 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiN) 등의 구리확산을 방지시키는 패드막(pad layer)(202)을 형성시킨다.
이때, 이러한 패드막(202)은 화학기상증착(Chemical Vapor Deposition : CVD), 스퍼터링(sputtering), 플라즈마 코팅(plasma coating), SAM(self aligned monolayer) 코팅, 단분자 코팅 등의 방법을 통해 형성될 수 있다. 또한, 위와 같은 패드막(202)은 구리배선(200)으로부터 구리가 확산되는 것을 방지하고, 울트라 소닉(ultra sonic)을 이용한 본딩 와이어(bonding wire)의 연결 공정에서 크랙(crack)이 발생할 수 있도록 미리 계산된 두께로 형성시킨다. 이와 같은 조건을 만족하는 패드막의 두께는 예를 들어 5∼20nm가 될 수 있다.
그런 후, 패시베이션막(passivation)(204)을 식각하여 본딩을 위한 구리배선(202) 상부의 본딩 영역을 오픈(open)시키게 된다.
도 3은 본 발명의 실시예에 따른 구리배선(200) 상부에 형성되는 패드막(202)의 단면 모식도를 도시한 것이다.
도 3에서 보여지는 바와 같이 실리콘 산화막 또는 실리콘 질화막 등의 패드막(202)은 5∼20nm의 두께로 구리배선(200) 표면에 형성되어 구리배선(200)으로부터 구리성분이 외부로 확산되어 산화되는 것을 방지시키는 역할을 수행한다.
이와 같은 패드막(202)은 구리배선(200) 표면에 위에서 예를 든 바와 같은 일정 두께 범위로 형성되는 것이 필요하며, 이는 패드막(202)이 구리배선(200)으로부터 구리 성분이 확산되는 것을 방지시키는 것 뿐만 아니라, 울트라 소닉 방식을 이용하는 본딩 와이어 공정에서 울트라 소닉에 의해 용이하게 크랙이 발생할 수 있어야 하기 때문이다.
이러한 조건을 만족하기 위해서는 앞서 예를 든 바와 같이 패드막의 두께를 5∼20nm의 두께로 균일하게 형성시키는 것이 필요한데, 이때 이와 같이 구리배선(200) 표면에 패드막(202)을 균일하게 형성시키는 방법 중 하나로, 도 4에서 보여지는 바와 같은 나노코팅 기술이 사용될 수도 있다.
이어, 구리배선(200) 상부의 오픈된 본딩 영역상 형성되어 있는 패드막(202)을 울트라 소닉 방식으로 물리적으로 크랙시켜 본딩 와이어를 구리배선(200)에 직접 연결시키게 된다.
이에 따라, 구리배선 상부에 알루미늄 패드와 같이 구리배선과 다른 물질의 패드막을 형성시키지 않고, 구리배선 표면의 산화를 방지시키면서도 울트라 소닉 방식의 본딩 와이어 공정에서 용이하게 크랙이 발생할 수 있는 일정 두께의 실리콘 산화막 또는 실리콘 질화막 등의 패드막을 형성시켜 구리배선이 본딩 패드로 직접 사용될 수 있도록 함으로써, 본딩 패드와 본딩 와이어간 접착력을 좋게 함과 동시에 본딩 공정을 간소화할 수 있게 된다. 즉, 이때 본딩 와이어로 구리선을 사용하는 경우 동일한 물질간 본딩이 수행되므로 접착력이 크게 향상되어 소자의 신뢰성 또한 높일 수 있다.
도 5는 본 발명의 다른 실시예에 따른 톱메탈(top metal)로 구리 배선을 사용하는 반도체 소자에서 구리 본딩 패드 구조의 단면 모식도를 도시한 것이다.
이하, 도 5를 참조하여 본 발명의 구리 본딩 패드 구조의 형성공정을 상세히 설명하기로 한다.
먼저, 본 발명의 반도체 소자에서의 본딩을 위한 패드 오픈공정에서는 반도체 소자의 탑 메탈로 구리배선(500)을 형성시킨 후, 패시베이션막(passivation)(502)을 식각하여 본딩을 위한 구리배선(500) 상부의 본딩 영역을 오픈(open)시키게 된다.
이어, 본딩 영역내 구리배선(500) 표면을 포함하여 패시베이션막(502) 상부로 CF_x 계열의 물질 등으로 구리확산을 방지시키는 패드막(504)을 형성시킨다.
이때, 이러한 패드막(504)은 화학기상증착, 스퍼터링, 플라즈마 코팅, SAM 코팅, 단분자 코팅 등의 방법을 통해 형성될 수 있다. 또한, 위와 같은 패드막(504)은 구리배선(500)으로부터 구리가 확산되는 것을 방지하고 울트라 소닉을 이용한 본딩 와이어의 연결 공정에서 크랙이 용이하게 발생할 수 있도록 미리 계산된 두께로 형성시킨다. 이와 같은 조건을 만족하는 패드막의 두께는 예를 들어 5∼20nm가 될 수 있다.
이와 같은 패드막(504)은 구리배선(500) 표면에 도 2의 설명에서 예를 든 바와 같이 일정 두께 범위로 형성되는 것이 필요하며, 이는 패드막(504)이 구리배선(500)으로부터 구리 성분이 확산되는 것을 방지시키는 것 뿐만 아니라, 울트라 소닉 방식을 이용하는 본딩 와이어 공정에서 울트라 소닉에 의해 용이하게 크랙이 발생할 수 있어야 하기 때문이다.
이러한 조건을 만족하기 위해서는 위에서 예를 든 바와 같이 패드막(504)의 두께를 5∼20nm의 두께로 균일하게 형성시키는 것이 필요한데, 이때 이와 같이 구리배선(500) 표면에 패드막(505)을 균일하게 형성시키는 방법 중 하나로, 도 2의 경우와 마찬가지로 도 4에서 보여지는 바와 같은 나노코팅 기술이 사용될 수도 있다.
이어, 구리배선(500) 상부의 오픈된 본딩 영역상 형성되어 있는 패드막(504)을 울트라 소닉 방식으로 물리적으로 크랙시켜 본딩 와이어를 구리배선(500)에 직접 연결시키게 된다.
도 6은 본 발명의 다른 실시예에 따른 톱메탈(top metal)로 구리 배선을 사용하는 반도체 소자에서 리드 프레임(lead frame) 구조의 단면 모식도를 도시한 것이다.
이하, 도 6을 참조하여 본 발명의 리드 프레임 구조를 상세히 설명하기로 한다.
먼저, 도 6의 (a)와 (b)는 종래 리드 프레임의 구조를 도시한 것으로, 도 6의 (a)에서는 구리배선(600) 상부의 패드막으로 니켈(Ni)(602), 팔라듐(Pd)(604), 금(Au)(606) 또는 금(Au)/은(Ag) 합금(606) 등의 서로 다른 물질이 적층되어 패드막을 형성하는 것을 볼 수 있으며, 도 6의 (b)에서는 니켈(602), 은(608) 등의 물질이 적층되어 패드막을 형성하는 것을 볼 수 있다.
즉, 도 6의 (a)와 (b)에서 보여지는 바와 같은 종래 리드 프레임 구조에서는 구리배선(600)의 상부 패드막으로 여러 가지 물질의 적층된 금속막을 패드막으로 형성하여야함에 따라 리드 프레임 형성 공정이 복잡하며 비용도 증가하게 된다.
그러나, 본 발명에서는 여러 가지 물질로 적층된 금속막 대신에 도 6의 (b)에서 보여지는 바와 같이 구리배선(600) 표면에 도 4에서 보여지는 바와 같은 나노 코팅(nano coating) 기술을 이용하여 CF_x 계열의 물질 등으로 이루어지는 패드막(610)을 형성시킨다.
이때, 위와 같은 패드막(610)은 도 2와 도 5의 구리 본딩 패드의 구조에서와 마찬가지로, 구리배선(600)으로부터 구리가 확산되는 것을 방지하고 울트라 소닉을 이용한 본딩 와이어의 연결 공정에서 크랙이 용이하게 발생할 수 있도록 미리 계산된 두께로 형성시킨다. 이와 같은 조건을 만족하는 패드막(610)의 두께는 예를 들어 5∼20nm가 될 수 있다.
이에 따라, 구리배선 표면에 코팅된 패드막(610)을 이용하여 구리배선(600)이 본딩 패드로 직접 사용될 수 있도록 함으로써, 본딩 패드와 본딩 와이어간 접착력을 좋게 함과 동시에 리드 프레임 형성공정과 본딩 공정을 간소화할 수 있게 된다.
상기한 바와 같이, 구리 본딩 패드 구조 및 방법에 있어서, 반도체 소자의 탑 메탈로 형성되는 구리를 본딩 패드로 직접 사용하여 구리의 상부에 구리의 확산 방지를 위한 기설정된 일정 두께의 코팅막인 패드막을 형성시킨 후, 패드막의 상부의 구리 배선 본딩 와이어가 연결되는 영역에 대해 울트라 소닉 방식으로 패드막을 물리적으로 크랙시켜 구리 본딩 패드에 구리 배선 본딩 와이어를 직접 접착시킴으로써 본딩 패드와 본딩 와이어간 접착력을 향상시킴과 동시에 본딩 공정을 간소화할 수 있다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
200 : 구리배선 202 : 패드막
204 : 패시베이션막

Claims (19)

  1. 반도체 소자의 탑 메탈로 형성되는 구리 배선과,
    상기 구리 배선의 측면에 형성되는 패시베이션막과,
    상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면에 형성되는 패드막을 포함하되,
    상기 패드막은, 울트라 소닉을 이용하여 상기 구리배선의 상부에 본딩 와이어를 접속시키는 본딩 와이어 공정에서 상기 울트라 소닉에 의해 물리적인 크랙이 발생하는 기설정된 두께로 형성되는 것을 특징으로 하는 구리 본딩 패드 구조.
  2. 제 1 항에 있어서,
    상기 패드막은,
    실리콘 산화막, 실리콘 질화막 또는 CFx 막 중 어느 하나인 것을 특징으로 하는 구리 본딩 패드 구조.
  3. 제 1 항에 있어서,
    상기 기설정된 두께는,
    5∼20nm인 것을 특징으로 하는 구리 본딩 패드 구조.
  4. 제 2 항에 있어서,
    상기 패드막은,
    화학적 기상증착(CVD) 또는 스퍼터링(sputtering) 방식으로 형성되는 것을 특징으로 하는 구리 본딩 패드 구조.
  5. 제 2 항에 있어서,
    상기 패드막은,
    나노코팅(nano coating), 플라즈마 코팅(plasma coating), SAM(self aligned monolayer) 코팅 또는 단분자 코팅 방식 중 어느 하나의 방식으로 형성되는 것을 특징으로 하는 구리 본딩 패드 구조.
  6. 제 1 항에 있어서,
    상기 패드막은,
    상기 구리배선과 상기 본딩 와이어(bonding wire)의 연결 시 상기 본딩 와이어가 접촉되는 영역에서 상기 울트라 소닉(ultra sonic)에 의해 크랙이 발생되는 것을 특징으로 하는 구리 본딩 패드 구조.
  7. 제 6 항에 있어서,
    상기 본딩 와이어는,
    구리(Cu), 금(Au), 은(Ag) 또는 알루미늄(Al) 중 어느 하나인 것을 특징으로 하는 구리 본딩 패드 구조.
  8. 반도체 소자의 탑 메탈로 형성되는 구리 배선과,
    상기 구리 배선의 측면에 형성되는 패시베이션막과,
    상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면과 상기 패시베이션막 상부에 걸쳐 형성되는 패드막을 포함하되,
    상기 패드막은, 울트라 소닉을 이용하여 상기 구리배선의 상부에 본딩 와이어를 접속시키는 본딩 와이어 공정에서 상기 울트라 소닉에 의해 물리적인 크랙이 발생하는 기설정된 두께로 형성되는 것을 특징으로 하는 구리 본딩 패드 구조.
  9. 반도체 칩과 연결되는 구리 배선과,
    상기 구리 배선의 상부에 상기 구리 배선의 확산을 방지시키기 위해 형성되는 패드막을 포함하되,
    상기 패드막은, 울트라 소닉을 이용하여 상기 구리배선의 상부에 본딩 와이어를 접속시키는 본딩 와이어 공정에서 상기 울트라 소닉에 의해 물리적인 크랙이 발생하는 기설정된 두께로 형성되는 것을 특징으로 하는 리드 프레임 구조.
  10. 반도체 칩과 연결되는 구리 배선과,
    상기 구리 배선의 측면에 형성되는 패시베이션막과,
    상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면과 상기 패시베이션막 상부에 걸쳐 형성되는 패드막을 포함하되,
    상기 패드막은, 울트라 소닉을 이용하여 상기 구리배선의 상부에 본딩 와이어를 접속시키는 본딩 와이어 공정에서 상기 울트라 소닉에 의해 물리적인 크랙이 발생하는 기설정된 두께로 형성되는 것을 특징으로 하는 리드 프레임 구조.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 패드막은,
    실리콘 산화막, 실리콘 질화막 또는 CFX 막 중 어느 하나 인 것을 특징으로 하는 리드 프레임 구조.
  12. 구리 배선을 반도체 소자의 탑 메탈로 형성시키는 단계와,
    상기 구리 배선의 확산을 방지시키는 패시베이션막을 형성시키는 단계와,
    상기 패시베이션막의 상부의 일정 영역을 하부의 구리 배선이 드러나도록 오픈시키는 단계와,
    상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면에 패드막을 형성시키는 단계와,
    상기 구리배선에 본딩 와이어를 연결시키는 단계를 포함하되,
    상기 패드막은, 울트라 소닉을 이용하여 상기 구리배선의 상부에 본딩 와이어를 접속시키는 본딩 와이어 공정에서 상기 울트라 소닉에 의해 물리적인 크랙이 발생하는 기설정된 두께로 형성되는 것을 특징으로 하는 구리 본딩 패드 형성방법.
  13. 제 12 항에 있어서,
    상기 구리배선에 본딩 와이어를 연결시키는 단계는,
    상기 본딩 와이어가 연결되는 상기 구리배선의 일정 영역에 코팅된 상기 패드막을 상기 울트라 소닉을 이용하여 크랙시키는 단계와,
    상기 패드막의 크랙을 통해 드러나는 상기 구리배선에 상기 본딩 와이어를 연결시키는 단계
    를 포함하는 것을 특징으로 하는 구리 본딩 패드 형성방법.
  14. 제 12 항에 있어서,
    상기 패드막은,
    실리콘 산화막, 실리콘 질화막 또는 CFx 막 중 어느 하나인 것을 특징으로 하는 구리 본딩 패드 형성방법.
  15. 제 12 항에 있어서,
    상기 기설정된 두께는,
    5∼20nm인 것을 특징으로 하는 구리 본딩 패드 형성방법.
  16. 제 12 항에 있어서,
    상기 패드막은,
    화학적 기상증착 또는 스퍼터링 방식으로 형성되는 것을 특징으로 하는 구리 본딩 패드 형성방법.
  17. 제 12 항에 있어서,
    상기 패드막은,
    나노코팅, 플라즈마 코팅, SAM 코팅 또는 단분자 코팅 방식 중 어느 하나의 방식으로 형성되는 것을 특징으로 하는 구리 본딩 패드 형성방법.
  18. 제 12항에 있어서,
    상기 본딩 와이어는,
    구리(Cu), 금(Au), 은(Ag) 또는 알루미늄(Al) 중 어느 하나인 것을 특징으로 하는 구리 본딩 패드 형성방법.
  19. 구리 배선을 반도체 소자의 탑 메탈로 형성시키는 단계와,
    상기 구리 배선의 확산을 방지시키는 패시베이션막을 형성시키는 단계와,
    상기 패시베이션막의 상부의 일정 영역을 하부의 구리 배선이 드러나도록 오픈시키는 단계와,
    상기 패시베이션막의 상부에 오픈된 영역상 상기 구리 배선의 표면과 상기 패시베이션막 상부에 걸쳐 패드막을 형성시키는 단계와,
    상기 구리배선에 본딩 와이어를 연결시키는 단계를 포함하되,
    상기 패드막은, 울트라 소닉을 이용하여 상기 구리배선의 상부에 본딩 와이어를 접속시키는 본딩 와이어 공정에서 상기 울트라 소닉에 의해 물리적인 크랙이 발생하는 기설정된 두께로 형성되는 것을 특징으로 하는 구리 본딩 패드 형성방법.
KR1020120135458A 2012-11-27 2012-11-27 구리 본딩 패드 구조 및 방법 KR101375707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120135458A KR101375707B1 (ko) 2012-11-27 2012-11-27 구리 본딩 패드 구조 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120135458A KR101375707B1 (ko) 2012-11-27 2012-11-27 구리 본딩 패드 구조 및 방법

Publications (1)

Publication Number Publication Date
KR101375707B1 true KR101375707B1 (ko) 2014-03-19

Family

ID=50649016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120135458A KR101375707B1 (ko) 2012-11-27 2012-11-27 구리 본딩 패드 구조 및 방법

Country Status (1)

Country Link
KR (1) KR101375707B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179558B1 (ko) * 1995-12-11 1999-04-15 김주용 반도체 소자의 본딩 패드 형성방법
KR100224588B1 (ko) 1995-12-30 1999-10-15 김영환 반도체 소자의 본딩 패드 형성방법
KR20040029865A (ko) * 2002-10-02 2004-04-08 아남반도체 주식회사 반도체 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179558B1 (ko) * 1995-12-11 1999-04-15 김주용 반도체 소자의 본딩 패드 형성방법
KR100224588B1 (ko) 1995-12-30 1999-10-15 김영환 반도체 소자의 본딩 패드 형성방법
KR20040029865A (ko) * 2002-10-02 2004-04-08 아남반도체 주식회사 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US8227341B2 (en) Semiconductor device and method of manufacturing the same
US6727590B2 (en) Semiconductor device with internal bonding pad
JPS63283040A (ja) 半導体装置
KR100580970B1 (ko) 반도체장치
US20030230809A1 (en) Semiconductor device and method of manufacturing same
TWI546872B (zh) 電子元件與半導體元件
JP2001351920A (ja) 半導体装置およびその製造方法
TW201133736A (en) Semiconductor device including a stress buffer material formed above a low-k metallization system
US8742584B2 (en) Semiconductor device
TWI720233B (zh) 半導體裝置及其製造方法
US9053973B2 (en) Semiconductor device
KR20080107386A (ko) 알루미늄 구리 본드 패드를 위한 캡 층
US20070262468A1 (en) Semiconductor device and method of manufacturing the same
US7413974B2 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
US7535104B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
WO2014071813A1 (zh) 半导体器件的封装件和封装方法
JP3365495B2 (ja) 半導体装置およびその製造方法
US9281275B2 (en) Bond pad having ruthenium directly on passivation sidewall
US8866298B2 (en) Bonded system with coated copper conductor
KR101375707B1 (ko) 구리 본딩 패드 구조 및 방법
JP2013118310A (ja) 半導体装置
TWI479617B (zh) 半導體結構及其製造方法
JP2010147051A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US11830806B2 (en) Semiconductor structure and method of manufacturing the same
JPS615561A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170306

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190307

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 7