KR100802285B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100802285B1
KR100802285B1 KR1020010077840A KR20010077840A KR100802285B1 KR 100802285 B1 KR100802285 B1 KR 100802285B1 KR 1020010077840 A KR1020010077840 A KR 1020010077840A KR 20010077840 A KR20010077840 A KR 20010077840A KR 100802285 B1 KR100802285 B1 KR 100802285B1
Authority
KR
South Korea
Prior art keywords
wiring
layer
hole
metal
metal layer
Prior art date
Application number
KR1020010077840A
Other languages
English (en)
Other versions
KR20030047367A (ko
Inventor
조경수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020010077840A priority Critical patent/KR100802285B1/ko
Publication of KR20030047367A publication Critical patent/KR20030047367A/ko
Application granted granted Critical
Publication of KR100802285B1 publication Critical patent/KR100802285B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 배선이 산화되거나 부식되는 등의 배선 불량이 일어나는 것을 방지하기 위하여, 배선의 상부에 배선을 보호하는 금속 보호막을 형성한다. 본 발명은 이러한 반도체 소자를 제조하기 위하여, 우선, 도전층이 형성되어 있는 기판 상에 절연막을 형성한 후, 절연막에 도전층을 드러내는 홀을 형성한다. 이어, 홀을 채우는 배선층을 형성한 후, 배선층을 덮는 배선 보호막을 형성한다. 여기서, 배선 보호막은 고융점 금속 물질로 형성하거나, 절연 물질로 형성할 수 있다. 이 때, 홀은 도전층을 드러내는 비아홀과 비아홀의 상부에 위치하는 금속배선구로 구성되고, 배선층은 비아홀을 채우는 비아와 금속배선구를 채우는 배선으로 구성될 수 있다.
산화, 부식, 배선 불량, 배선 보호막, 고융점 금속 물질, 확산 방지막용 금속층

Description

반도체 소자의 제조 방법 {METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조에서의 배선형성 공정도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 집적 구조의 반도체 소자에 있어서의 배선의 형성 방법에 관한 것이다.
반도체 소자가 점차 고집적화, 다층화됨에 따라 중요한 기술의 하나로 다층 배선 기술이 등장하게 되었는데, 이와 같은 다층 배선 기술은 금속 배선층과 절연막층을 회로 소자가 형성된 반도체 기판 상부에 교대로 형성되며, 절연막에 의해 분리된 금속 배선층 사이를 비아를 통해 전기적으로 접속함으로써 회로 동작이 이루어지도록 하는 것이다.
그리고, 반도체 소자에서 다층 배선 기술을 적용함으로써, 교차 배선이 가능하게 되어 반도체 소자의 회로 설계에 있어서의 자유도와 집적도를 향상시킬 수 있으며, 또한, 배선 길이를 단축할 수 있어 배선이 수반하는 속도의 지연 시간을 짧게 함으로써 반도체 소자의 동작 속도를 향상시킬 수 있다. 또한, 반도체 소자의 미세화에 따라 금속 배선층의 선폭이 점차적으로 작아지고 있다.
반도체 소자의 다층 배선을 형성하는 종래 기술 중의 하나는 하부 배선을 덮는 절연막에 하부 배선을 드러내는 비아홀을 형성한 후, 이 비아홀에 하부 배선에 접촉하는 상부 배선을 증착하고 평탄화하는 것이다.
그런데, 이러한 반도체 소자의 제조에 있어서, 금속 배선 특히, 구리 또는 구리 합금, 알루미늄 또는 알루미늄 합금 등으로 이루어진 배선이 그의 상부에 형성되는 산화막과 접촉하여 산화되거나 또는 부식되어 배선 불량을 유발한다.
본 발명은 집적 구조의 반도체 소자에 있어서, 배선이 산화되거나 부식되는 등의 배선 불량이 일어나는 것을 방지하고자 한다.
본 발명은 이러한 기술적 과제를 해결하기 위하여, 배선의 상부에 배선을 보호하는 금속 보호막을 형성한다.
구체적으로 본 발명은 반도체 소자를 제조하기 위하여, 우선, 도전층이 형성되어 있는 기판 상에 절연막을 형성한 후, 절연막에 도전층을 드러내는 홀을 형성한다. 이어, 홀을 채우는 배선층을 형성한 후, 배선층을 덮는 배선 보호막을 형성한다. 여기서, 배선 보호막은 고융점 금속 물질로 형성하거나, 절연 물질로 형성할 수 있다. 이 때, 홀은 도전층을 드러내는 비아홀과 비아홀의 상부에 위치하는 금속배선구로 구성되고, 배선층은 비아홀을 채우는 비아와 금속배선구를 채우는 배선으로 구성될 수 있다.
또한, 배선층을 형성하기 전에, 홀이 형성된 절연막 상에 확산 방지막용 금속층을 증착할 수 있으며, 확산 방지막용 금속층은 고융점 금속 물질로 형성할 수 있다. 또한, 배선층을 형성하는 단계는, 확산 방지막용 금속층 상에 홀을 채우는 배선용 금속층을 증착한 후, 배선용 금속층 및 확산 방지막용 금속층을 절연막이 드러날 때까지 제거한다. 이 때, 배선용 금속층 및 확산 방지막용 금속층의 제거는 화학 기계적 연마법 또는 에치백을 이용하여 실시할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 설명하기 위한 도면으로, 다층 배선의 형성 공정도를 나타낸 것이다.
반도체 기판(10) 상에 절연막(20) 및 하부 금속 배선(25)을 형성한다. 이 때, 절연막(20)의 아래에는 트랜지스터 등과 같은 전기 소자 혹은 배선 등을 형성할 수 있는데, 본 발명의 실시예에서는 이에 대한 설명을 생략한다. 또한, 하부 금속 배선(25)은 트랜지스터의 접합 영역 또는, 접합 영역과 연결되는 배선일 수 있다.
이어, 하부 금속 배선(25) 및 절연막(20)을 덮도록 산화막으로 층간 절연막 (30)을 증착한 후, 화학 기계적 연마법을 통하여 이 층간 절연막(30)을 평탄화시킨다.
이어, 층간 절연막(30)에 사진 식각 공정을 통하여 하부 금속 배선(25)을 드러내는 비아홀(34) 및 비아홀(34)의 상부에 위치하는 금속배선구(35)를 형성한다.
이러한 비아홀(34) 및 금속배선구(35)를 형성하기 위하여, 층간 절연막(30) 상에 비아홀(34)을 정의하는 제1 감광막 패턴(도시하지 않음)을 형성한 후, 이 감광막 패턴을 마스크로하여 하부 금속 배선(25)을 드러내도록 층간 절연막(30)을 식각한다. 이어, 다시, 층간 절연막(30) 상에 금속배선구(35)를 정의하는 제2 감광막 패턴(도시하지 않음)을 형성한 후, 이 감광막 패턴을 마스크로하여 층간 절연막(30)의 상부 일부를 식각한다. 이 때, 제1 감광막 패턴을 사용하여 진행하는 식각 작업과 제2 감광막 패턴을 사용하여 진행하는 식각 작업은 순서를 바꾸어 실시할 수 있다.
다음, 도 1b에 도시한 바와 같이, 비아홀(34)과 금속배선구(35)가 형성된 층간 절연막(30)을 포함하는 기판 전면에 확산 방지막용 금속층(40)과 상부 금속 배선용 금속층(50)을 연속적으로 증착한다. 이 때, 확산 방지막용 금속층(40)은 비아홀(34) 및 금속배선구(35)가 형성된 층간 절연막(30)을 따라 얇게 증착하고, 상부 금속 배선용 금속층(50)은 비아홀(34) 및 금속배선구(35)를 충분히 충진할 수 있을 정도로 두텁게 증착한다.
상부 금속 배선용 금속층(50)은 구리 또는 구리 합금, 알루미늄 또는 알루미늄 합금 등과 같이 저저항 특성을 가지는 금속 물질로 형성할 수 있다.
확산 방지막용 금속층(40)은 상부 금속 배선용 금속층(50)이 층간 절연막 (30)으로 확산되는 것을 방지하기 위하여 형성하는데, 이를 위하여, Ti, Ta, Co, TiN, TaN, Ti/TiN 등과 같이, 활성화 에너지가 높고 내구성이 우수한 금속 물질 예를 들어, 고융점 금속 물질로 형성할 수 있다.
다음, 도 1c에 도시한 바와 같이, 화학 기계적 연마법 또는 에치백을 통하여 확산 방지막용 금속층(40)과 배선용 금속층(50)을 층간 절연막(30)의 상단이 드러날 때까지 제거한다. 이 때, 층간 절연막(30) 위에 확산 방지막용 금속층(40)의 일부를 남겨둘 수 있다.
그 결과, 배선용 금속층(50)은 층간 절연막(30)에 형성된 비아홀(34) 및 금속배선구(35)를 채우면서 평탄하게 되는데, 비아홀(34)을 채우는 금속층 부분은 비아(52A)가 되고, 금속배선구(45)를 채우는 금속층 부분은 상부 금속 배선(52B)이 된다. 여기서, 상부 금속 배선(52B)은 비아(52A)를 통하여 하부 금속 배선(25)에 전기적으로 연결된다.
이 후, 300∼550℃에서 2∼3시간 동안 열처리를 진행한다.
다음, 도 1d에 도시한 바와 같이, 상부 금속 배선(52B) 및 층간 절연막(30)을 포함하는 기판 전면에 배선 보호막용 금속층을 증착한 후, 사진 식각 공정으로 이 배선 보호막용 금속층을 패터닝하여 상부 금속 배선(52B)을 덮는 배선 보호막(62)을 형성한다. 여기서, 배선 보호막(62)은 이러한 고융점 금속 물질을 다층 구조로 적증한 후, 사진 식각 공정으로 패터닝하여 다층 구조로 형성할 수 있다.
이 때, 배선 보호막용 금속층은 Ti, Ta, Co, TiN, TaN 등과 같이, 활성화 에너지가 높고 내구성이 우수한 금속 물질 예를 들어, 고융점 금속 물질로 형성할 수 있다. 여기서, 배선 보호막용 금속층은 500∼1500Å의 두께로 증착할 수 있다.
배선 보호막용 금속층의 식각은 BCl3, Cl2등의 Cl기를 포함하는 가스를 이용 한 플라즈마 식각법으로 진행하거나, 습식 식각법으로 진행할 수 있다.
여기서, 배선 보호막용 금속층을 증착한 후, 300∼550℃에서 2∼3시간 동안 열처리를 진행하여 금속층의 열적 안정성을 확보할 수 있다. 또한, 배선 보호막용 금속층을 증착하기 전에,Ar,He 등과 같은 불활성 가스를 이용한 스퍼터링법으로 상부 금속 배선(52B) 위에 형성될 수 있는 자연 산화막을 제거하는 것이 바람직하다.
한 편, 배선 보호막(62)은 절연 물질로도 형성할 수 있는데, 이 경우, 층간 절연막(30)을 이루는 산화막과 다른 종류의 절연 물질 예를 들어, 질화막 등을 사용하여 형성할 수 있다.
이와 같이, 본 발명에서는 금속 보호막(62)이 상부 금속 배선(52B)을 덮고 있기 때문에 후속 공정인 산화막 증착시에 금속 배선(52B)이 산화막에 산화되거나 부식될 염려가 없다.
또한, 이 실시예에서, 상부 금속 배선(52B) 및 비아(52A)는 활성화 에너지가 높은 고융점 금속 물질로 이루어진 확산 방지용 금속층(40)과 배선 보호막(62)으로 둘러싸여 있다. 따라서, 반도체 소자 작동시에 상부 금속 배선(52)을 이루는 금속 물질의 전자이동(electromigration) 및 인접한 절연막으로의 확산을 방지할 수 있다.
본 발명은 금속 배선을 덮는 배선 보호막을 형성함으로써, 금속 배선이 이와 접촉하는 산화막 등과의 접촉으로 인하여 산화되거나 부식되는 것을 방지할 수 있다.

Claims (9)

  1. 도전층이 형성되어 있는 기판 상에 절연막을 형성하는 단계,
    상기 절연막에 상기 도전층을 드러내는 홀을 형성하는 단계,
    상기 홀을 채우는 배선층을 형성하는 단계, 및
    상기 배선층을 덮는 배선 보호막을 형성하는 단계가 포함되고,
    상기 배선 보호막은 절연 물질로 형성되는 반도체 소자의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에서,
    상기 홀은 상기 도전층을 드러내는 비아홀과 상기 비아홀의 상부에 위치하는 금속배선구로 구성되고,
    상기 배선층은 상기 비아홀을 채우는 비아와 상기 금속배선구를 채우는 배선으로 구성되는 반도체 소자의 제조 방법.
  6. 제1항에서,
    상기 배선층을 형성하기 전에, 상기 홀이 형성된 상기 절연막 상에 확산 방지막용 금속층을 증착하는 반도체 소자의 제조 방법.
  7. 제6항에서,
    상기 확산 방지막용 금속층은 Ti, Ta, Co, TiN, TaN, Ti/TiN 중 어느 하나를 사용하는 반도체 소자의 제조 방법.
  8. 제6항에서, 상기 배선층을 형성하는 단계는,
    상기 확산 방지막용 금속층 상에 상기 홀을 채우는 배선용 금속층을 증착하는 단계,
    상기 배선용 금속층 및 상기 확산 방지막용 금속층을 상기 절연막이 드러날 때까지 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
  9. 제8항에서,
    상기 배선용 금속층 및 상기 확산 방지막용 금속층의 제거는 화학 기계적 연마법 또는 에치백을 이용하여 실시하는 반도체 소자의 제조 방법.
KR1020010077840A 2001-12-10 2001-12-10 반도체 소자의 제조 방법 KR100802285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010077840A KR100802285B1 (ko) 2001-12-10 2001-12-10 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010077840A KR100802285B1 (ko) 2001-12-10 2001-12-10 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030047367A KR20030047367A (ko) 2003-06-18
KR100802285B1 true KR100802285B1 (ko) 2008-02-11

Family

ID=29573993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010077840A KR100802285B1 (ko) 2001-12-10 2001-12-10 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100802285B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761467B1 (ko) * 2006-06-28 2007-09-27 삼성전자주식회사 금속배선 및 그 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040747A (ko) * 1996-11-29 1998-08-17 김영환 반도체 장치의 금속배선 형성방법
KR19990059087A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 금속배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040747A (ko) * 1996-11-29 1998-08-17 김영환 반도체 장치의 금속배선 형성방법
KR19990059087A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 금속배선 형성 방법

Also Published As

Publication number Publication date
KR20030047367A (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
KR100319588B1 (ko) 배선구조의 형성방법
KR100653997B1 (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
US7169665B2 (en) Capacitance process by using passivation film scheme
JP2006147923A (ja) 半導体装置及びその製造方法
KR100802285B1 (ko) 반도체 소자의 제조 방법
JP3415387B2 (ja) 半導体装置およびその製造方法
US7163884B2 (en) Semiconductor device and fabrication method thereof
KR100763760B1 (ko) 반도체 소자 제조 방법
KR100467815B1 (ko) 반도체 소자 및 그 제조 방법
KR100808794B1 (ko) 반도체 소자의 제조 방법
KR100440472B1 (ko) 반도체 소자 제조 방법
KR100870315B1 (ko) 반도체 소자의 제조방법
US7186641B2 (en) Methods of forming metal interconnection lines in semiconductor devices
KR100407809B1 (ko) 반도체 소자의 제조 방법
KR100450238B1 (ko) 반도체 소자 제조 방법
KR100458588B1 (ko) 반도체 소자 제조 방법
KR100641994B1 (ko) 반도체 장치 및 그의 형성방법
JP3210462B2 (ja) 半導体装置の製造方法
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100478487B1 (ko) 반도체 소자 및 그 제조 방법
KR100440475B1 (ko) 반도체 소자의 제조 방법
KR100688719B1 (ko) 반도체 금속 배선 형성 방법
KR100228278B1 (ko) 반도체 장치의 제조 방법
KR100246192B1 (ko) 반도체소자의 금속배선 형성방법
JP4282425B2 (ja) 銅配線の形成方法および銅配線の形成された半導体ウエハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee