JP4282425B2 - 銅配線の形成方法および銅配線の形成された半導体ウエハ - Google Patents

銅配線の形成方法および銅配線の形成された半導体ウエハ Download PDF

Info

Publication number
JP4282425B2
JP4282425B2 JP2003335522A JP2003335522A JP4282425B2 JP 4282425 B2 JP4282425 B2 JP 4282425B2 JP 2003335522 A JP2003335522 A JP 2003335522A JP 2003335522 A JP2003335522 A JP 2003335522A JP 4282425 B2 JP4282425 B2 JP 4282425B2
Authority
JP
Japan
Prior art keywords
copper
wafer
insulating film
copper wiring
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003335522A
Other languages
English (en)
Other versions
JP2005101450A (ja
Inventor
誠人 戸原
悦章 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003335522A priority Critical patent/JP4282425B2/ja
Publication of JP2005101450A publication Critical patent/JP2005101450A/ja
Application granted granted Critical
Publication of JP4282425B2 publication Critical patent/JP4282425B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体集積回路が形成された半導体ウエハに銅配線を形成する技術に関する。
従来、半導体集積回路で用いられる金属配線の材料としては、比抵抗が小さいことやパターニングが容易であることから、アルミニウムまたはアルミニウム合金からなるアルミニウム系金属が用いられてきた。
しかしながら、半導体集積回路の高集積化、縮小化、高速化、高信頼性の要請が高まってきたことにともない、アルミニウム系金属よりも小さい抵抗率および高いエレクトロマイグレーション耐性を有する銅または銅合金からなる銅系金属が用いられるようになってきている。
図6(a)を参照すると、半導体ウエハ1上に形成された銅配線6が示されている。2は絶縁膜、3は溝形成用絶縁膜、5はバリアメタルである。
ウエハ周辺近傍領域22では、膜はがれを防止するために、絶縁膜2と溝形成用絶縁膜3の周辺除去、および、銅配線6のCu除去を行う。
ここで、周辺除去とは、配線パターンを形成するために行う露光とは別に行う周辺露光もしくはウェットエッチングにより、ウエハ周辺近傍領域22の溝形成用絶縁膜3上に塗布したレジストを除去し、この周辺露光を行った部分の絶縁膜2と溝形成用絶縁膜3をエッチングにより除去することをいう。
図6(a)は、周辺除去幅がCu除去幅よりも長い場合を示しており、ウエハ周辺近傍領域22にCu残り15が存在している。
図6(b)を参照すると、図6(a)のウエハ周辺近傍領域22を上から見た図が示されている。23は配線パターン形成領域を示しており、銅配線が形成されている。
図7を参照すると、図6の銅配線6を形成する工程が示されている。
まず、図7(a)のように、半導体ウエハ1上に、絶縁膜2と溝形成用絶縁膜3をこの順で成膜する。
次に、図7(b)のように、溝形成用絶縁膜3上に所定の形状にパターニングされたフォトレジストを形成し、これを絶縁膜2と溝形成用絶縁膜3のエッチングのためのエッチングマスク4として用いる。フォトレジストの形成は全面で行われるが、ウエハ周辺近傍領域22ではフォトレジストを除去するため周辺露光が行われる。
次に、図7(c)のように、絶縁膜2と溝形成用絶縁膜3をエッチングして除去する。
次に、図7(d)のように、バリアメタル5を堆積後、銅膜を堆積する。その後、例えばCMP(Chemical Mechanical Polishing;化学機械研磨)を行い、溝形成用絶縁膜3の上に露出しているバリアメタル5と銅膜を除去する。以上により、銅配線6が形成される。さらに、ウエハ周辺近傍領域22の銅をウェットエッチングにより除去する。除去しきれなかった銅がCu残り15となる。
半導体集積回路の高速化を進めるためには、半導体集積回路を微細化し、素子間の配線距離を減少させることが必要である。しかし、一方で、微細化による配線間隔の減少が、配線間に大きな容量を発生させ、信号の伝播速度を低下させてしまう。その結果、半導体集積回路の動作速度を遅くしてしまう。この問題を解決するため、比誘電率の低い絶縁材料の開発、ならびに、それを用いた多層配線の開発が進められている。
図8(a)を参照すると、図6(a)の銅配線に対する銅多層配線が示されている。このような銅多層配線は、例えば、特開2001−77113号公報(特許文献1)に開示されている。
図6(a)の銅単層配線から図8(a)の銅多層配線を形成する工程を簡単に説明する。
まず、図6(a)の状態から、絶縁膜7とプラグ形成用絶縁膜8をこの順で堆積する。
次に、層間接続プラグ10を形成するためのエッチングマスクを形成し、さらに周辺露光を行う。この際の周辺露光の幅は、下の銅配線の層の周辺露光の幅よりも小さくとる。
次に、絶縁膜7とプラグ形成用絶縁膜8をエッチングする。周辺露光の幅は、下の銅配線の層の周辺露光の幅よりも小さくとったので、銅残り15は、エッチング後も絶縁膜7とプラグ形成用絶縁膜8に覆われたままである。
次に、バリアメタル9と層間接続プラグ10をこの順で堆積し、プラグ形成用絶縁膜8を超えた部分をCMPにより除去する。
以降は、図7と同様の工程により、上の銅配線14の層を形成する。
銅配線の形成された半導体ウエハ上に電極を形成するために、ボンディングパッドまたはフリップチップが設けられる。
図8(b)〜(d)を参照すると、図8(a)の銅多層配線にボンディングパッドを形成する工程が示されている。
まず、図8(b)のように、上の銅配線14の層の上に、絶縁膜17とパッド形成用絶縁膜18をこの順で堆積し、所定の形状にパターニングされたフォトレジストのエッチングマスク19を形成する。さらに周辺露光を行う。この際の周辺露光の幅は、下の銅配線6の層の周辺露光の幅と同じである。
次に、図8(c)のように、絶縁膜17とパッド形成用絶縁膜18をエッチングにより除去する。さらに、ウエハ周辺近傍領域22において周辺除去を行う。周辺除去幅は下側の層と同じ幅にとられているので、Cu残り16が露出する。
次に、図8(d)のように、バリアメタル20を形成した後、パッドアルミ21を形成する。
図8(e)を参照すると、図8(d)を上から見た図が示されている。Cu残り16が表面に露出している。
特開2001−77113号公報
図8で示した工程のように、Cu残り16を残したままパッドアルミ21を形成すると、次のような問題が生じる。
すなわち、パッドアルミ21を形成するために、アルミ系金属膜を形成したあと、パッド形状になるように、チャンバ装置内でドライエッチング、その後、ウェットエッチング装置内でウェットエッチングを行う。この工程において、銅の露出があると、チャンバ装置やウェットエッチング装置が銅に汚染されるおそれがある。
さらに、ウェットエッチング工程では、溶解した銅が、半導体ウエハ1の裏面からウエハ内を拡散し、ウエハ表面に形成されている半導体集積回路に悪影響を与えるおそれがある。
以上の問題は、ボンディングパッドのかわりにフリップチップを形成する場合にも同様にあてはまる。
本発明は、銅汚染のおそれが少ない、ボンディングパッドまたはフリップチップが形成された銅多層配線の形成方法を提供することにある。
上記目的を達成するために、本発明は、Cu除去の対象となった配線パターン部分を超えないように、絶縁膜17とパッド形成用絶縁膜18の周辺除去を行い、ボンディングパッドまたはフリップチップを形成する(図1(b)、(c)、(d)参照)。
こうすると、Cu除去の対象となった配線パターン部の外側に、パッド形成用絶縁膜18が残り(図1(c)参照)、Cu除去の対象となった配線パターン部をボンディングパッドまたはフリップチップで覆うことが可能になる(図1(d)参照)ので、Cu残り16の露出を防止できる。
また、半導体ウエハ1内の場所によっては、Cu除去の対象となった配線パターン部分がすべて絶縁膜17とパッド形成用絶縁膜18で覆われることになる(図3(b)参照)。この場合も、Cu残り16の露出を防止できる。
結局、Cu除去の対象となった配線パターン部分を超えないように、絶縁膜17とパッド形成用絶縁膜18の周辺除去を行うようにしさえすれば、Cu除去の対象となった配線パターン部分が、ボンディングパッドまたはフリップチップ、あるいは、絶縁膜17とパッド形成用絶縁膜18で覆われるので、Cu残り16の露出を防止できる。
以上説明したように、本発明によれば、銅が表面に露出しないので、チャンバ装置やエッチング装置などへの銅汚染を防止できる。
次に、本発明の実施の形態について、図面を参照して詳細に説明する。
図1(a)〜(e)を参照すると、ボンディングパッドを形成する、本発明の銅多層配線の形成方法の工程が示されている。図1(a)〜(e)は、背景技術で説明した図8(a)〜(e)にそれぞれ対応している。
図1(a)は、図8(a)と同じ銅多層配線構造である。
まず、図1(b)のように、上の銅配線14の層に絶縁膜17とパッド形成用絶縁膜18をこの順で成膜する。その後、所定の形状にパターニングされたフォトレジストのエッチングマスク19を形成する。図8(b)から変更する点は、絶縁膜17とパッド形成用絶縁膜18に対する周辺除去の幅(エッチングマスク19に対する周辺露光の幅)である。図8(b)では、Cu除去の対象となった配線パターン部分を超えて、周辺除去が行われているが、図1(b)では、Cu除去の対象となった配線パターン部分を超えないように周辺除去が行われる。その結果、エッチングマスク19が、Cu除去の対象となった配線パターン部分よりも外周側に残ることになる。
次に、図1(c)のように、絶縁膜17とパッド形成用絶縁膜18のエッチングを行う。
次に、図1(d)のように、バリアメタル20とパッドアルミ21を形成する。図8(d)とは違って、Cu除去の対象となった配線パターン部分にもボンディングパッドが形成されており、Cu残り16の露出が防止されている。
図1(e)は、図1(d)のウエハ上部から眺めた図である。
図2を参照すると、フリップチップを形成された、本発明の銅多層配線が示されている。フリップチップを形成する場合も全く同様であり、図1(d)において、ボンディングパッドを形成するかわりに、フリップチップを形成する。
図1(c)の状態から、バンプパッド24、続いてUBM(under bump metalization)25を形成し、バンプ26を形成する。この場合も、Cu除去の対象となった配線パターン部分にもフリップチップが形成されており、Cu残り16の露出が防止されている。
以上は、図6(a)の銅単層配線構造を積層した図8(a)または図1(a)の銅多層配線構造に対して、ボンディングパッドまたはフリップチップを形成する場合を説明してきた。図6(a)の銅単層配線構造は、周辺除去幅がCu除去幅よりも長くなる場合のものであるが、Cu除去幅が周辺除去幅よりも長くなる場合もありうる。
図3(a)と図4(a)を参照すると、それぞれ、Cu除去幅が周辺除去幅よりも長くなる場合、周辺除去を全く行わない場合の銅単層配線構造が示されている。図3(a)の場合、Cu除去の対象となった配線パターン部分の銅はすべて除去され、Cu残りは存在していない。また、図4(a)の場合、Cu除去の対象となった配線パターン部分には銅が保持されていない。
これらの場合、銅配線の層の周辺除去の幅を、ボンディングパッドまたはフリップチップの層においても維持していれば、理論的には銅は露出しない。しかしながら、例えば、Cu除去が不完全な場合には銅が露出してしまうので、ボンディングパッドまたはフリップチップを形成する層において、絶縁膜17とパッド形成用絶縁膜18の周辺除去を、Cu除去の対象となった配線パターン部分を超えないように行うことにより、銅の露出を防止することは重要な意義がある。
図3(b)(c)を参照すると、図3(a)の銅単層配線構造をベースに、それぞれボンディングパッド、フリップチップを形成した銅多層配線構造が示されている。ボンディングパッドまたはフリップチップを形成する層における周辺除去幅は、銅配線の層の周辺除去幅よりも小さく設定され、相関接続プラグ10の層の周辺除去幅と同じになるように設定されている。
なお、図3(b)(c)では、Cu除去の対象となった配線パターン部分は、ボンディングパッドまたはフリップチップで覆われているのではなく、絶縁膜17とパッド形成用絶縁膜18で覆われている。Cu除去の対象となった配線パターン部分が半導体ウエハ1の縁に近くなるところでは、Cu除去の対象となった配線パターン部分が、絶縁膜17とパッド形成用絶縁膜18で直接覆われ、銅の露出が防止される。この点は、図1、図4においても同様である。
図4(b)(c)を参照すると、図4(a)の銅単層配線構造をベースに、それぞれボンディングパッド、フリップチップを形成した銅多層配線構造が示されている。図4(b)(c)では、全ての層で周辺除去を行わないように設定されている。Cu除去の対象となった、銅の保持されていない配線パターン部は、ボンディングパッドまたはフリップチップで覆われ、銅の露出が防止されている。
図5を参照すると、パッドスルーホール露光パターンを用いた場合の、本発明の銅多層配線構造が示されている。図5では、半導体ウエハ1の全面にボンディングパッドまたはフリップチップのパターンを形成するのではなく、一部にパターンを形成する。この場合、パッドスルーホールパターンに対応する銅配線以外の銅配線は、絶縁膜17とパッド形成用絶縁膜18で覆われるので、銅の露出が防止される。また、Cu除去の対象となった配線パターン部分については、絶縁膜17とパッド形成用絶縁膜18の周辺除去を、Cu除去の対象となった配線パターン部分を超えないように行うことにより、銅の露出を防止できる。図5では、ボンディングパッドの場合を示しているが、フリップチップの場合も同様である。また、銅単層配線構造として図3(a)が用いられているが、図6(a)、図4(a)の場合も同様である。
ボンディングパッドを形成する、本発明の銅多層配線構造の形成方法の一工程を示す図である。 ボンディングパッドを形成する、本発明の銅多層配線構造の形成方法の一工程を示す図である。 ボンディングパッドを形成する、本発明の銅多層配線構造の形成方法の一工程を示す図である。 ボンディングパッドを形成する、本発明の銅多層配線構造の形成方法の一工程を示す図である。 図1(d)を上から見た図である。 フリップチップが形成された、本発明の銅多層配線構造を示す図である。 銅配線の層においてCu除去幅が周辺除去幅よりも長い場合の、本発明の銅多層配線構造を示す図である。 銅配線の層において周辺除去を行わない場合の、本発明の銅多層配線構造を示す図である。 パッドスルーホール露光パターンを用いた場合の、本発明の銅多層配線構造を示す図である。 Cu除去幅が周辺除去幅よりも短い場合の銅単層配線構造を示す図である。 Cu除去幅が周辺除去幅よりも短い場合の銅単層配線構造を形成する工程を示す図である。 ボンディングパッドを形成する、従来技術の銅多層配線構造の形成方法の一工程を示す図である。 ボンディングパッドを形成する、従来技術の銅多層配線構造の形成方法の一工程を示す図である。 ボンディングパッドを形成する、従来技術の銅多層配線構造の形成方法の一工程を示す図である。 ボンディングパッドを形成する、従来技術の銅多層配線構造の形成方法の一工程を示す図である。 図8(d)を上から見た図である。
符号の説明
1 半導体ウエハ
2 絶縁膜
3 溝形成用絶縁膜
4 エッチングマスク
5 バリアメタル
6 銅配線
7 絶縁膜
8 プラグ形成用絶縁膜
9 バリアメタル
10 層間接続プラグ
11 絶縁膜
12 溝形成用絶縁膜
13 バリアメタル
14 銅配線
15 Cu残り
16 Cu残り
17 絶縁膜
18 パッド形成用絶縁膜
19 エッチングマスク
20 バリアメタル
21 パッドアルミ
22 ウエハ周辺近傍領域
23 配線パターン形成領域
24 バンプパッド
25 UBM
26 バンプ

Claims (2)

  1. 集積回路が形成されたウエハ上に、該集積回路の銅配線を形成する方法であって、前記ウエハの縁から該ウエハ中心に向けて、銅配線パターン部の銅を除去することにより、ウエハ外周に位置するバリアメタルおよび該バリアメタル上に形成された前記銅配線パターン部に対してはコーナー部の断面形状をL字型とするとともに、前記バリアメタルについて前記銅配線パターン部よりも前記ウエハの縁の方向に延在させ、その他の銅配線パターン部については銅が保持されたものとする工程と、
    前記ウエハ上にボンディングパッドまたはアンダーバンプメタル用のスルーホールを形成するための絶縁膜を形成する工程と、
    前記ウエハの縁から該ウエハ中心に向けて、前記銅が除去された前記銅配線パターン部を超えないように、前記絶縁膜を除去する工程と、
    前記銅が除去された前記銅配線パターン部における前記バリアメタルの表面の断面形状がL字型となるコーナー部を含む領域上の前記絶縁膜と、前記銅を除去する工程において銅が保持された銅配線パターン部上の前記絶縁膜とに、前記スルーホールを形成する工程と、
    前記スルーホールに前記ボンディングパッドまたは前記アンダーバンプメタルを形成する工程と、
    を具備することを特徴とする銅配線の形成方法。
  2. 集積回路と、該集積回路の銅配線が形成されたウエハであって、前記ウエハの縁から該ウエハ中心に向けて、銅配線パターン部の銅が除去されることにより、ウエハ外周に位置するバリアメタルおよび該バリアメタル上に形成された銅配線パターン部が、コーナー部の断面形状がL字型とされるとともに、前記バリアメタルについては前記銅配線パターン部よりも前記ウエハの縁の方向に延在する銅除去部と、銅が保持されたものと、を含み、銅が保持された各銅配線パターン部の上にボンディングパッドまたはフリップチップが形成されたウエハにおいて、
    前記ウエハ上にボンディングパッドまたはアンダーバンプメタル用のスルーホールを形成するために形成され、前記ウエハの縁から該ウエハ中心に向けて、前記銅が除去された前記銅配線パターン部を超えないように除去されている絶縁膜を備え、
    前記スルーホールは、前記銅が除去された前記銅配線パターン部における前記バリアメタルの表面の断面形状がL字型となるコーナー部を含む領域上の前記絶縁膜と、前記銅除去部の、銅が保持された銅配線パターン部上の前記絶縁膜とに、形成され、
    前記ボンディングパッドまたは前記アンダーバンプメタルは、前記スルーホールに形成されていることを特徴とするウエハ。
JP2003335522A 2003-09-26 2003-09-26 銅配線の形成方法および銅配線の形成された半導体ウエハ Expired - Fee Related JP4282425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003335522A JP4282425B2 (ja) 2003-09-26 2003-09-26 銅配線の形成方法および銅配線の形成された半導体ウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003335522A JP4282425B2 (ja) 2003-09-26 2003-09-26 銅配線の形成方法および銅配線の形成された半導体ウエハ

Publications (2)

Publication Number Publication Date
JP2005101450A JP2005101450A (ja) 2005-04-14
JP4282425B2 true JP4282425B2 (ja) 2009-06-24

Family

ID=34462877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003335522A Expired - Fee Related JP4282425B2 (ja) 2003-09-26 2003-09-26 銅配線の形成方法および銅配線の形成された半導体ウエハ

Country Status (1)

Country Link
JP (1) JP4282425B2 (ja)

Also Published As

Publication number Publication date
JP2005101450A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP4373866B2 (ja) 半導体装置の製造方法
JP3477452B2 (ja) 集積回路のメタラジー構造、集積回路構造及び集積回路構造の製造方法
US20060076677A1 (en) Resist sidewall spacer for C4 BLM undercut control
TWI512847B (zh) 製造半導體元件和結構的方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
JP4663391B2 (ja) 半導体チップの電極構造およびその形成方法ならびに半導体チップ
US8030779B2 (en) Multi-layered metal interconnection
KR100853098B1 (ko) 반도체 소자의 금속 배선 및 이의 제조 방법
JP2006147923A (ja) 半導体装置及びその製造方法
JP4282425B2 (ja) 銅配線の形成方法および銅配線の形成された半導体ウエハ
JP3523815B2 (ja) 半導体装置
KR100893939B1 (ko) 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법
JP2006203025A (ja) 半導体装置及びその製造方法
JP2008124070A (ja) 半導体装置
JP2007115853A (ja) 半導体装置及びその製造方法
KR100467815B1 (ko) 반도체 소자 및 그 제조 방법
KR100802285B1 (ko) 반도체 소자의 제조 방법
JP2003309120A (ja) 半導体装置
KR100929424B1 (ko) 반도체 소자의 패드 형성방법
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법
KR100407809B1 (ko) 반도체 소자의 제조 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100613375B1 (ko) 반도체 소자의 구리 배선 및 그 형성 방법
JPH0621234A (ja) 薄膜多層配線及びその製造方法
KR100688719B1 (ko) 반도체 금속 배선 형성 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees