JPH08181140A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPH08181140A JPH08181140A JP6323453A JP32345394A JPH08181140A JP H08181140 A JPH08181140 A JP H08181140A JP 6323453 A JP6323453 A JP 6323453A JP 32345394 A JP32345394 A JP 32345394A JP H08181140 A JPH08181140 A JP H08181140A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- layer
- wiring layer
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000003870 refractory metal Substances 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000002844 melting Methods 0.000 abstract description 16
- 230000002950 deficient Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 103
- 239000010936 titanium Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 15
- 230000008018 melting Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Chemical compound [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 Ａｌ配線の高電流密度化におかれ、あるいは
コンタクト孔開口時のマスク合せずれがあっても配線不
良の起こらない高信頼性で、かつ生産再現性に富む配線
構造を有する半導体集積回路装置を提供する。 【構成】 半導体基板１の絶縁膜２上に形成されたＡｌ
配線層３と該配線層の表面を被服して設けられた高融点
金属層５，６を具備してなる半導体装置の配線構造にお
いて、高融点金属層はＡｌ配線層の表面及び側面部に接
着すると共に、連続して半導体基板の絶縁膜上に存在し
（５ａ，６ａ）、しかも幅を有して面接着してなる構造
を有する。
コンタクト孔開口時のマスク合せずれがあっても配線不
良の起こらない高信頼性で、かつ生産再現性に富む配線
構造を有する半導体集積回路装置を提供する。 【構成】 半導体基板１の絶縁膜２上に形成されたＡｌ
配線層３と該配線層の表面を被服して設けられた高融点
金属層５，６を具備してなる半導体装置の配線構造にお
いて、高融点金属層はＡｌ配線層の表面及び側面部に接
着すると共に、連続して半導体基板の絶縁膜上に存在し
（５ａ，６ａ）、しかも幅を有して面接着してなる構造
を有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置及び
その製造方法に関し、特に高信頼性を有する半導体基板
上の配線層の構造及びその製造方法に関するものであ
る。
その製造方法に関し、特に高信頼性を有する半導体基板
上の配線層の構造及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来から、半導体集積回路装置の配線構
造（一層及び多層構造）として信頼性を考慮した構造を
有する技術が種々提案され利用されており、例えば、実
開昭６４−２９８３６号公報、特開平３−２７４７３２
号公報、特開平１−２７２１３９号公報、特開昭６０−
１１５２４４号公報、特開平３−７１６３６号公報、特
公平６−３８０３号公報等に開示されている。
造（一層及び多層構造）として信頼性を考慮した構造を
有する技術が種々提案され利用されており、例えば、実
開昭６４−２９８３６号公報、特開平３−２７４７３２
号公報、特開平１−２７２１３９号公報、特開昭６０−
１１５２４４号公報、特開平３−７１６３６号公報、特
公平６−３８０３号公報等に開示されている。
【０００３】実開昭６４−２９８３６号公報において
は、アルミ（以下単にＡｌと称す）配線層上に高融点金
属層（例えば、チタンＴｉ，タングステンＷ）を積層し
た構造とすることにより、Ａｌを４００℃以上に高温加
熱することによって生じる微小突起であるヒロックを防
止するものである。
は、アルミ（以下単にＡｌと称す）配線層上に高融点金
属層（例えば、チタンＴｉ，タングステンＷ）を積層し
た構造とすることにより、Ａｌを４００℃以上に高温加
熱することによって生じる微小突起であるヒロックを防
止するものである。
【０００４】特開平３−３７４７３２号公報において
は、多層配線層を、グレインサイズが互いに異なる金属
層を積層して形成する技術が開示されている。これによ
り、配線層のエレクトロマイグレーション耐性やストレ
スマイグレーション耐性を同時に向上させ、配線幅が狭
くなっても断線を生じないようにしたものである。
は、多層配線層を、グレインサイズが互いに異なる金属
層を積層して形成する技術が開示されている。これによ
り、配線層のエレクトロマイグレーション耐性やストレ
スマイグレーション耐性を同時に向上させ、配線幅が狭
くなっても断線を生じないようにしたものである。
【０００５】特開平１−２７２１３９号公報において
は、Ａｌ配線の側面部分にいわゆるサイドウォールとし
て高融点金属を堆積させて残しておくことにより、多層
配線の平坦化及びＡｌ配線のヒロック防止、更にはマイ
グレーション対策を可能とする技術が開示されている。
は、Ａｌ配線の側面部分にいわゆるサイドウォールとし
て高融点金属を堆積させて残しておくことにより、多層
配線の平坦化及びＡｌ配線のヒロック防止、更にはマイ
グレーション対策を可能とする技術が開示されている。
【０００６】特開昭６０−１１５２４４号公報において
は、Ａｌ配線層の表面に高融点金属膜を形成する工程に
先立って、その工程で用いる金属ハロゲン化物と反応し
て揮発性の化合物を生成するバッファ層（例えばシリコ
ン層）を形成しておく技術が示されている。これによ
り、Ａｌのエレクトロマイグレーション劣化に対する防
止効果を図るものである。
は、Ａｌ配線層の表面に高融点金属膜を形成する工程に
先立って、その工程で用いる金属ハロゲン化物と反応し
て揮発性の化合物を生成するバッファ層（例えばシリコ
ン層）を形成しておく技術が示されている。これによ
り、Ａｌのエレクトロマイグレーション劣化に対する防
止効果を図るものである。
【０００７】特開平３−７１６３６号公報では、Ａｌ配
線を２金属からなる高融点金属膜で積層して被覆した配
線構造が示されている。これにより、素子接合部上のシ
リコン析出によるコンタクト孔の不良をなくすようにし
ている。
線を２金属からなる高融点金属膜で積層して被覆した配
線構造が示されている。これにより、素子接合部上のシ
リコン析出によるコンタクト孔の不良をなくすようにし
ている。
【０００８】特公平６−３８０３号公報においては、配
線の周辺部上に絶縁膜を自己整合的に厚く形成して、コ
ンタクト孔形成時のマスクずれに起因するコンタクト孔
不良を防止する技術が開示されている。
線の周辺部上に絶縁膜を自己整合的に厚く形成して、コ
ンタクト孔形成時のマスクずれに起因するコンタクト孔
不良を防止する技術が開示されている。
【０００９】
【発明が解決しようとする課題】従来の配線構造の技術
にあっては、以下に記載されるような問題点があった。
例えば、実開昭６４−２９８３６号に於けるＡｌ配線表
面に高融点金属（Ｔｉ或いはＷ）を積層して形成した配
線構造にあっては、熱処理によるＡｌのヒロック防止に
は効果があっても、Ａｌ配線側面部の高融点金属膜の欠
如から、エレクトロマイグレーション現象によるＡｌの
ヒロックやスパイクがＡｌ配線側面部から発生し、配線
の配線抵抗増大、断線或いは配線間ショートの不良が起
こるという問題点があった。
にあっては、以下に記載されるような問題点があった。
例えば、実開昭６４−２９８３６号に於けるＡｌ配線表
面に高融点金属（Ｔｉ或いはＷ）を積層して形成した配
線構造にあっては、熱処理によるＡｌのヒロック防止に
は効果があっても、Ａｌ配線側面部の高融点金属膜の欠
如から、エレクトロマイグレーション現象によるＡｌの
ヒロックやスパイクがＡｌ配線側面部から発生し、配線
の配線抵抗増大、断線或いは配線間ショートの不良が起
こるという問題点があった。
【００１０】特開平３−２７４７３２号にあっても、そ
の技術の特徴とする金属層のグレインサイズの効果は、
エレクトロマイグレーションに対しては前記する同様の
理由から殆ど無く、配線の信頼性向上には効果はない。
の技術の特徴とする金属層のグレインサイズの効果は、
エレクトロマイグレーションに対しては前記する同様の
理由から殆ど無く、配線の信頼性向上には効果はない。
【００１１】例えば、特開平１−２７２１３９号に於け
るＡｌ配線の側面部にいわゆるサイドウォールとして高
融点金属を堆積させて残す配線構造の場合は、Ａｌ配線
の表面及び側面部が高融点金属膜で被覆された構造では
あるが、Ａｌ配線の表面に残る高融点金属膜はＡｌ配線
の側面部にサイドウォール形状として堆積して残る高融
点金属膜に比して極度に薄いため、高電流密度のエレク
トロマイグレーション現象で移動するＡｌ金属のヒロッ
クやスパイク発生を配線の表面部で防ぐことが出来ず、
エレクトロマイグレーション不良の完全防止には全くな
らないという問題があった。
るＡｌ配線の側面部にいわゆるサイドウォールとして高
融点金属を堆積させて残す配線構造の場合は、Ａｌ配線
の表面及び側面部が高融点金属膜で被覆された構造では
あるが、Ａｌ配線の表面に残る高融点金属膜はＡｌ配線
の側面部にサイドウォール形状として堆積して残る高融
点金属膜に比して極度に薄いため、高電流密度のエレク
トロマイグレーション現象で移動するＡｌ金属のヒロッ
クやスパイク発生を配線の表面部で防ぐことが出来ず、
エレクトロマイグレーション不良の完全防止には全くな
らないという問題があった。
【００１２】この例の配線構造にあって、Ａｌ配線表面
のＣＶＤ法と異方性プラズマエッチング法により被覆し
たＷ（タングステン）膜は、その堆積残量の制御に再現
性が難しく、バラツキが大きいという欠点がある。これ
は、Ｗ膜の異方性プラズマエッチングが、ＣＶＤ法の積
層条件変動による膜質バラツキに加え、Ａｌ配線間隔の
大小に依存するという事実が原因しているからである。
のＣＶＤ法と異方性プラズマエッチング法により被覆し
たＷ（タングステン）膜は、その堆積残量の制御に再現
性が難しく、バラツキが大きいという欠点がある。これ
は、Ｗ膜の異方性プラズマエッチングが、ＣＶＤ法の積
層条件変動による膜質バラツキに加え、Ａｌ配線間隔の
大小に依存するという事実が原因しているからである。
【００１３】また、サイドウォール形状に被覆されたＡ
ｌ配線のエレクトロマイグレーション現象に対する耐性
効果の小さい事実は、例えば刊行物Ｊａｐａｎ Ｊｏｕ
ｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｉｓｉｃｓ，
Ｖｏｌ．１２， Ｎｏ．４．１９７３，ｐｐ５１８−５
２２の研究論文から類堆することからできる。なお、こ
の刊行物の研究例はＡｌ配線の絶縁膜被覆に対してであ
り、エレクトロマイグレーション不良の結果としてはＡ
ｌ配線の断線となるが、Ｗ膜（高融点金属膜）被覆のこ
の本例の場合には、Ａｌ配線が断線しても、積層被覆さ
れた金属やＡｌ層との金属間化合物の層があるために断
線には至らないものの配線抵抗は著しく増加する。それ
故、この発生する現象はエレクトロマイグレーション劣
化である点には変わりないと考えられている。
ｌ配線のエレクトロマイグレーション現象に対する耐性
効果の小さい事実は、例えば刊行物Ｊａｐａｎ Ｊｏｕ
ｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｉｓｉｃｓ，
Ｖｏｌ．１２， Ｎｏ．４．１９７３，ｐｐ５１８−５
２２の研究論文から類堆することからできる。なお、こ
の刊行物の研究例はＡｌ配線の絶縁膜被覆に対してであ
り、エレクトロマイグレーション不良の結果としてはＡ
ｌ配線の断線となるが、Ｗ膜（高融点金属膜）被覆のこ
の本例の場合には、Ａｌ配線が断線しても、積層被覆さ
れた金属やＡｌ層との金属間化合物の層があるために断
線には至らないものの配線抵抗は著しく増加する。それ
故、この発生する現象はエレクトロマイグレーション劣
化である点には変わりないと考えられている。
【００１４】たとえば、特開昭６０−１１５２４４に於
けるＳｉ層を介して高融点金属膜をＡｌ配線に被覆した
配線構造にあっては、Ａｌのエレクトロマイグレーショ
ン劣化に対しての効果は、前記２例に比較して認められ
る。
けるＳｉ層を介して高融点金属膜をＡｌ配線に被覆した
配線構造にあっては、Ａｌのエレクトロマイグレーショ
ン劣化に対しての効果は、前記２例に比較して認められ
る。
【００１５】しかし、この配線が素子接合部であるコン
タクト孔上に存在するとき、配線工程に於ける層間絶縁
膜形成など４５０℃近傍の温度での熱処理によって配線
中のＳｉがコンタクト孔上に析出して基板Ｓｉ上にこれ
を覆い、Ａｌ配線と素子との間のコンタクト抵抗が著し
く大きくなるという問題点があった。
タクト孔上に存在するとき、配線工程に於ける層間絶縁
膜形成など４５０℃近傍の温度での熱処理によって配線
中のＳｉがコンタクト孔上に析出して基板Ｓｉ上にこれ
を覆い、Ａｌ配線と素子との間のコンタクト抵抗が著し
く大きくなるという問題点があった。
【００１６】この現象は、配線幅が小さく、従ってコン
タクト孔が小さくなれば、なるほど、又多層配線化によ
って層間絶縁膜形成工程が増えれば増える程顕著となる
ことから、微細配線の信頼性劣化の問題となっているこ
とは周知のことであり、避けることのできない問題点で
ある。
タクト孔が小さくなれば、なるほど、又多層配線化によ
って層間絶縁膜形成工程が増えれば増える程顕著となる
ことから、微細配線の信頼性劣化の問題となっているこ
とは周知のことであり、避けることのできない問題点で
ある。
【００１７】例えば、特開平３−７１６３６に於けるＡ
ｌ配線を２金属からなる高融点金属膜で積層し被覆して
なる配線構造にあっては、素子接合部上のＳｉ析出によ
るコンタクト孔不良は避けることが出来ても、微細配線
形成上のとりわけ、コンタクト孔開口上のマスク合わせ
ズレ問題を回避することが出来ず、配線下部で基板との
ショート不良が発生するという問題点があった。
ｌ配線を２金属からなる高融点金属膜で積層し被覆して
なる配線構造にあっては、素子接合部上のＳｉ析出によ
るコンタクト孔不良は避けることが出来ても、微細配線
形成上のとりわけ、コンタクト孔開口上のマスク合わせ
ズレ問題を回避することが出来ず、配線下部で基板との
ショート不良が発生するという問題点があった。
【００１８】なお、前記するマスク合わせズレ起因の問
題点に対しては、例えば特公平６−３８０３にあって
は、配線の周辺部上に絶縁膜を自己整合的に厚く形成し
てなる配線構造を提供することにより解決を図ってい
る。しかし、この配線構造の形成方法は実に複雑であ
る。絶縁膜を２回に分けての堆積条件の制限付きに加え
て、構造の効果を出すための絶縁膜のエッチング工程で
は配線層との選択性を十分配慮しなければならず、工程
数も多く加工性や生産の再現性に問題があった。
題点に対しては、例えば特公平６−３８０３にあって
は、配線の周辺部上に絶縁膜を自己整合的に厚く形成し
てなる配線構造を提供することにより解決を図ってい
る。しかし、この配線構造の形成方法は実に複雑であ
る。絶縁膜を２回に分けての堆積条件の制限付きに加え
て、構造の効果を出すための絶縁膜のエッチング工程で
は配線層との選択性を十分配慮しなければならず、工程
数も多く加工性や生産の再現性に問題があった。
【００１９】従来の半導体装置は、それぞれの配線構造
に以上のような特性上の問題点を有していたが、加うる
に、配線の製造上においても高価なＣＶＤ装置、プラズ
マエッチング装置を使用し、加工にあたり制御条件も多
く、また金属の選択自由度も無いなど困難な問題点があ
った。
に以上のような特性上の問題点を有していたが、加うる
に、配線の製造上においても高価なＣＶＤ装置、プラズ
マエッチング装置を使用し、加工にあたり制御条件も多
く、また金属の選択自由度も無いなど困難な問題点があ
った。
【００２０】本発明は、半導体素子の接合部とコンタク
ト孔を以って接続するＡｌ配線層にあって、高熱処理、
高電流密度の使用条件下に置かれることがあっても、コ
ンタクト孔の開口プロセスでのマスク合わせずれに対し
て配線抵抗の増加や断線が発生せず配線不良の起こらな
い高信頼性の、しかも生産の容易な加えて加工の再現性
に富む配線構造を有する半導体集積回路装置を提供する
ことを目的としている
ト孔を以って接続するＡｌ配線層にあって、高熱処理、
高電流密度の使用条件下に置かれることがあっても、コ
ンタクト孔の開口プロセスでのマスク合わせずれに対し
て配線抵抗の増加や断線が発生せず配線不良の起こらな
い高信頼性の、しかも生産の容易な加えて加工の再現性
に富む配線構造を有する半導体集積回路装置を提供する
ことを目的としている
【００２１】。
【課題を解決するための手段】上記目的を達成させるた
めに、本発明の半導体集積回路装置においては、半導体
基板の絶縁膜上に形成したＡｌ膜又はＡｌを主成分とす
る合金膜からなる配線層（以下の説明で単にＡｌ配線層
を呼ぶ）が、その表面及び側面部に被覆してなる高融点
金属層を有すると共に、更にこの高融点金属層はそれと
同じ膜厚を維持し且つ連続して半導体基板の絶縁膜上に
存在し、しかも幅を有して面接着してなる構造を有した
ものである。
めに、本発明の半導体集積回路装置においては、半導体
基板の絶縁膜上に形成したＡｌ膜又はＡｌを主成分とす
る合金膜からなる配線層（以下の説明で単にＡｌ配線層
を呼ぶ）が、その表面及び側面部に被覆してなる高融点
金属層を有すると共に、更にこの高融点金属層はそれと
同じ膜厚を維持し且つ連続して半導体基板の絶縁膜上に
存在し、しかも幅を有して面接着してなる構造を有した
ものである。
【００２２】上記高融点金属層が異なる高融点金属膜の
積層からなる構造とし、上記Ａｌ配線層に直接接着する
高融点金属層と、その上に積層してなる高融点金属のＡ
ｌ配線層に対する接着性向上のためのバリヤ金属とする
ことが配線構造として効果的である。
積層からなる構造とし、上記Ａｌ配線層に直接接着する
高融点金属層と、その上に積層してなる高融点金属のＡ
ｌ配線層に対する接着性向上のためのバリヤ金属とする
ことが配線構造として効果的である。
【００２３】また、上記バリヤ金属として高融点金属層
を使用し、その上に積層してなる高融点金属層を高融点
金属の窒化物とする配線構造が好ましい。バリヤ金属に
高融点金属の窒化物を用いた場合の配線構造でも同様の
効果は期待できる。
を使用し、その上に積層してなる高融点金属層を高融点
金属の窒化物とする配線構造が好ましい。バリヤ金属に
高融点金属の窒化物を用いた場合の配線構造でも同様の
効果は期待できる。
【００２４】そして、Ａｌ配線上に被覆してなる目的と
する前記高融点金属層を形成するにあたり、高融点金属
層として所望するレジストパターンをホトリソグラフィ
技術を用いて形成し、このレジストパターンをマスクと
してスパッタ法を用いることにより、高融点金属層を形
成した後、リフトオフにより前記高融点金属層以外の部
分の不要の金属堆積膜を除去する、いわゆるレプリカ法
を用いるのが良い。
する前記高融点金属層を形成するにあたり、高融点金属
層として所望するレジストパターンをホトリソグラフィ
技術を用いて形成し、このレジストパターンをマスクと
してスパッタ法を用いることにより、高融点金属層を形
成した後、リフトオフにより前記高融点金属層以外の部
分の不要の金属堆積膜を除去する、いわゆるレプリカ法
を用いるのが良い。
【００２５】
【作用】上記のように構成された高融点金属層を被覆膜
として有するＡｌ配線層が素子の接合部から外れて、接
合部を完全に被覆できない状態が起こっても、Ａｌ配線
層を被覆して更に連続して且つ幅を有して存在する高融
点金属層が、Ａｌ配線層の配線幅の延長として一体とな
った配線層を形成しているため、この高融点金属層の延
長した配線部が素子の接合部におけるコンタクト抵抗を
本来の設計値を維持するように働く。
として有するＡｌ配線層が素子の接合部から外れて、接
合部を完全に被覆できない状態が起こっても、Ａｌ配線
層を被覆して更に連続して且つ幅を有して存在する高融
点金属層が、Ａｌ配線層の配線幅の延長として一体とな
った配線層を形成しているため、この高融点金属層の延
長した配線部が素子の接合部におけるコンタクト抵抗を
本来の設計値を維持するように働く。
【００２６】そして、上記した理由から、本発明の配線
層を一層配線層として、例えば２層配線構造を形成した
場合のスルホールコンタクト開口にあたっての目合わせ
ずれに対しても有効である。
層を一層配線層として、例えば２層配線構造を形成した
場合のスルホールコンタクト開口にあたっての目合わせ
ずれに対しても有効である。
【００２７】スルホールコンタクト開口のための層間絶
縁膜エッチングにあって、延長して存在する高融点金属
層がオーバーエッチングによる半導体基板上の絶縁膜を
決して開口させることのない防止膜として働く。
縁膜エッチングにあって、延長して存在する高融点金属
層がオーバーエッチングによる半導体基板上の絶縁膜を
決して開口させることのない防止膜として働く。
【００２８】又、高融点金属層を異なる高融点金属膜の
積層とする場合、あるいは高融点金属と高融点金属の窒
化物との合成膜として積層する場合には、高熱処理下に
対し素子の接合部におけるＳｉ析出によるコンタクト抵
抗増不良を防止すると共に、高電流密度下に対しエレク
トロマイグレーション現象によるＡｌ配線層劣化不良を
も完全に防止するように働き、このマイグレーション耐
性の効果は全く失われない。
積層とする場合、あるいは高融点金属と高融点金属の窒
化物との合成膜として積層する場合には、高熱処理下に
対し素子の接合部におけるＳｉ析出によるコンタクト抵
抗増不良を防止すると共に、高電流密度下に対しエレク
トロマイグレーション現象によるＡｌ配線層劣化不良を
も完全に防止するように働き、このマイグレーション耐
性の効果は全く失われない。
【００２９】
【実施例】本発明の実施例について図面を参照して説明
する。
する。
【００３０】図１は本発明の第１実施例による簡略化さ
れた工程図を示したものである。図１（ａ）は素子の形
成された半導体基板（シリコン）１の絶縁膜２上にＡｌ
膜又はＡｌを主成分とする、例えばＣｕなどを含有させ
た合金膜からなる配線層（以下の説明で単にＡｌ配線層
と呼ぶ）３を形成した状態を示す。Ａｌ配線層３の厚さ
は一層目の配線層としては通常５〜６０００Å程度であ
る。このＡｌ配線層３は、Ａｌ膜あるいはＡｌ合金膜を
絶縁膜２上に全面に電子ビーム蒸着法などで堆積後、ホ
トリソグラフィ技術によりパターン形成して得られる。
れた工程図を示したものである。図１（ａ）は素子の形
成された半導体基板（シリコン）１の絶縁膜２上にＡｌ
膜又はＡｌを主成分とする、例えばＣｕなどを含有させ
た合金膜からなる配線層（以下の説明で単にＡｌ配線層
と呼ぶ）３を形成した状態を示す。Ａｌ配線層３の厚さ
は一層目の配線層としては通常５〜６０００Å程度であ
る。このＡｌ配線層３は、Ａｌ膜あるいはＡｌ合金膜を
絶縁膜２上に全面に電子ビーム蒸着法などで堆積後、ホ
トリソグラフィ技術によりパターン形成して得られる。
【００３１】この後、Ａｌ配線層３を含む絶縁膜２上に
ホトレジスト膜４を塗布し、通常のホトレジスト工程に
よって本発明とする電極配線パターンに従って、Ａｌ配
線層３とその両側端の絶縁膜上のホトレジスト膜を除去
した後、残したホトレジスト膜をマスクにして全面にバ
リヤ金属膜としてＴｉ膜５、次いで、ＴｉＮ膜６をスパ
ッタ法により付着する。
ホトレジスト膜４を塗布し、通常のホトレジスト工程に
よって本発明とする電極配線パターンに従って、Ａｌ配
線層３とその両側端の絶縁膜上のホトレジスト膜を除去
した後、残したホトレジスト膜をマスクにして全面にバ
リヤ金属膜としてＴｉ膜５、次いで、ＴｉＮ膜６をスパ
ッタ法により付着する。
【００３２】図１（ｂ）はこのプロセスの結果得られた
状態を示す。この場合、通常Ｔｉ膜厚として３〜５００
Å，ＴｉＮ膜厚として８〜１０００Å程度であり、付着
する膜厚が薄いためホトレジスト膜の側面には程んど付
着しない。なおＴｉＮ膜はスパッタターゲットとしてＴ
ｉを用い、放電ガスとしてアルゴンと窒素の混合ガスを
用いて形成できるので、Ｔｉ膜の形成と同一のスパッタ
装置でしかもスパッタチャンバーの真空度を破ることな
く堆積できる点、生産性の効率は良い。
状態を示す。この場合、通常Ｔｉ膜厚として３〜５００
Å，ＴｉＮ膜厚として８〜１０００Å程度であり、付着
する膜厚が薄いためホトレジスト膜の側面には程んど付
着しない。なおＴｉＮ膜はスパッタターゲットとしてＴ
ｉを用い、放電ガスとしてアルゴンと窒素の混合ガスを
用いて形成できるので、Ｔｉ膜の形成と同一のスパッタ
装置でしかもスパッタチャンバーの真空度を破ることな
く堆積できる点、生産性の効率は良い。
【００３３】次に同図（ｃ）に示すように、ホトレジス
ト剥離液にてホトレジスト膜４を除去すると同時に、ホ
トレジスト膜上のＴｉ膜５とＴｉＮ膜６の積層膜をリフ
トオフすることにより、Ａｌ配線層３とその両側端の絶
縁膜上にのみＴｉ膜５とＴｉＮ膜６の積層膜を残す。こ
の様にして得られたＡｌ配線層３はＴｉ膜５とＴｉＮ膜
６で囲まれ、且つその両側端に絶縁膜２に連続して面接
着してなる同膜の積層膜（５ａと６ａ）が形成された状
態となる。
ト剥離液にてホトレジスト膜４を除去すると同時に、ホ
トレジスト膜上のＴｉ膜５とＴｉＮ膜６の積層膜をリフ
トオフすることにより、Ａｌ配線層３とその両側端の絶
縁膜上にのみＴｉ膜５とＴｉＮ膜６の積層膜を残す。こ
の様にして得られたＡｌ配線層３はＴｉ膜５とＴｉＮ膜
６で囲まれ、且つその両側端に絶縁膜２に連続して面接
着してなる同膜の積層膜（５ａと６ａ）が形成された状
態となる。
【００３４】上記実施例では高融点金属層としてＴｉ膜
とＴｉＮ膜の積層膜を用いた場合について説明したがＴ
ｉＮ膜の代りにＴｉＷ膜あるいはＰｔ膜を用いた積層膜
としても良く、あるいはＭｏ膜とＮｉ膜またＣｒ膜とＮ
ｉ膜やＣｕ膜との組合せによる積層膜などを用いても同
様の効果が得られる。ここにＴｉＷ膜、Ｐｔ膜はそれぞ
れの金属をターゲットとして通常のスパッタ法で形成で
きる。Ｍｏ膜、Ｎｉ膜、Ｃｒ膜あるいはＣｕ膜は電子ビ
ーム蒸着法で堆積できる。
とＴｉＮ膜の積層膜を用いた場合について説明したがＴ
ｉＮ膜の代りにＴｉＷ膜あるいはＰｔ膜を用いた積層膜
としても良く、あるいはＭｏ膜とＮｉ膜またＣｒ膜とＮ
ｉ膜やＣｕ膜との組合せによる積層膜などを用いても同
様の効果が得られる。ここにＴｉＷ膜、Ｐｔ膜はそれぞ
れの金属をターゲットとして通常のスパッタ法で形成で
きる。Ｍｏ膜、Ｎｉ膜、Ｃｒ膜あるいはＣｕ膜は電子ビ
ーム蒸着法で堆積できる。
【００３５】なお、Ｔｉ膜，Ｍｏ膜，Ｃｒ膜はバリヤ金
属としてＡｌ金属と上層に堆積する金属との密着性を高
める働きを担うものであり、単層の高融点金属層のみ付
着させた場合に比較して半導体装置の配線層として信頼
性を向上させ得る。
属としてＡｌ金属と上層に堆積する金属との密着性を高
める働きを担うものであり、単層の高融点金属層のみ付
着させた場合に比較して半導体装置の配線層として信頼
性を向上させ得る。
【００３６】又、上記実施例で、例えばＴｉ膜とＷ膜の
積層膜を用いても同じ効果を得ることができる。しか
し、この場合Ｗ膜の堆積は、例えば反応ガスとしてＷＦ
6 とＨ2 の混合ガスを用いたＣＶＤ法を用いることが考
えられる。
積層膜を用いても同じ効果を得ることができる。しか
し、この場合Ｗ膜の堆積は、例えば反応ガスとしてＷＦ
6 とＨ2 の混合ガスを用いたＣＶＤ法を用いることが考
えられる。
【００３７】配線層を具体的に形成するには、図１
（ａ）の状態で、Ｔｉ膜を通常の蒸着法で次いで、Ｗ膜
をこのＣＶＤ法で積層し、ホトリソグラフィ技術でＡｌ
配線層上に本発明の所望するレジストパターンを残す。
（ａ）の状態で、Ｔｉ膜を通常の蒸着法で次いで、Ｗ膜
をこのＣＶＤ法で積層し、ホトリソグラフィ技術でＡｌ
配線層上に本発明の所望するレジストパターンを残す。
【００３８】Ｗ膜を例えばＣＦ4 を用いたプラズマエッ
チングによりエッチング除去し、基板上の絶縁膜との選
択比に注意してＴｉ膜をエッチングして所望の配線層を
形成する。
チングによりエッチング除去し、基板上の絶縁膜との選
択比に注意してＴｉ膜をエッチングして所望の配線層を
形成する。
【００３９】なお、Ｗ膜の単層としてＡｌ配線層を被覆
した配線層を形成する場合も同様の効果が得られるが、
この場合にあっても前述したホトリソグラフィ技術のプ
ロセスを用いれば得られる。
した配線層を形成する場合も同様の効果が得られるが、
この場合にあっても前述したホトリソグラフィ技術のプ
ロセスを用いれば得られる。
【００４０】上記実施例では、レプリカ法で高融点金属
積層膜を形成する場合を示しているが、通常のウエット
エッチング法だけを用いても形成できる。例えばＴｉ膜
とＰｔ膜の積層膜をもって配線層とする場合を示せば、
次のようなプロセスで可能である。
積層膜を形成する場合を示しているが、通常のウエット
エッチング法だけを用いても形成できる。例えばＴｉ膜
とＰｔ膜の積層膜をもって配線層とする場合を示せば、
次のようなプロセスで可能である。
【００４１】すなわち、図１（ａ）の状態で、全面にＴ
ｉ，Ｐｔ，Ｔｉ膜を堆積する。そして、上述した如く、
ホトリソグラフィ技術で配線層とするホトレジストパタ
ーンをＡｌ配線層に形成する。まず、Ｔｉ膜を、例えば
沃度カリ溶液でエッチングし、それをマスクにして王水
水溶液（約８０℃）で不要のＰｔ膜をエッチングし、次
いでＴｉ膜を前記溶液で除去すれば、所望する配線パタ
ーンが形成される。
ｉ，Ｐｔ，Ｔｉ膜を堆積する。そして、上述した如く、
ホトリソグラフィ技術で配線層とするホトレジストパタ
ーンをＡｌ配線層に形成する。まず、Ｔｉ膜を、例えば
沃度カリ溶液でエッチングし、それをマスクにして王水
水溶液（約８０℃）で不要のＰｔ膜をエッチングし、次
いでＴｉ膜を前記溶液で除去すれば、所望する配線パタ
ーンが形成される。
【００４２】上記実施例は、Ａｌ配線上の高融点金属層
が単層或いは二層の場合を示しているが、更に多層膜と
することによって、高電流密度対応の配線としてより効
果が期待できる。例えば、Ｔｉ膜とＰｔ膜の積層膜に対
して、Ｐｔ膜上にＡｕ膜を形成するには、上述した配線
手法以外では例えばメッキ法などを用いても実現でき
る。
が単層或いは二層の場合を示しているが、更に多層膜と
することによって、高電流密度対応の配線としてより効
果が期待できる。例えば、Ｔｉ膜とＰｔ膜の積層膜に対
して、Ｐｔ膜上にＡｕ膜を形成するには、上述した配線
手法以外では例えばメッキ法などを用いても実現でき
る。
【００４３】また、図２に示すように、配線層が二層か
らなる場合においても、同様に、層間絶縁膜９上に形成
する第２配線層８に対して第１配線層７の配線構造を適
用可能である。当然のこととして、第２配線層８に対し
ても第１配線層７の効果が得られる。
らなる場合においても、同様に、層間絶縁膜９上に形成
する第２配線層８に対して第１配線層７の配線構造を適
用可能である。当然のこととして、第２配線層８に対し
ても第１配線層７の効果が得られる。
【００４４】なお、第２配線層を形成する工程は実施例
１と同様である。ただし、二層配線化にあたっては、一
般に用いられている層間絶縁膜９の平坦化法を用いるこ
とができる。
１と同様である。ただし、二層配線化にあたっては、一
般に用いられている層間絶縁膜９の平坦化法を用いるこ
とができる。
【００４５】また、この図２に示す実施例では、第２配
線層として用いた金属を第１配線層としてのそれと同じ
にした場合を示したが、金属の選択も配線の形成法も自
由である。例えばＣＶＤ法でＷ膜をスルホール部にあら
かじめ堆積し埋め込んで第２配線層の凹発生を防ぐのも
良い。このとき、第１配線層の高融点金属膜がＡｌ配線
層から堆積時の汚染を防ぐ働きがあるからである。
線層として用いた金属を第１配線層としてのそれと同じ
にした場合を示したが、金属の選択も配線の形成法も自
由である。例えばＣＶＤ法でＷ膜をスルホール部にあら
かじめ堆積し埋め込んで第２配線層の凹発生を防ぐのも
良い。このとき、第１配線層の高融点金属膜がＡｌ配線
層から堆積時の汚染を防ぐ働きがあるからである。
【００４６】その後に形成する第２配線層の金属として
はＡｌ膜をベースとして、上述した種々の高融点金属を
選択すれば良く、同様の効果が十分期待できる。
はＡｌ膜をベースとして、上述した種々の高融点金属を
選択すれば良く、同様の効果が十分期待できる。
【００４７】この様に、高融点金属層がＡｌ配線を被覆
して且つ連続して幅を有して存在することにより、二層
配線化に於いてコンタクトスルホールを開口する場合の
コンタクトのマスク合わせずれによる不良を完全に防止
できる。本発明の上記効果について図面を参照して以下
に説明する。
して且つ連続して幅を有して存在することにより、二層
配線化に於いてコンタクトスルホールを開口する場合の
コンタクトのマスク合わせずれによる不良を完全に防止
できる。本発明の上記効果について図面を参照して以下
に説明する。
【００４８】すなわち、本発明の配線構造に、コンタク
トスルホールを開口する場合にマスクの合わせずれが生
じた場合を図３（ａ）〜（ｃ）に示す。なお、図４
（ａ）〜（ｃ）は比較のために示した従来技術の配線例
である。ここに於いて、図３（ａ）及び図４（ａ）は本
発明並びに従来技術の配線層１０に層間絶縁膜９を被覆
した構造を示す。この図に示す配線層９はＡｌ配線層と
それを被覆してなる高融点金属層との一体とした形態を
表すものとする。当然のこととして、本発明と従来技術
では同じ配線層１０でも形態は異なる。この後、ホトレ
ジスト膜のパターニングの際、マスク合わせずれが生じ
た場合を示したのが図３（ｂ）と図４（ｂ）である。こ
の後、層間絶縁膜９をエッチングし、ホトレジスト膜４
を剥離した状態を図３（ｃ）と図４（ｃ）に示す。
トスルホールを開口する場合にマスクの合わせずれが生
じた場合を図３（ａ）〜（ｃ）に示す。なお、図４
（ａ）〜（ｃ）は比較のために示した従来技術の配線例
である。ここに於いて、図３（ａ）及び図４（ａ）は本
発明並びに従来技術の配線層１０に層間絶縁膜９を被覆
した構造を示す。この図に示す配線層９はＡｌ配線層と
それを被覆してなる高融点金属層との一体とした形態を
表すものとする。当然のこととして、本発明と従来技術
では同じ配線層１０でも形態は異なる。この後、ホトレ
ジスト膜のパターニングの際、マスク合わせずれが生じ
た場合を示したのが図３（ｂ）と図４（ｂ）である。こ
の後、層間絶縁膜９をエッチングし、ホトレジスト膜４
を剥離した状態を図３（ｃ）と図４（ｃ）に示す。
【００４９】従来例にあっては、コンタクトスルホール
部１１の底部は基板Ｓｉにまで達してしまうが、本発明
の配線構造では、高融点金属膜によって防がれている。
従って、コンタクトのマスク合せずれによる不良を完全
に防止できる。本発明によれば、コンタクトスルホール
の開口プロセスでの生産歩留りを飛躍的に向上させるこ
とができる。
部１１の底部は基板Ｓｉにまで達してしまうが、本発明
の配線構造では、高融点金属膜によって防がれている。
従って、コンタクトのマスク合せずれによる不良を完全
に防止できる。本発明によれば、コンタクトスルホール
の開口プロセスでの生産歩留りを飛躍的に向上させるこ
とができる。
【００５０】同様に、素子の接合部に於いてＡｌ配線層
がそのパターン形成過程でのマスク合せずれによって完
全に覆い切れていない事態が発生しても、本発明によれ
ば高要点金属層の存在によって接合部は完全に被覆され
るので、コンタクト抵抗増の不良は防止される利点があ
る。
がそのパターン形成過程でのマスク合せずれによって完
全に覆い切れていない事態が発生しても、本発明によれ
ば高要点金属層の存在によって接合部は完全に被覆され
るので、コンタクト抵抗増の不良は防止される利点があ
る。
【００５１】そして、Ａｌ配線層を被覆する配線材料が
高融点金属膜であること、又、その被覆形態にあってＡ
ｌ配線層の表面および側面部に同じ膜厚で存在すること
から、配線層が高電流蜜度の使用条件に置かれてもエレ
クトロマイグレーション現象による配線の信頼性劣化を
防ぐことができる。
高融点金属膜であること、又、その被覆形態にあってＡ
ｌ配線層の表面および側面部に同じ膜厚で存在すること
から、配線層が高電流蜜度の使用条件に置かれてもエレ
クトロマイグレーション現象による配線の信頼性劣化を
防ぐことができる。
【００５２】高融点金属層を積層構造として、Ｔｉ膜な
どのバリヤ金属を介在させることによって、Ａｌ配線並
びに基板Ｓｉ上の絶縁膜との密着性に問題はなく、高い
信頼性を有し維持することができる。
どのバリヤ金属を介在させることによって、Ａｌ配線並
びに基板Ｓｉ上の絶縁膜との密着性に問題はなく、高い
信頼性を有し維持することができる。
【００５３】本発明の配線形成にあたり、高融点金属膜
を通常のスパッタ法によっており、この点でも堆積膜の
密着性に問題は無い。さらに、配線の形成法をレプリカ
法とすることによって極めて容易に且つ安定して、再現
性良く生産でき、加工上の問題点はない。
を通常のスパッタ法によっており、この点でも堆積膜の
密着性に問題は無い。さらに、配線の形成法をレプリカ
法とすることによって極めて容易に且つ安定して、再現
性良く生産でき、加工上の問題点はない。
【００５４】従って、本発明の半導体集積回路装置は、
微細化し、高密度化するＬＳＩにおいても、更に苛酷な
使用条件下に置かれても配線不良の恐れのない、しかも
生産歩留の安定した高度の信頼性を実現できる。
微細化し、高密度化するＬＳＩにおいても、更に苛酷な
使用条件下に置かれても配線不良の恐れのない、しかも
生産歩留の安定した高度の信頼性を実現できる。
【００５５】
【発明の効果】以上の如く、本発明によれば、コンタク
ト孔開口時のマスク合せずれがあっても配線不良が生じ
ないために、微細化高密度化のＬＳＩが高信頼性をもっ
て得られるという効果がある。
ト孔開口時のマスク合せずれがあっても配線不良が生じ
ないために、微細化高密度化のＬＳＩが高信頼性をもっ
て得られるという効果がある。
【図１】（ａ）〜（ｃ）は本発明の第１実施例による半
導体集積回路装置の簡略化された製造工程を示す断面図
である。
導体集積回路装置の簡略化された製造工程を示す断面図
である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】マスク合せずれが発生した場合の本発明におけ
る工程断面図である。
る工程断面図である。
【図４】マスク合せずれが発生した場合の従来例におけ
る断面図である。
る断面図である。
１ 半導体基板 ２ 絶縁層 ３ Ａｌ配線層 ４ ホトレジスト膜 ５ Ｔｉ膜 ６ ＴｉＮ膜 ５ａ Ａｌ配線層両端のＴｉ膜 ６ａ Ａｌ配線層両端のＴｉＮ膜 ７ 第１配線層 ８ 第２配線層 ９ 層間絶縁膜 １０ 配線層 １１ コンタクトスルホール部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｃ 21/90 Ｄ
Claims (4)
- 【請求項１】 半導体基板と、この半導体基板の一主面
上において絶縁膜を介して形成されたアルミ膜またはア
ルミを主成分とする合金膜からなる配線層と、前記配線
層を覆って形成された高融点金属層とを含み、前記高融
点金属層は、前記配線層の表面及び側面、更にはこの側
面から連続して前記絶縁膜上に所定幅を以て当該絶縁膜
に面接着してなることを特徴とする半導体集積回路装
置。 - 【請求項２】 前記高融点金属層は異種の高融点金属膜
の積層構造であることを特徴とする請求項１記載の半導
体集積回路装置。 - 【請求項３】 前記高融点金属層は、高融点金属膜と、
高融点金属膜の窒化物との積層構造であることを特徴と
する請求項１記載の半導体集積回路装置。 - 【請求項４】 請求項１記載の半導体集積回路の製造方
法であって、前記配線層を含む前記半導体基板上に選択
的にホトレジスト膜を形成する工程と、前記ホトレジス
ト膜を含む前記半導体基板上に前記高融点金属層をスパ
ッタ法にて形成する工程と、前記ホトレジスト膜をリフ
トオフにより除去する工程とを含むことを特徴とする半
導体集積回路装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6323453A JP2655504B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体集積回路装置及びその製造方法 |
| US08/577,864 US5818109A (en) | 1994-12-27 | 1995-12-22 | Semiconductor integrated circuit device having wiring structure effective against migration and mask mis-alignment and process of fabrication thereof |
| KR1019950059770A KR100200023B1 (ko) | 1994-12-27 | 1995-12-27 | 마이그레이션과 마스크오정렬에 효과적인 배선구조를 갖는 반도체 집적회로장치와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6323453A JP2655504B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181140A true JPH08181140A (ja) | 1996-07-12 |
| JP2655504B2 JP2655504B2 (ja) | 1997-09-24 |
Family
ID=18154846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6323453A Expired - Lifetime JP2655504B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体集積回路装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5818109A (ja) |
| JP (1) | JP2655504B2 (ja) |
| KR (1) | KR100200023B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258336A (ja) * | 2009-04-28 | 2010-11-11 | Mitsubishi Electric Corp | 金属薄膜の製造方法および半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084302A (en) * | 1995-12-26 | 2000-07-04 | Micron Technologies, Inc. | Barrier layer cladding around copper interconnect lines |
| JP2020136446A (ja) * | 2019-02-19 | 2020-08-31 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、固体撮像装置、及び半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102243A (ja) * | 1986-10-17 | 1988-05-07 | Fujitsu Ltd | 電極配線 |
| JPH01202840A (ja) * | 1988-02-08 | 1989-08-15 | Nec Corp | 薄膜配線 |
| JPH04133430A (ja) * | 1990-09-26 | 1992-05-07 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115244A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01272139A (ja) * | 1988-04-23 | 1989-10-31 | Ricoh Co Ltd | 多層配線の形成方法 |
| JPH0232544A (ja) * | 1988-07-22 | 1990-02-02 | Hitachi Ltd | 半導体集積回路 |
| JPH03274732A (ja) * | 1990-03-26 | 1991-12-05 | Hitachi Ltd | 半導体集積回路装置 |
| JPH063803A (ja) * | 1992-06-19 | 1994-01-14 | Fujitsu Ltd | 位相シフトマスクの製造方法 |
-
1994
- 1994-12-27 JP JP6323453A patent/JP2655504B2/ja not_active Expired - Lifetime
-
1995
- 1995-12-22 US US08/577,864 patent/US5818109A/en not_active Expired - Fee Related
- 1995-12-27 KR KR1019950059770A patent/KR100200023B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102243A (ja) * | 1986-10-17 | 1988-05-07 | Fujitsu Ltd | 電極配線 |
| JPH01202840A (ja) * | 1988-02-08 | 1989-08-15 | Nec Corp | 薄膜配線 |
| JPH04133430A (ja) * | 1990-09-26 | 1992-05-07 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258336A (ja) * | 2009-04-28 | 2010-11-11 | Mitsubishi Electric Corp | 金属薄膜の製造方法および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2655504B2 (ja) | 1997-09-24 |
| US5818109A (en) | 1998-10-06 |
| KR100200023B1 (ko) | 1999-06-15 |
| KR960026409A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839579B2 (ja) | 半導体装置及びその製造方法 | |
| US20030025202A1 (en) | Semiconductor device having an external electrode | |
| US6203926B1 (en) | Corrosion-free multi-layer conductor | |
| JPH06120218A (ja) | 半導体素子の金属配線 | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JP2655504B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JPH0653408A (ja) | Ｍｏｍ容量素子 | |
| JPH0964050A (ja) | 半導体素子およびその製造方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP2965015B2 (ja) | 半導体装置の耐熱電極およびその製造方法 | |
| US7566972B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| KR20070082887A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH05343401A (ja) | 半導体装置 | |
| JP2867443B2 (ja) | 半導体装置の製造方法 | |
| JPH098133A (ja) | 半導体集積回路装置 | |
| JPH0434939A (ja) | 半導体装置およびその製造方法 | |
| JPH08213394A (ja) | 半導体装置及びその製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPH05243229A (ja) | 半導体集積回路装置 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 |