JP2655504B2 - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法

Info

Publication number
JP2655504B2
JP2655504B2 JP6323453A JP32345394A JP2655504B2 JP 2655504 B2 JP2655504 B2 JP 2655504B2 JP 6323453 A JP6323453 A JP 6323453A JP 32345394 A JP32345394 A JP 32345394A JP 2655504 B2 JP2655504 B2 JP 2655504B2
Authority
JP
Japan
Prior art keywords
film
wiring
layer
refractory metal
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6323453A
Other languages
English (en)
Other versions
JPH08181140A (ja
Inventor
知光 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6323453A priority Critical patent/JP2655504B2/ja
Priority to US08/577,864 priority patent/US5818109A/en
Priority to KR1019950059770A priority patent/KR100200023B1/ko
Publication of JPH08181140A publication Critical patent/JPH08181140A/ja
Application granted granted Critical
Publication of JP2655504B2 publication Critical patent/JP2655504B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路装置及び
その製造方法に関し、特に高信頼性を有する半導体基板
上の配線層の構造及びその製造方法に関するものであ
る。
【0002】
【従来の技術】従来から、半導体集積回路装置の配線構
造(一層及び多層構造)として信頼性を考慮した構造を
有する技術が種々提案され利用されており、例えば、実
開昭64−29836号公報、特開平3−274732
号公報、特開平1−272139号公報、特開昭60−
115244号公報、特開平3−71636号公報、特
公平6−3803号公報等に開示されている。
【0003】実開昭64−29836号公報において
は、アルミ(以下単にAlと称す)配線層上に高融点金
属層(例えば、チタンTi,タングステンW)を積層し
た構造とすることにより、Alを400℃以上に高温加
熱することによって生じる微小突起であるヒロックを防
止するものである。
【0004】特開平3−74732号公報において
は、多層配線層を、グレインサイズが互いに異なる金属
層を積層して形成する技術が開示されている。これによ
り、配線層のエレクトロマイグレーション耐性やストレ
スマイグレーション耐性を同時に向上させ、配線幅が狭
くなっても断線を生じないようにしたものである。
【0005】特開平1−272139号公報において
は、Al配線の側面部分にいわゆるサイドウォールとし
て高融点金属を堆積させて残しておくことにより、多層
配線の平坦化及びAl配線のヒロック防止、更にはマイ
グレーション対策を可能とする技術が開示されている。
【0006】特開昭60−115244号公報において
は、Al配線層の表面に高融点金属膜を形成する工程に
先立って、その工程で用いる金属ハロゲン化物と反応し
て揮発性の化合物を生成するバッファ層(例えばシリコ
ン層)を形成しておく技術が示されている。これによ
り、Alのエレクトロマイグレーション劣化に対する防
止効果を図るものである。
【0007】特開平3−71636号公報では、Al配
線を2金属からなる高融点金属膜で積層して被覆した配
線構造が示されている。これにより、素子接合部上のシ
リコン析出によるコンタクト孔の不良をなくすようにし
ている。
【0008】特公平6−3803号公報においては、配
線の周辺部上に絶縁膜を自己整合的に厚く形成して、コ
ンタクト孔形成時のマスクずれに起因するコンタクト孔
不良を防止する技術が開示されている。
【0009】
【発明が解決しようとする課題】従来の配線構造の技術
にあっては、以下に記載されるような問題点があった。
例えば、実開昭64−29836号に於けるAl配線表
面に高融点金属(Ti或いはW)を積層して形成した配
線構造にあっては、熱処理によるAlのヒロック防止に
は効果があっても、Al配線側面部の高融点金属膜の欠
如から、エレクトロマイグレーション現象によるAlの
ヒロックやスパイクがAl配線側面部から発生し、配線
の配線抵抗増大、断線或いは配線間ショートの不良が起
こるという問題点があった。
【0010】特開平3−274732号にあっても、そ
の技術の特徴とする金属層のグレインサイズの効果は、
エレクトロマイグレーションに対しては前記する同様の
理由から殆ど無く、配線の信頼性向上には効果はない。
【0011】例えば、特開平1−272139号に於け
るAl配線の側面部にいわゆるサイドウォールとして高
融点金属を堆積させて残す配線構造の場合は、Al配線
の表面及び側面部が高融点金属膜で被覆された構造では
あるが、Al配線の表面に残る高融点金属膜はAl配線
の側面部にサイドウォール形状として堆積して残る高融
点金属膜に比して極度に薄いため、高電流密度のエレク
トロマイグレーション現象で移動するAl金属のヒロッ
クやスパイク発生を配線の表面部で防ぐことが出来ず、
エレクトロマイグレーション不良の完全防止には全くな
らないという問題があった。
【0012】この例の配線構造にあって、Al配線表面
のCVD法と異方性プラズマエッチング法により被覆し
たW(タングステン)膜は、その堆積残量の制御に再現
性が難しく、バラツキが大きいという欠点がある。これ
は、W膜の異方性プラズマエッチングが、CVD法の積
層条件変動による膜質バラツキに加え、Al配線間隔の
大小に依存するという事実が原因しているからである。
【0013】また、サイドウォール形状に被覆されたA
l配線のエレクトロマイグレーション現象に対する耐性
効果の小さい事実は、例えば刊行物Japan Jou
rnal of Applied Phisics,
Vol.12, No.4.1973,pp518−5
22の研究論文から類堆することからできる。なお、こ
の刊行物の研究例はAl配線の絶縁膜被覆に対してであ
り、エレクトロマイグレーション不良の結果としてはA
l配線の断線となるが、W膜(高融点金属膜)被覆のこ
の本例の場合には、Al配線が断線しても、積層被覆さ
れた金属やAl層との金属間化合物の層があるために断
線には至らないものの配線抵抗は著しく増加する。それ
故、この発生する現象はエレクトロマイグレーション劣
化である点には変わりないと考えられている。
【0014】たとえば、特開昭60−115244に於
けるSi層を介して高融点金属膜をAl配線に被覆した
配線構造にあっては、Alのエレクトロマイグレーショ
ン劣化に対しての効果は、前記2例に比較して認められ
る。
【0015】しかし、この配線が素子接合部であるコン
タクト孔上に存在するとき、配線工程に於ける層間絶縁
膜形成など450℃近傍の温度での熱処理によって配線
中のSiがコンタクト孔上に析出して基板Si上にこれ
を覆い、Al配線と素子との間のコンタクト抵抗が著し
く大きくなるという問題点があった。
【0016】この現象は、配線幅が小さく、従ってコン
タクト孔が小さくなれば、なるほど、又多層配線化によ
って層間絶縁膜形成工程が増えれば増える程顕著となる
ことから、微細配線の信頼性劣化の問題となっているこ
とは周知のことであり、避けることのできない問題点で
ある。
【0017】例えば、特開平3−71636に於けるA
l配線を2金属からなる高融点金属膜で積層し被覆して
なる配線構造にあっては、素子接合部上のSi析出によ
るコンタクト孔不良は避けることが出来ても、微細配線
形成上のとりわけ、コンタクト孔開口上のマスク合わせ
ズレ問題を回避することが出来ず、配線下部で基板との
ショート不良が発生するという問題点があった。
【0018】なお、前記するマスク合わせズレ起因の問
題点に対しては、例えば特公平6−3803にあって
は、配線の周辺部上に絶縁膜を自己整合的に厚く形成し
てなる配線構造を提供することにより解決を図ってい
る。しかし、この配線構造の形成方法は実に複雑であ
る。絶縁膜を2回に分けての堆積条件の制限付きに加え
て、構造の効果を出すための絶縁膜のエッチング工程で
は配線層との選択性を十分配慮しなければならず、工程
数も多く加工性や生産の再現性に問題があった。
【0019】従来の半導体装置は、それぞれの配線構造
に以上のような特性上の問題点を有していたが、加うる
に、配線の製造上においても高価なCVD装置、プラズ
マエッチング装置を使用し、加工にあたり制御条件も多
く、また金属の選択自由度も無いなど困難な問題点があ
った。
【0020】本発明は、半導体素子の接合部とコンタク
ト孔を以って接続するAl配線層にあって、高熱処理、
高電流密度の使用条件下に置かれることがあっても、コ
ンタクト孔の開口プロセスでのマスク合わせずれに対し
て配線抵抗の増加や断線が発生せず配線不良の起こらな
い高信頼性の、しかも生産の容易な加えて加工の再現性
に富む配線構造を有する半導体集積回路装置を提供する
ことを目的としている
【0021】
【課題を解決するための手段】上記目的を達成させるた
めに、本発明の半導体集積回路装置においては、半導体
基板の絶縁膜上に形成したAl膜又はAlを主成分とす
る合金膜からなる配線層(以下の説明で単にAl配線層
を呼ぶ)が、その表面及び側面部に被覆してなる高融点
金属層を有すると共に、更にこの高融点金属層はそれと
同じ膜厚を維持し且つ連続して半導体基板の絶縁膜上に
存在し、しかも幅を有して面接着しており、前記所定幅
の面接着高融点金属層が当該高融点金属層上のコンタク
トホール開口時のマスク合わせズレにおけるエッチング
ストッパとしてなる構造を有したものである。
【0022】上記高融点金属層が異なる高融点金属膜の
積層からなる構造とし、上記Al配線層に直接接着する
高融点金属層と、その上に積層してなる高融点金属のA
l配線層に対する接着性向上のためのバリヤ金属とする
ことが配線構造として効果的である。
【0023】また、上記バリヤ金属として高融点金属層
を使用し、その上に積層してなる高融点金属層を高融点
金属の窒化物とする配線構造が好ましい。バリヤ金属に
高融点金属の窒化物を用いた場合の配線構造でも同様の
効果は期待できる。
【0024】そして、Al配線上に被覆してなる目的と
する前記高融点金属層を形成するにあたり、高融点金属
層として所望するレジストパターンをホトリソグラフィ
技術を用いて形成し、このレジストパターンをマスクと
してスパッタ法を用いることにより、高融点金属層を形
成した後、リフトオフにより前記高融点金属層以外の部
分の不要の金属堆積膜を除去する、いわゆるレプリカ法
を用いるのが良い。
【0025】
【作用】上記のように構成された高融点金属層を被覆膜
として有するAl配線層が素子の接合部から外れて、接
合部を完全に被覆できない状態が起こっても、Al配線
層を被覆して更に連続して且つ幅を有して存在する高融
点金属層が、Al配線層の配線幅の延長として一体とな
った配線層を形成しているため、この高融点金属層の延
長した配線部が素子の接合部におけるコンタクト抵抗を
本来の設計値を維持するように働く。
【0026】そして、上記した理由から、本発明の配線
層を一層配線層として、例えば2層配線構造を形成した
場合のスルホールコンタクト開口にあたっての目合わせ
ずれに対しても有効である。
【0027】スルホールコンタクト開口のための層間絶
縁膜エッチングにあって、延長して存在する高融点金属
層がオーバーエッチングによる半導体基板上の絶縁膜を
決して開口させることのない防止膜として働く。
【0028】又、高融点金属層を異なる高融点金属膜の
積層とする場合、あるいは高融点金属と高融点金属の窒
化物との合成膜として積層する場合には、高熱処理下に
対し素子の接合部におけるSi析出によるコンタクト抵
抗増不良を防止すると共に、高電流密度下に対しエレク
トロマイグレーション現象によるAl配線層劣化不良を
も完全に防止するように働き、このマイグレーション耐
性の効果は全く失われない。
【0029】
【実施例】本発明の実施例について図面を参照して説明
する。
【0030】図1は本発明の第1実施例による簡略化さ
れた工程図を示したものである。図1(a)は素子の形
成された半導体基板(シリコン)1の絶縁膜2上にAl
膜又はAlを主成分とする、例えばCuなどを含有させ
た合金膜からなる配線層(以下の説明で単にAl配線層
と呼ぶ)3を形成した状態を示す。Al配線層3の厚さ
は一層目の配線層としては通常5〜6000Å程度であ
る。このAl配線層3は、Al膜あるいはAl合金膜を
絶縁膜2上に全面に電子ビーム蒸着法などで堆積後、ホ
トリソグラフィ技術によりパターン形成して得られる。
【0031】この後、Al配線層3を含む絶縁膜2上に
ホトレジスト膜4を塗布し、通常のホトレジスト工程に
よって本発明とする電極配線パターンに従って、Al配
線層3とその両側端の絶縁膜上のホトレジスト膜を除去
した後、残したホトレジスト膜をマスクにして全面にバ
リヤ金属膜としてTi膜5、次いで、TiN膜6をスパ
ッタ法により付着する。
【0032】図1(b)はこのプロセスの結果得られた
状態を示す。この場合、通常Ti膜厚として3〜500
Å,TiN膜厚として8〜1000Å程度であり、付着
する膜厚が薄いためホトレジスト膜の側面には程んど付
着しない。なおTiN膜はスパッタターゲットとしてT
iを用い、放電ガスとしてアルゴンと窒素の混合ガスを
用いて形成できるので、Ti膜の形成と同一のスパッタ
装置でしかもスパッタチャンバーの真空度を破ることな
く堆積できる点、生産性の効率は良い。
【0033】次に同図(c)に示すように、ホトレジス
ト剥離液にてホトレジスト膜4を除去すると同時に、ホ
トレジスト膜上のTi膜5とTiN膜6の積層膜をリフ
トオフすることにより、Al配線層3とその両側端の絶
縁膜上にのみTi膜5とTiN膜6の積層膜を残す。こ
の様にして得られたAl配線層3はTi膜5とTiN膜
6で囲まれ、且つその両側端に絶縁膜2に連続して面接
着してなる同膜の積層膜(5aと6a)が形成された状
態となる。
【0034】上記実施例では高融点金属層としてTi膜
とTiN膜の積層膜を用いた場合について説明したがT
iN膜の代りにTiW膜あるいはPt膜を用いた積層膜
としても良く、あるいはMo膜とNi膜またCr膜とN
i膜やCu膜との組合せによる積層膜などを用いても同
様の効果が得られる。ここにTiW膜、Pt膜はそれぞ
れの金属をターゲットとして通常のスパッタ法で形成で
きる。Mo膜、Ni膜、Cr膜あるいはCu膜は電子ビ
ーム蒸着法で堆積できる。
【0035】なお、Ti膜,Mo膜,Cr膜はバリヤ金
属としてAl金属と上層に堆積する金属との密着性を高
める働きを担うものであり、単層の高融点金属層のみ付
着させた場合に比較して半導体装置の配線層として信頼
性を向上させ得る。
【0036】又、上記実施例で、例えばTi膜とW膜の
積層膜を用いても同じ効果を得ることができる。しか
し、この場合W膜の堆積は、例えば反応ガスとしてWF
6 とH2 の混合ガスを用いたCVD法を用いることが考
えられる。
【0037】配線層を具体的に形成するには、図1
(a)の状態で、Ti膜を通常の蒸着法で次いで、W膜
をこのCVD法で積層し、ホトリソグラフィ技術でAl
配線層上に本発明の所望するレジストパターンを残す。
【0038】W膜を例えばCF4 を用いたプラズマエッ
チングによりエッチング除去し、基板上の絶縁膜との選
択比に注意してTi膜をエッチングして所望の配線層を
形成する。
【0039】なお、W膜の単層としてAl配線層を被覆
した配線層を形成する場合も同様の効果が得られるが、
この場合にあっても前述したホトリソグラフィ技術のプ
ロセスを用いれば得られる。
【0040】上記実施例では、レプリカ法で高融点金属
積層膜を形成する場合を示しているが、通常のウエット
エッチング法だけを用いても形成できる。例えばTi膜
とPt膜の積層膜をもって配線層とする場合を示せば、
次のようなプロセスで可能である。
【0041】すなわち、図1(a)の状態で、全面にT
i,Pt,Ti膜を堆積する。そして、上述した如く、
ホトリソグラフィ技術で配線層とするホトレジストパタ
ーンをAl配線層に形成する。まず、Ti膜を、例えば
沃度カリ溶液でエッチングし、それをマスクにして王水
水溶液(約80℃)で不要のPt膜をエッチングし、次
いでTi膜を前記溶液で除去すれば、所望する配線パタ
ーンが形成される。
【0042】上記実施例は、Al配線上の高融点金属層
が単層或いは二層の場合を示しているが、更に多層膜と
することによって、高電流密度対応の配線としてより効
果が期待できる。例えば、Ti膜とPt膜の積層膜に対
して、Pt膜上にAu膜を形成するには、上述した配線
手法以外では例えばメッキ法などを用いても実現でき
る。
【0043】また、図2に示すように、配線層が二層か
らなる場合においても、同様に、層間絶縁膜9上に形成
する第2配線層8に対して第1配線層7の配線構造を適
用可能である。当然のこととして、第2配線層8に対し
ても第1配線層7の効果が得られる。
【0044】なお、第2配線層を形成する工程は実施例
1と同様である。ただし、二層配線化にあたっては、一
般に用いられている層間絶縁膜9の平坦化法を用いるこ
とができる。
【0045】また、この図2に示す実施例では、第2配
線層として用いた金属を第1配線層としてのそれと同じ
にした場合を示したが、金属の選択も配線の形成法も自
由である。例えばCVD法でW膜をスルホール部にあら
かじめ堆積し埋め込んで第2配線層の凹発生を防ぐのも
良い。このとき、第1配線層の高融点金属膜がAl配線
層から堆積時の汚染を防ぐ働きがあるからである。
【0046】その後に形成する第2配線層の金属として
はAl膜をベースとして、上述した種々の高融点金属を
選択すれば良く、同様の効果が十分期待できる。
【0047】この様に、高融点金属層がAl配線を被覆
して且つ連続して幅を有して存在することにより、二層
配線化に於いてコンタクトスルホールを開口する場合の
コンタクトのマスク合わせずれによる不良を完全に防止
できる。本発明の上記効果について図面を参照して以下
に説明する。
【0048】すなわち、本発明の配線構造に、コンタク
トスルホールを開口する場合にマスクの合わせずれが生
じた場合を図3(a)〜(c)に示す。なお、図4
(a)〜(c)は比較のために示した従来技術の配線例
である。ここに於いて、図3(a)及び図4(a)は本
発明並びに従来技術の配線層10に層間絶縁膜9を被覆
した構造を示す。この図に示す配線層10はAl配線層
とそれを被覆してなる高融点金属層との一体とした形態
を表すものとする。当然のこととして、本発明と従来技
術では同じ配線層10でも形態は異なる。この後、ホト
レジスト膜のパターニングの際、マスク合わせずれが生
じた場合を示したのが図3(b)と図4(b)である。
この後、層間絶縁膜9をエッチングし、ホトレジスト膜
4を剥離した状態を図3(c)と図4(c)に示す。
【0049】従来例にあっては、コンタクトスルホール
部11の底部は基板Siにまで達してしまうが、本発明
の配線構造では、高融点金属膜によって防がれている。
従って、コンタクトのマスク合せずれによる不良を完全
に防止できる。本発明によれば、コンタクトスルホール
の開口プロセスでの生産歩留りを飛躍的に向上させるこ
とができる。
【0050】同様に、素子の接合部に於いてAl配線層
がそのパターン形成過程でのマスク合せずれによって完
全に覆い切れていない事態が発生しても、本発明によれ
ば高要点金属層の存在によって接合部は完全に被覆され
るので、コンタクト抵抗増の不良は防止される利点があ
る。
【0051】そして、Al配線層を被覆する配線材料が
高融点金属膜であること、又、その被覆形態にあってA
l配線層の表面および側面部に同じ膜厚で存在すること
から、配線層が高電流蜜度の使用条件に置かれてもエレ
クトロマイグレーション現象による配線の信頼性劣化を
防ぐことができる。
【0052】高融点金属層を積層構造として、Ti膜な
どのバリヤ金属を介在させることによって、Al配線並
びに基板Si上の絶縁膜との密着性に問題はなく、高い
信頼性を有し維持することができる。
【0053】本発明の配線形成にあたり、高融点金属膜
を通常のスパッタ法によっており、この点でも堆積膜の
密着性に問題は無い。さらに、配線の形成法をレプリカ
法とすることによって極めて容易に且つ安定して、再現
性良く生産でき、加工上の問題点はない。
【0054】従って、本発明の半導体集積回路装置は、
微細化し、高密度化するLSIにおいても、更に苛酷な
使用条件下に置かれても配線不良の恐れのない、しかも
生産歩留の安定した高度の信頼性を実現できる。
【0055】
【発明の効果】以上の如く、本発明によれば、コンタク
ト孔開口時のマスク合せずれがあっても配線不良が生じ
ないために、微細化高密度化のLSIが高信頼性をもっ
て得られるという効果がある。
【図面の簡単な説明】
【図1】(a)〜(c)は本発明の第1実施例による半
導体集積回路装置の簡略化された製造工程を示す断面図
である。
【図2】本発明の第2の実施例を示す断面図である。
【図3】マスク合せずれが発生した場合の本発明におけ
る工程断面図である。
【図4】マスク合せずれが発生した場合の従来例におけ
る断面図である。
【符号の説明】
1 半導体基板 2 絶縁層 3 Al配線層 4 ホトレジスト膜 5 Ti膜 6 TiN膜 5a Al配線層両端のTi膜 6a Al配線層両端のTiN膜 7 第1配線層 8 第2配線層 9 層間絶縁膜 10 配線層 11 コンタクトスルホール部

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板と、この半導体基板の一主面
    上において絶縁膜を介して形成されたアルミ膜またはア
    ルミを主成分とする合金膜からなる配線層と、前記配線
    層を覆って形成された高融点金属層とを含み、前記高融
    点金属層は、前記配線層の表面及び側面、更にはこの側
    面から連続して前記絶縁膜上に所定幅を以て当該絶縁膜
    に面接着しており、前記所定幅の面接着高融点金属層が
    当該高融点金属層上のコンタクトホール開口時のマスク
    合わせズレにおけるエッチングストッパとしてなること
    を特徴とする半導体集積回路装置。
  2. 【請求項2】 前記高融点金属層は異種の高融点金属膜
    の積層構造であることを特徴とする請求項1記載の半導
    体集積回路装置。
  3. 【請求項3】 前記高融点金属層に代えて、高融点金属
    膜と、高融点金属膜の窒化物との積層構造としたことを
    特徴とする請求項1記載の半導体集積回路装置。
  4. 【請求項4】 請求項1記載の半導体集積回路の製造方
    法であって、前記配線層を含む前記半導体基板上に選択
    的にホトレジスト膜を形成する工程と、前記ホトレジス
    ト膜を含む前記半導体基板上に前記高融点金属層をスパ
    ッタ法にて形成する工程と、前記ホトレジスト膜をリフ
    トオフにより除去する工程とを含むことを特徴とする半
    導体集積回路装置の製造方法。
JP6323453A 1994-12-27 1994-12-27 半導体集積回路装置及びその製造方法 Expired - Lifetime JP2655504B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6323453A JP2655504B2 (ja) 1994-12-27 1994-12-27 半導体集積回路装置及びその製造方法
US08/577,864 US5818109A (en) 1994-12-27 1995-12-22 Semiconductor integrated circuit device having wiring structure effective against migration and mask mis-alignment and process of fabrication thereof
KR1019950059770A KR100200023B1 (ko) 1994-12-27 1995-12-27 마이그레이션과 마스크오정렬에 효과적인 배선구조를 갖는 반도체 집적회로장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6323453A JP2655504B2 (ja) 1994-12-27 1994-12-27 半導体集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08181140A JPH08181140A (ja) 1996-07-12
JP2655504B2 true JP2655504B2 (ja) 1997-09-24

Family

ID=18154846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6323453A Expired - Lifetime JP2655504B2 (ja) 1994-12-27 1994-12-27 半導体集積回路装置及びその製造方法

Country Status (3)

Country Link
US (1) US5818109A (ja)
JP (1) JP2655504B2 (ja)
KR (1) KR100200023B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084302A (en) * 1995-12-26 2000-07-04 Micron Technologies, Inc. Barrier layer cladding around copper interconnect lines
JP2010258336A (ja) * 2009-04-28 2010-11-11 Mitsubishi Electric Corp 金属薄膜の製造方法および半導体装置の製造方法
JP2020136446A (ja) * 2019-02-19 2020-08-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置、及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115244A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS63102243A (ja) * 1986-10-17 1988-05-07 Fujitsu Ltd 電極配線
JPH01202840A (ja) * 1988-02-08 1989-08-15 Nec Corp 薄膜配線
JPH01272139A (ja) * 1988-04-23 1989-10-31 Ricoh Co Ltd 多層配線の形成方法
JPH0232544A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd 半導体集積回路
JPH03274732A (ja) * 1990-03-26 1991-12-05 Hitachi Ltd 半導体集積回路装置
JPH04133430A (ja) * 1990-09-26 1992-05-07 Fujitsu Ltd 半導体装置およびその製造方法
JPH063803A (ja) * 1992-06-19 1994-01-14 Fujitsu Ltd 位相シフトマスクの製造方法

Also Published As

Publication number Publication date
KR960026409A (ko) 1996-07-22
KR100200023B1 (ko) 1999-06-15
JPH08181140A (ja) 1996-07-12
US5818109A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
JP2839579B2 (ja) 半導体装置及びその製造方法
US20030025202A1 (en) Semiconductor device having an external electrode
JPH0817925A (ja) 半導体装置とその製法
JP2655504B2 (ja) 半導体集積回路装置及びその製造方法
JPH0212859A (ja) 多層配線の形成方法
JPH0653408A (ja) Mom容量素子
JPH0964050A (ja) 半導体素子およびその製造方法
JP2965015B2 (ja) 半導体装置の耐熱電極およびその製造方法
US6083830A (en) Process for manufacturing a semiconductor device
KR20070082887A (ko) 반도체 장치 및 그 제조방법
JPH03274732A (ja) 半導体集積回路装置
JPH09199593A (ja) 半導体装置およびその製造方法
US20070026663A1 (en) A semiconductor device and method for manufacturing the semiconductor device
JPH05343401A (ja) 半導体装置
JP2867443B2 (ja) 半導体装置の製造方法
JPH0695516B2 (ja) 半導体装置
JPH0434939A (ja) 半導体装置およびその製造方法
JP3237917B2 (ja) 半導体素子の製造方法
JPH08213394A (ja) 半導体装置及びその製造方法
JPH098133A (ja) 半導体集積回路装置
JPH05243229A (ja) 半導体集積回路装置
JP3203926B2 (ja) 配線形成法
JPH0567686A (ja) 半導体装置配線
JP3329148B2 (ja) 配線形成方法
JPH08222629A (ja) 配線構造及び配線構造の製造方法