KR20070082887A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20070082887A
KR20070082887A KR1020070016406A KR20070016406A KR20070082887A KR 20070082887 A KR20070082887 A KR 20070082887A KR 1020070016406 A KR1020070016406 A KR 1020070016406A KR 20070016406 A KR20070016406 A KR 20070016406A KR 20070082887 A KR20070082887 A KR 20070082887A
Authority
KR
South Korea
Prior art keywords
film
wiring
high melting
melting point
metal film
Prior art date
Application number
KR1020070016406A
Other languages
English (en)
Inventor
가즈히로 스기우라
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20070082887A publication Critical patent/KR20070082887A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

다층배선 구조를 갖는 반도체 장치에 있어서, 접속구멍에서 크라운을 생기게 하는 일이 없고, 높은 장기 신뢰성을 갖고, 생산성, 경제성이 우수하고, 충분히 낮은 Via 홀 저항을 갖는 반사 방지막의 형성방법을 포함하는 다층배선 구조를 갖는 반도체 장치의 제조방법을 제공한다.
고융점 금속막과, Si 혹은 Si 화합물로 이루어지는 반사 방지막과의 적층막을 하층 알루미늄 합금막의 위에 배치한다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 제1 실시예를 도시하는 공정 단면도이다.
도 2는 본 발명의 제1 실시예를 도시하는 공정 단면도이다.
도 3은 본 발명의 제1 실시예를 도시하는 공정 단면도이다.
도 4는 본 발명의 제1 실시예를 도시하는 공정 단면도이다.
도 5는 본 발명의 제1 실시예를 도시하는 공정 단면도이다.
도 6은 본 발명의 제1 실시예를 도시하는 공정 단면도이다.
도 7은 종래 예를 도시하는 공정 단면도이다.
도 8은 종래 예를 도시하는 공정 단면도이다.
도 9는 종래 예를 도시하는 공정 단면도이다.
도 10은 종래 예를 도시하는 공정 단면도이다.
도 11은 종래 예를 도시하는 공정 단면도이다.
도 12는 종래 예에 의한 크라운의 발생을 도시한 단면도이다.
도 13은 종래 예에 의한 크라운의 발생에 의한 금속배선의 커버리지의 결함예 1을 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 반도체 기판 2 층간 절연막
3 배리어 메탈막 4 제1 알루미늄 합금막
5 티타늄막 6 어모퍼스 실리콘막
7 메탈 층간 절연막 8 접속구멍
9 배리어 메탈막 10 제2 알루미늄 합금막
11 고융점 금속 질화막을 포함하는 고융점 금속막
12 크라운 13 배선금속
본 발명은, 다층배선 구조를 갖는 반도체 장치 및 그 제조방법, 특히 반사 방지막에 관한 것이다.
지금까지 알루미늄 혹은 알루미늄 합금상에 포토레지스트를 패터닝할 때에 불량의 원인이 되는 할레이션을 방지하기 위해 반사 방지막을 형성하는 것이 이루어져 왔다. 예를 들면 특허문헌 1에 있어서 TiN, TaN, ZrN, HfN 등의 고융점 금속 질화막을 스퍼터로 퇴적하는 제조방법이 나타나 있다. 도 7로부터 도 11은 이러한 고융점 금속 질화막을 반사 방지막으로서 이용한 다층배선의 제조공정의 일례를 나타내고 있다.
그러나, 다층배선 구조에 고융점 금속 질화막을 반사 방지막으로서 적용하는데에서는 단지 반사율을 내리면 된다는 요구에 머무르지 않는다. 왜냐하면 다층배 선 구조를 갖는 반도체 장치의 경우, 하층의 금속배선과 상층의 금속배선이 접속구멍을 통해, 낮은 Via 저항으로 접속되는 것이 매우 중요해지기 때문이다.
전술의 특허문헌 1에 나타난 제조방법에서는 충분히 낮은 접촉저항을 얻기 어렵기 때문에, 이를 해결하는 수단으로서 특허문헌 2에는 고융점 금속을 퇴적후에 질소 분위기 중에서 열처리를 행함으로써 고융점 금속의 저항률을 내리는 제조방법이나, 특허문헌 3에는 Ti와 TiN을 적층 퇴적하는 제조방법이 나타나 있다. 또한, 반사 방지막으로서 고융점 금속이 이용되는 큰 이유는 장기 신뢰성의 향상에 있다. 알루미늄 혹은 알루미늄 합금을 주 배선으로 이용한 경우, 일렉트로 마이그레이션 혹은 스트레스 마이그레이션이라는 배선의 장기 신뢰성에 관계하는 열화현상이 있다. 이 문제는 고융점 금속을 이용함으로써 배선보강 효과가 얻어져, 전술의 열화현상에 대해 높은 내성을 달성할 수 있는 것이 널리 알려져 있다.
(특허문헌 1) 일본국 특허 공개공보 평1-241162호
(특허문헌 2) 일본국 특허 공개공보 평5-226338호
(특허문헌 3) 일본국 특허 공개공보 평5-190551호
종래 기술에 의하면, 다층배선 구조를 갖는 반도체 장치의 반사 방지막은 고융점 금속 질화막을 적용하고 있는 것을 하나의 특징으로 하고 있다. 그러나 고융점 금속 질화막을 반사 방지막으로서 적용한 경우, 접속구멍을, 드라이 에칭 기술을 이용하여 개공(開孔)했을 때, 도 12에 도시한 바와 같이 접속구멍의 측벽을 따라 레지스트, 에칭 가스, 베이스인 고융점 금속 질화막으로 이루어지는 부생성물 (12)이 생성된다. 상기 부생성물은 통상의 에칭 처리후에 행해지는 레지스트 애싱, 유기 박리액으로의 침지에 의한 레지스트 제거공정을 거쳐도 잔사로서 접속구멍에 왕관 형상으로 남는 일이 있고, 그 형상으로부터 일반적으로 크라운이라 칭해지고 있다. 이후, 본 명세서 중에서는 크라운으로 하여 기술한다.
상기 크라운(12)이 형성된 채 제2 배선금속을, 스퍼터링 기술을 이용하여 퇴적하면, 상기 크라운에 의해 스퍼터 입자의 접속구멍으로의 입사가 방해되고, 접속구멍 내부로 원하는 막두께를 퇴적할 수 없다. 이에 의해, 도 13에 도시한 바와 같이 배선금속(13)의 단선에 이르러 수율을 떨어뜨린다는 좋지 못한 상태가 된다. 또한, 단선에 이르지 않는 레벨로 얇게 퇴적된 경우에는 반도체 장치의 신뢰성상 큰 문제가 되는 것이 용이하게 예상됨에도 불구하고, 전기특성 평가를 패스하게 되어, 우량품으로서 시장에 유출한다는 가능성도 부정할 수 없다.
특허문헌 2에는, 고융점 금속막 퇴적후에 질소 분위기 중에서의 열처리를 행하는 발명이 개시되어 있는데, 이는 공정 증가가 될 뿐 아니라, 450℃ 정도의 열처리 온도를 필요로 하고 있어, 반도체 장치 기판과 배선금속의 상호 확산을 방지하는 목적으로 널리 사용되고 있는 배리어 메탈의 열화에 의해, 기판측으로의 배선금속 스파이크에 의한 접합 리크 전류의 증가 등이 염려됨과 동시에, 열처리의 편차 등에 의해 고융점 금속막에 대한 고융점 금속 질화층의 두께가 변화하는 것이 용이하게 예상된다. 이는 상층 배선을 형성할 때에 접속구멍에 있어서 고융점 금속 질화층에 접촉하는 경우, 고융점 금속에 접촉하는 경우가 발생하여, 안정한 Via 저항을 얻기 어렵다.
특허문헌 3에는, Ti와 TiN을 스퍼터링으로 적층 구조화하는 발명이 개시되어 있는데, Ti와 TiN을, 가스 분위기를 바꿔 동일 처리실에서 처리하는 경우에는, TiN을 스퍼터한 후 Ar 등의 불활성 가스를 이용하여 스퍼터링 타켓의 표면의 질화층을 제거하는 단계가 반도체 기판 처리마다 필요로 되기 때문에, 처리 시간이 증가할 뿐 아니라 반도체 기판에 퇴적하는 이외로 타켓을 소비하기 때문에 경제성이 좋지 않다. Ti와 TiN을 각각 단독의 처리실에서 처리하는 경우는 TiN막의 높은 스트레스로부터 처리실 내부에 퇴적된 TiN이 벗겨져, 반도체 기판상에 낙하하기 쉬워 나중의 배선형성 공정에서 패턴 결함을 생기게 하기 쉬워 수율을 저하시킬 우려가 있다.
본 발명의 목적은 다층배선 구조를 갖는 반도체 장치에 있어서, 접속구멍에서 크라운을 생기게 하는 일이 없고, 높은 장기 신뢰성를 갖고, 생산성, 경제성이 우수하고, 충분히 낮은 Via 홀 저항을 갖는 반사 방지막의 형성방법을 포함하는 다층배선 구조를 갖는 반도체 장치의 제조방법을 제공하는 것에 있다.
본 발명에 있어서는 상기에서 서술한 과제를 해결하기 위해, 반도체 장치의 다층배선 구조의 형성방법에 있어서, 제1 배리어 메탈을 포함하는 배선용 금속막 상에 고융점 금속막을 적층하는 공정과, 상기 고융점 금속막 상에 반사 방지막을 퇴적하는 공정과, 상기 제1 배리어 메탈을 포함하는 배선용 금속막, 상기 고융점 금속막 및 상기 반사 방지막으로 이루어지는 배선을 형성하는 공정과, 상기 배선상에 층간 절연막을 형성하는 공정과, 상기 층간 절연막 상에 상기 배선의 최상층인 상기 반사 방지막과의 접속구멍을 형성하는 공정과, 상기 접속구멍 형성후에 상기 접속구멍 저부의 상기 반사 방지막을 선택적으로 제거하는 공정과, 상기 접속구멍을 통해 제2 배선용 금속막을 퇴적하는 공정으로 이루어지는 반도체 장치의 제조방법으로 하였다.
상기 다층배선 구조의 제조 방법에 있어서의 구성 재료로는 재료 비용이 저렴하다는 이유로부터 상기 제1 배선용 금속막 및 제2 배선용 금속막은 알루미늄 혹은 알루미늄 합금으로 하고, 스트레스 마이그레이션 및 일렉트로 마이그레이션에 대한 내성을 향상시키기 위해 상기 고융점 금속막은 Ti, TiW, W, Ta, Mo의 어느 것인가로 하고, 접속구멍의 개구 후에 통상의 레지스트 애싱, 유기 박리액으로의 침지만으로 에칭 부생성물의 제거가 용이하여 크라운을 생기게 하는 일은 없고, 또한, 반도체 장치의 제조공정으로의 친화성이 높은 재료로서 상기 반사 방지막은, Si 혹은 Si 화합물로 이루어지는 것으로 했다.
또, 상기 다층배선 구조의 제조방법에 있어서의 구성 재료의 제법으로서는 생산성, 경제성으로부터 상기 고융점 금속막의 퇴적방법 및 상기 반사 방지막의 퇴적방법을 PVD에 의해 행하는 것으로 했다.
또, 상기 다층배선 구조의 제조방법에 있어서 충분히 낮은 Via 저항을 얻는 수단으로서 상기 반사 방지막의 제거를 드라이 에칭으로 행하는 것을 특징으로 했다.
또한, 반도체 기판상에 형성된 제1 배리어 메탈을 포함하는 배선용 금속막과, 상기 제1 배리어 메탈을 포함하는 배선용 금속막 상에만 형성된 고융점 금속막과, 상기 고융점 금속막 상의 반사 방지막으로 이루어지는 제1 배선과, 상기 제1 배선상에 형성된 접속구멍과, 상기 접속구멍을 통해 상기 제1 배선과 접속한 제2 배선으로 이루어지는 다층배선 구조의 반도체 장치로서, 상기 반사 방지막은 상기 접속구멍 영역 이외의 상기 고융점 금속막 상에만 형성되고, 또한, Si 혹은 Si 화합물로 이루어지는 것을 특징으로 하는 반도체 장치로 했다.
도 1 내지 도 6에 본 발명의 실시예인 다층배선 구조를 갖는 반도체 장치의 제조방법의 공정 단면도를 나타낸다.
우선, 도 1과 같이 반도체 기판(1) 상에 퇴적된 층간 절연막(2) 상에 배리어 메탈(3) 및 제1 알루미늄 합금막(4)을 PVD로 퇴적한 후, 대기 폭로하지 않고 상기 알루미늄 합금막(4)의 위에 PVD에 의해 배선 보강을 목적으로 하여, 티탄막(5)을 두께 10∼200nm의 범위가 되도록 진공중에서 연속적으로 퇴적한다. 이는 상기 알루미늄 합금막(4)과 상기 티탄막(5) 사이에 산화 알루미늄막이 생성하는 것을 방지하기 위함이고, 이는 낮은 Via 저항을 얻는데에 매우 중요하다. 이어, 상기 티타늄막(5)의 위에 반사 방지막으로서 PVD에 의해 어모퍼스 실리콘막(6)의 두께를 원하는 반사율이 되도록 막두께를 임의로 선택한다. 반사율을 저감하기 위해, 어모퍼스 실리콘막의 막두께는 100∼200Å로 설정하는 것이 바람직하다. 가능하면, 110∼150Å인 것이 바람직하다. 상기 티타늄막(5)과 상기 어모퍼스 실리콘막(6)은 진공중에서 연속적으로 퇴적할 필요는 없지만, 생산성으로부터는 동일 장치 내에서 연속적으로 퇴적하는 것이 바람직하다.
도 2는 상술의 막 구조로 이루어지는 배선층을 포토리소그래피 및 드라이 에 칭 기술을 이용하여 배선 패턴을 형성한 후의 공정 단면도를 도시한 것이다. 이어 도 3과 같이 메탈 층간 절연막을 형성한다. 메탈 층간 절연막은 상층에 배치하는 배선의 단선, 단락을 방지하기 위해 평탄인 것이 바람직하고, SOG를 희생막으로 하여 전면 에칭에 의해 평탄화하는 기술이나, CMP(화학적 기계 연마)법에 의한 메탈 층간 평탄화 기술을 이용하여 평활한 메탈 층간 절연막(7)을 형성한다. 이어 포토리소그래피 기술 및 드라이 에칭 기술을 이용하여 도 4에 나타낸 접속구멍(8)을 형성한다. 또한, 접속구멍의 드라이 에칭시에는 도 1에서 퇴적한 어모퍼스 실리콘막(6)이 드라이 에칭시의 오버 에칭시에 소실하지 않도록, 선택비를 조정할 필요가 있다. 선택비는, 예를 들면 CHF3, CF4의 에칭 가스의 혼합비를 조정함으로써 어모퍼스 실리콘막(6)에 대한 선택비를 용이하게 제어할 수 있다는 이점이 있다.
이어, 도 5에 도시한 바와 같이 저 Via 저항을 얻기 위해, 드라이 에칭 기술을 이용하여 접속구멍 저부만 어모퍼스 실리콘막(6)을 제거한다. 이는 CF4 플라즈마나 NF3 플라즈마에 의해 하층의 티타늄층(5)과의 선택비를 충분히 크게 취할 수 있는 에칭 조건을 용이하게 실현할 수 있다. 이에 의해, 하층의 티타늄층(5)을 과잉으로 에칭하는 일이 없고, 막두께를 균일하게 유지할 수 있다. 이 때문에, 티타늄층(5)의 막두께 기인의 저항값 편차를 저감할 수 있다. 어모퍼스 실리콘막(6)의 제거는, 접속구멍(8)의 에칭을 행한 후에 동일 장치 내(in-situ)에서 처리하는 것도 가능한데, 접속구멍 측벽에는 에칭의 부생성물이 생성되어 있기 때문에, 그 두께 분만큼 어모퍼스 실리콘막(6)이 남게 되기 때문에, 접속구멍(8)의 에칭을 행한 후에, 애싱, 유기 박리액으로의 침지에 의해 레지스트, 부생성물의 제거를 행하고 나서, 어모퍼스 실리콘막(6)의 에칭을 행하는 것이 바람직하다. 반사 방지막에 고융점 금속 질화막을 포함하는 고융점 금속막(11)(도 12)을 사용한 경우에는, 에칭시의 부생성물에 다량의 티타늄이 취입되어, 그 제거가 곤란했지만, 본 발명의 구성이라면, 용이하게 제거하는 것이 가능하다. 이에 의해, Via 홀 저항을 충분히 낮게 할 수 있다.
이어, PVD 장치에서 RF 에칭으로 접속구멍(8) 저부의 티타늄막 표면을 클리닝한 후, 배리어 메탈막(9) 및 제2 알루미늄 합금막(10)을 퇴적한 후에 포토리소그래피 기술 및 드라이 에칭 기술을 이용하여 도 6의 다층배선 구조를 얻는다.
본 실시예에서는 배선 보강을 위한 고융점 금속의 막으로서 티탄(Ti)을 이용했지만, 티탄 텅스텐(TiW), 텅스텐(W), 탄탈(Ta), 몰리브덴(Mo)의 막이라도 동일한 효과를 얻을 수 있는 것을 말할 필요도 없다. 또, 반사 방지막으로는 어모퍼스 실리콘 외, 다결정 실리콘, 혹은 질화 실리콘과 같은 실리콘 화합물로도 동일한 효과를 얻을 수 있다.
본 발명의 구성에 의하면, Via 홀 저항을 충분히 낮게 하고, 저항 편차를 저감하고, 또, 제1 알루미늄 합금막(4)의 상하에 고융점 금속막을 적층하고 있기 때문에, 스트레스 마이그레이션이나 일렉트로 마이그레션 등 신뢰성도 향상하는 등의 이점이 있다.
본 발명에 의하면, 다층배선 구조를 갖는 반도체 장치의 접속구멍에서 크라운을 생기게 하는 일이 없고, 높은 장기 신뢰성을 갖고, 생산성, 경제성이 우수하 고, 충분히 낮은 Via 홀 저항을 갖고, 또한, 저항 편차가 작은 다층배선 구조를 갖는 반도체 장치의 제조를 실현 가능하게 했다.

Claims (8)

  1. 반도체 장치의 다층배선 구조의 제조방법으로서,
    제1 배리어 메탈을 포함하는 배선용 금속막 상에 고융점 금속막을 적층하는 공정과,
    상기 고융점 금속막 상에 반사 방지막을 퇴적하는 공정과,
    상기 제1 배리어 메탈을 포함하는 배선용 금속막, 상기 고융점 금속막 및 상기 반사 방지막으로 이루어지는 배선을 형성하는 공정과,
    상기 배선 상에 층간 절연막을 형성하는 공정과,
    상기 층간 절연막 상에 상기 배선의 최상층인 상기 반사 방지막과의 접속구멍을 형성하는 공정과,
    상기 접속구멍 형성 후에 상기 접속구멍 저부의 상기 반사 방지막을 선택적으로 제거하는 공정과,
    상기 접속구멍을 통해 제2 배선용 금속막을 퇴적하는 공정으로 이루어지는 반도체 장치의 제조방법.
  2. 청구항 1에 있어서,
    상기 제1 배선용 금속막 및 제2 배선용 금속막이 알루미늄 혹은 알루미늄 합금으로 이루어져 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 청구항 1에 있어서,
    상기 고융점 금속막은 Ti, TiW, W, Ta, Mo 중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 청구항 1에 있어서,
    상기 반사 방지막이 Si 혹은 Si 화합물로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 청구항 1에 있어서,
    상기 고융점 금속막의 퇴적을 PVD에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 청구항 1에 있어서,
    상기 반사 방지막의 퇴적을 PVD에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 청구항 1에 있어서,
    상기 반사 방지막의 제거를 드라이 에칭으로 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 반도체 기판과, 상기 반도체 기판상에 형성된 제1 배리어 메탈을 포함하는 배선용 금속막과, 상기 제1 배리어 메탈을 포함하는 배선용 금속막 상에만 형성된 고융점 금속막과, 상기 고융점 금속막 상의 반사 방지막으로 이루어지는 제1 배선과, 상기 제1 배선 상에 형성된 접속구멍과, 상기 접속구멍을 통해 상기 제1 배선과 접속한 제2 배선으로 이루어지는 다층배선 구조의 반도체 장치로서, 상기 반사 방지막은 상기 접속구멍 영역 이외의 상기 고융점 금속막 상에만 형성됨과 동시에, 상기 반사 방지막은 Si 혹은 Si 화합물로 이루어지는 것을 특징으로 하는 반도체 장치.
KR1020070016406A 2006-02-18 2007-02-16 반도체 장치 및 그 제조방법 KR20070082887A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006041689 2006-02-18
JPJP-P-2006-00041689 2006-02-18
JP2007017604A JP2007251135A (ja) 2006-02-18 2007-01-29 半導体装置およびその製造方法
JPJP-P-2007-00017604 2007-01-29

Publications (1)

Publication Number Publication Date
KR20070082887A true KR20070082887A (ko) 2007-08-22

Family

ID=38443167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016406A KR20070082887A (ko) 2006-02-18 2007-02-16 반도체 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US7833903B2 (ko)
JP (1) JP2007251135A (ko)
KR (1) KR20070082887A (ko)
CN (1) CN101034682B (ko)
TW (1) TWI409882B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409754B (zh) * 2015-07-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US11195759B2 (en) * 2018-11-30 2021-12-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making
CN114683162B (zh) * 2020-12-29 2023-09-12 中芯集成电路（宁波）有限公司 一种平坦化工艺方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235937B1 (ko) * 1992-03-31 1999-12-15 김영환 반도체소자 제조공정의 비아 콘택형성방법
US5440167A (en) * 1994-02-23 1995-08-08 Crosspoint Solutions, Inc. Antifuse with double via contact and method of manufacture therefor
US6104092A (en) * 1997-04-02 2000-08-15 Nec Corporation Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material
JP4076131B2 (ja) * 2002-06-07 2008-04-16 富士通株式会社 半導体装置の製造方法
US6831008B2 (en) * 2002-09-30 2004-12-14 Texas Instruments Incorporated Nickel silicide—silicon nitride adhesion through surface passivation
JP2004319722A (ja) * 2003-04-16 2004-11-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US20060105573A1 (en) * 2004-11-18 2006-05-18 Texas Instruments, Inc. Method for selective plasma etch of an oxide layer

Also Published As

Publication number Publication date
TWI409882B (zh) 2013-09-21
US7833903B2 (en) 2010-11-16
JP2007251135A (ja) 2007-09-27
CN101034682B (zh) 2012-01-18
CN101034682A (zh) 2007-09-12
TW200805502A (en) 2008-01-16
US20070200191A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
US7994055B2 (en) Method of manufacturing semiconductor apparatus, and semiconductor apparatus
JPH0587173B2 (ko)
US5985751A (en) Process for fabricating interconnection of semiconductor device
JPH0653163A (ja) 集積回路障壁構造体とその製法
KR20000048295A (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US6077782A (en) Method to improve the texture of aluminum metallization
KR19990063873A (ko) 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스
KR20070082887A (ko) 반도체 장치 및 그 제조방법
KR100364260B1 (ko) 반도체 집적 회로의 제조 방법
JPH1116914A (ja) 半導体装置用の相互接続方法及び構成体
JP2004119532A (ja) 半導体装置およびその製造方法
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JPH07201851A (ja) 半導体装置の製造方法
KR100528071B1 (ko) 반도체 소자의 금속배선 형성 방법
US6309963B1 (en) Method for manufacturing semiconductor device
JP3378693B2 (ja) 半導体装置の製造方法
US20090001581A1 (en) Metal line of semiconductor device and method of forming the same
KR100661220B1 (ko) 듀얼 절연막을 이용한 금속 배선 형성 방법
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
KR100274346B1 (ko) 반도체소자의금속배선형성방법
KR950011559B1 (ko) 반도체 소자의 다층 금속배선 제조방법
KR20040001991A (ko) 반도체 소자의 다층 배선 형성 방법
JPH08222629A (ja) 配線構造及び配線構造の製造方法
KR20090126884A (ko) 반도체 소자의 금속배선 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140623

Effective date: 20151231

J121 Written withdrawal of request for trial
WITB Written withdrawal of application