KR20090126884A - 반도체 소자의 금속배선 및 그 제조방법 - Google Patents

반도체 소자의 금속배선 및 그 제조방법 Download PDF

Info

Publication number
KR20090126884A
KR20090126884A KR1020080053228A KR20080053228A KR20090126884A KR 20090126884 A KR20090126884 A KR 20090126884A KR 1020080053228 A KR1020080053228 A KR 1020080053228A KR 20080053228 A KR20080053228 A KR 20080053228A KR 20090126884 A KR20090126884 A KR 20090126884A
Authority
KR
South Korea
Prior art keywords
contact hole
metal
diffusion barrier
metal diffusion
film
Prior art date
Application number
KR1020080053228A
Other languages
English (en)
Inventor
주성중
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080053228A priority Critical patent/KR20090126884A/ko
Publication of KR20090126884A publication Critical patent/KR20090126884A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 및 그 제조방법으로써, 이를 실현하기 위한 본 발명은, 반도체기판 위에 하부 알루미늄 배선 패턴을 형성하는 단계, 상기 하부 알루미늄 배선 패턴을 덮는 층간 절연막을 형성하는 단계, 상기 층간 절연막을 식각하여 상기 하부 알루미늄 배선 패턴의 표면을 노출시키는 컨택홀을 형성하는 단계, 상기 컨택홀을 포함한 반도체 기판상의 층간 절연막 위에 금속확산 방지막을 증착하는 단계, 상기 금속확산 방지막이 형성된 컨택홀 바닥부분만의 금속확산 방지막을 제거하는 단계, 상기 컨택홀의 금속확산 방지막 위에 탄탈늄층을 형성하는 단계 및 상기 탄탈늄층위에 형성되는 텅스텐층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 기존 알루미늄 배선공정의 컨택홀의 금속확산 방지막으로써 질화실리콘티타늄(TiSiN)등과 탄탈늄(Ta)을 증착하여 컨택 저항을 낮추어 일렉트로 마이그레이션이 증가하는 장점이 있으므로, 130nm 이하의 공정에서 기존 알루미늄 배선공정의 텅스텐층을 확보할 있다는 장점이 있다.
컨택홀, 금속확산방지막, 알루미늄 배선, 컨택 저항

Description

반도체 소자의 금속배선 및 그 제조방법{Metal line for semiconductor device and method for fabricating the same}
본 발명은 반도체 소자의 금속배선 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 컨택홀(Contact hole)의 금속확산 방지막(barrier metal) 공정을 개선하여 일렉트로 마이그레이션(electro migration : EM) 및 컨택(Contact) 저항을 낮추어 소자의 신뢰성을 향상시키도록 반도체 소자의 금속배선 및 그 제조방법에 관한 것이다.
일반적으로 반도체 제조공정시 가장 많이 사용하는 금속재료는 알루미늄과 알루미늄 합금이다. 그 이유는 전기전도성이 좋고, 산화막과의 접착력이 뛰어날 뿐만 아니라 성형하기 쉽기 때문이다. 그러나 상기 알루미늄과 알루미늄 합금은 전기적 물질이동, 힐록(Hillock) 및 스파이크(Spike) 등의 문제점을 가지고 있다. 즉, 상기 배선금속용 알루미늄에 전류를 흐르게 하면, 실리콘과의 접촉지역이나 계단 지역 등의 고전류 밀도영역에서 알루미늄 원자의 확산이 일어나, 그 부위의 금속선이 얇아지고 결국은 단락되는데 이런 현상을 전기적 물질이동이라 하며, 이러한 전기적 물질이동은 서서히 소량으로 확산되어 일어나므로 작동 후, 상당한 시간이 경 과한 후에 유발된다.
상기와 같은 문제점을 해결하기 위해서는 알루미늄에 소량의 구리(Cu)를 첨가한 알루미늄-구리 합금을 사용하든가 스텝 커버레이지(Step coverage)를 향상시키고, 접촉지역을 충분히 넓게 설계함으로써 해결할 수 있다. 또 다른 문제는 합금화 공정시 유발되는데 즉, 열처리시 알루미늄박막으로 실리콘의 물질이동이 일어나며, 국부지역의 과잉반응으로 소자가 파괴되는데 이런 현상을 스파이크라 한다. 상기의 스파이크 문제는 용해도 이상으로 실리콘을 첨가한 알루미늄-실리콘 합금을 사용하던가, 알루미늄과 실리콘 사이에 얇은 금속층(TiW, PtSi 등)을 삽입시켜 확산장벽을 만듦으로써 해결할 수 있다.
따라서, 금속배선의 대체 재료에 대한 개발 필요성이 대두되고 있는 실정이다. 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있으며, 이러한 물질들 중 비저항이 작고, 일렉트로 마이그레이션(electro migration ; EM)과 스트레스 마이그레이션(stress migration;SM) 등의 신뢰성이 우수하며, 생산원가가 저렴한 구리 및 구리 합금이 널리 적용되고 있는 추세이다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 알루미늄 금속배선 형성방법을 설명하면 다음과 같다. 도 1a 내지 도 1d는 종래의 반도체 소자의 알루미늄 금속배선 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 티타늄막(12a), 알루미늄막 (12b) 및 질화티타늄막(12c)을 형성하고, 포토 및 식각 공정을 통해 상기 티타늄 막, 알루미늄막 및 질화티타늄막을 선택적으로 제거하여 알루미늄 배선(12)을 형성한다. 이어, 상기 알루미늄배선(12)을 포함한 반도체 기판(11)의 전면에 층간 절연막(13)을 형성한다. 층간 절연막(13)은 low K 물질로 이루어져 있다. 이어, 상기 층간 절연막(13)상에 포토레지스트를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트를 패터닝하여 콘택 영역을 정의한다. 그리고 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 층간 절연막(14)을 선택적으로 제거하여 컨택홀(14)을 형성한다.
도 1b에 도시한 바와 같이, 상기 포토레지스트를 제거하고, 상기 컨택홀(14)을 포함한 반도체 기판(11)의 층간 절연막(13) 전면에 티타늄(Ti) 또는 질화 티타늄(TiN)의 전도성 물질로 금속확산 방지막(15)을 형성한다. 이어, 상기 금속확산 방지막(15)상에 텅스텐층(16)을 형성한다.
일반적으로 130nm이하의 배선공정에서는 구리 배선공정을 사용하나 기존 알루미늄 배선공정을 130nm이하의 배선공정에서 사용하는 방안을 강구해 본 결과, 기존 알루미늄 배선공정의 금속확산방지막(barrier metal)의 증착공정에 의한 금속확산방지막은 컨택홀의 좁은 컨택 바닥부분에 식각 후 폴리머(polymer)가 남아서 콘택저항이 높고 일렉트로 마이그레이션(electro migration;EM)과 스트레스 마이그레이션(stress migration;SM)에 취약하다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 기존 알루미늄 배선공정 중 컨택홀의 바닥부분의 금속확산방지막을 제거하고 다시 탄탈늄막 증착하여 컨택홀의 금속확산방지막(barrier metal) 증착 공정을 개선하여 컨택 저항을 낮추고 일렉트로 마이그레이션을 증가시켜 소자의 신뢰성을 향상시키도록 반도체 소자의 금속배선 및 그 제조방법을 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 반도체 소자의 금속배선 제조방법은 반도체기판 위에 하부 알루미늄 배선 패턴을 형성하는 단계, 상기 하부 알루미늄 배선 패턴을 덮는 층간 절연막을 형성하는 단계, 상기 층간 절연막을 식각하여 상기 하부 알루미늄 배선 패턴의 표면을 노출시키는 컨택홀을 형성하는 단계, 상기 컨택홀을 포함한 반도체 기판상의 층간 절연막 위에 금속확산 방지막을 증착하는 단계, 상기 금속확산 방지막이 형성된 컨택홀 바닥부분만의 금속확산 방지막을 제거하는 단계, 상기 컨택홀의 금속확산 방지막 위에 탄탈늄층을 형성하는 단계 및 상기 탄탈늄층위에 형성되는 텅스텐층을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히 본 발명의 반도체 소자의 금속배선 제조방법은 상기 콘택홀 바닥부분만의 금속확산 방지막을 제거하는 단계는 아르곤 리스퍼터링공정으로 제거하는 것을 특징으로 한다.
또한 본 발명의 반도체 소자의 금속배선은 하부 알루미늄 배선이 형성된 반도체 기판, 상기 하부 알루미늄 배선 위의 상응하는 부분에 컨택홀을 갖고 상기 하부 금속배선 위에 형성되는 층간 절연막, 상기 컨택홀의 바닥 부분만을 제외한 부분에 증착된 금속확산방지막; 컨택홀을 바닥부분 및 상기 금속확산 방지막 위에 적층된 탄탈막 및 상기 탄탈막 위에 형성되는 텅스텐 층을 포함하여 구성되어 지는 것을 특징으로 한다.
특히 본 발명의 반도체 소자의 금속배선은 상기 금속확산 방지막은 티타늄/질화 티타늄(Ti/TiN) 또는 질화 실리콘 티타늄(TiSiN)/질화티타늄(TiN)으로 구성되어 지는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 금속배선 및 그 제조방법에 의하면 기존 알루미늄 배선공정의 컨택홀의 금속확산 방지막으로써 질화실리콘티타늄(TiSiN)등과 탄탈늄(Ta)을 증착하여 컨택 저항을 낮추어 일렉트로 마이그레이션이 증가하는 장점이 있으므로, 130nm 이하의 공정에서 기존 알루미늄 배선공정의 텅스텐층을 확보할 있다는 장점이 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다. 도 2는 하부의 알루미늄 배선(12) 형성 및 층간 절연막(13)을 증착하는 과정을 보인 공정 단면도이다.
도 2에서 도시한 바와 같이 배선하고자 하는 알루미늄 배선(12)은 아래와 같 이 형성된다. 먼저 다른 금속공정처럼 티타늄(12a)은 전체 웨이퍼에 증착된 첫번째 금속으로, 텅스텐 플러그와 알루미늄 금속 사이에 우수한 접착을 제공한다. 또한 상기 티타늄(12a)은 층간 절연물질(ILD : interlayer dielectric,13)과 우수한 접착력을 제공한다. 물리적 증기 증착법(PVD : Physical Vapor Deposition) 방법으로 티타늄 장벽금속(12a)을 증착시킨다. 이 후 박막 PVD 기술을 이용하여 알루미늄 금속(12b)을 티타늄(12a)위에 증착한다. 다음으로 포토 마스킹 단계에 대한 비유동성을 제공하는 코팅으로 알루미늄금속(12b)의 위쪽에 PVD 기술을 이용하여 질화 티타늄(12c)을 증착한다. 이 후 웨이퍼는 포토레지스트를 이용해서 패턴화 되고 상기 알루미늄 배선(12)은 상기 패턴에 따라 플라즈마 식각기를 이용하여 식각된다.
이어서, 상부 금속배선과 절연하기 위하여 층간 절연막(13)을 증착하는 과정은 다음과 같다. 상기 플라즈마 식각기를 이용하여 식각된 알루미늄 배선사이(도시하지는 않음)는 고밀도 플라즈마 화학기상 증착법(HDPCVD)으로 채워지고 일단 알루미늄 배선사이가 채워지면 플라즈마 강화 화학 기상 증착법(PECVD)을 이용하여 층간 절연막의 나머지 증착을 마무리 한다. 이 때 상기 층간 절연막으로는 화학기상증착공정(Chemical Vapor Deposition)에 의한 TEOS막, 실리콘 성분이 풍부한 옥사이드(Silicon Rich Oxide : SROx)막 또는 USG(Undoped Silicon Glass)막이 사용된다.
도 3은 텅스텐이 채워질 컨택홀(Contact hole)을 형성하는 과정을 도시한 공정 도면이다. 도 3에서는 상기 층간 절연막(13)상에 포토레지스트(PR)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트를 패터닝하여 컨택홀(300) 영역을 정 의한다. 그 후 상기 패터닝된 포토레지스트르 마스크로 이용하여 건식식각 방법의 하나인 반응성 이온 에칭(RIE : Reactive Ion Etching)에 의하여 하부 알루미늄금속배선(12)의 상부 질화 티타늄막(12c)까지 컨택홀(300)을 형성한다. 이후 포토레지스트를 제거하기 위하여 O2 플라즈마를 이용하여 메인 포토레지스트를 제거하기 위한 애셔공정을 진행하며, 상기 애셔 공정 후 제거되지 않고 남은 포토레지스트 제거를 위하여 SH 공정(H2SO4:H2O2 = 6:1) 및 파티클 제거를 위하여 NC-2(TMH(4%):H2O2(31%):H2O)공정을 진행한다. 그러나 상기 SH 공정 전 건식식각의 RIE공정에 있어서 생성된 부산물, 즉 폴리머 등이 콘택홀(300) 바닥 부분에 남아 컨택 저항을 높일 수 있는 가능성이 존재한다.
도 4는 컨택홀 및 반도체 기판의 층간 절연막 전면에 금속확산방지막을 증착하는 공정을 도시한 공정도면이다. 도 4에서는 상기 컨택홀(300)을 포함한 반도체 기판(11)의 층간 절연막(13) 전면에 금속확산방지막(barrier metal,400)을 증착한다. 상기 금속확산방지막(400)은 티타늄(Ti)또는 질화 실리콘 티타늄(TiSiN/TiN) 물질인 것을 특징으로 한다. 상기 금속확산방지막(400) 중 질화 실리콘 티타늄막을 형성하는 방법을 보다 구체적을 설명하면 다음과 같다. 먼저, 상기와 같은 반도체 기판(11)에 TDMAT(Tetrakis-dimethyl-amino-titaniume)물질을 이용하여 열적 (thermal) 질화 티타늄(TiN)막을 약 50Å 정도의 두께로 증착한 후, 플라즈마 처리하여 CVD 질화티타늄(TiN)막을 형성한다. 이 때 상기 플라즈마 처리를 실행하면 상기 열적 질화 티타늄(TiN)막의 두께가 감소하므로 상기 CVD 질화 티타늄막은 약 25Å 정도의 두께로 형성된다. 이와 같은 과정을 반복하여 상기 CVD 질화 티타늄막을 약 50Å 정도의 두께로 형성한다. 물론, 한번의 공정에서 원하는 두께의 CVD 질화 티타늄막을 형성할 수 있으며, 상기 열적 질화 티타늄(TiN)막의 두께를 조절하면, 상기 CVD 질화 티타늄막은 30 내지 100Å으로 형성할 수 있다. 그리고, 상기 반도체 기판의 온도를 300 내지 400℃(바람직하게는 약 350℃) 로 유지한 상태에서 상기 CVD 질화 티타늄 막에 SiH4 가스를 반응시켜 CVD 질화 실리콘 티타늄(TiSiN)막(400)을 형성한다.
도 5는 컨택홀의 바닥부분에 형성된 금속확산방지막을 제거하는 공정을 도시한 공정도면이다. 도 5에서는 금속확산방지막(예를 들어 CVD TiSiN막,400)에 아르곤 플라즈마를 이용한 아르곤 리스퍼터링을 통하여 상기 컨택홀(300)의 바닥 부분에 형성된 상기 금속확산방지막(400)을 선택적으로 제거하는 펀치-쓰루(Punch-through) 공정을 진행한다.
도 6은 금속확산방지막에 탄탈늄(Ta)를 증착하는 공정을 도시한 공정도면이다. 도 6에서는 상기 금속확산방지막(400)을 포함한 반도체 기판 전면에 탄탈늄(Ta)막(600)을 약 30 내지 100Å(바람직하게는 75Å) 정도의 두께로 형성하여 상기 금속확산방지막(400)과 탄탈늄(Ta)막(600)이 적층된 금속막을 형성한다.
도 7은 텅스텐 층을 형성하는 과정을 도시한 공정도면이다. 도 7에서는 상기 금속확산방지막(400) 및 탄탈늄(Ta)막위의 컨택홀 및 반도체 기판의 층간 절연막(13) 전면에 텅스텐층을 형성한다.
본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하 는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
도 1a 및 1b는 종래의 알루미늄 배선의 금속확산방지막 공정을 도시한 공정도면이다.
도 2는 본 발명에 따른 하부 배선의 알루미늄배선 형성 및 층간 절연막을 증착하는 과정을 보인 공정 단면도이다.
도 3은 본 발명에 따른 텅스텐이 채워질 컨택홀(Contact hole)을 형성하는 과정을 도시한 공정 도면이다.
도 4는 본 발명에 따른 컨택홀 및 반도체 기판의 층간절연막 전면에 금속확산방지막을 증착하는 공정을 도시한 공정도면이다.
도 5는 본 발명에 따른 컨택홀의 바닥부분에 형성된 금속확산방지막을 제거하는 공정을 도시한 공정도면이다.
도 6은 본 발명에 따른 금속확산방지막에 탄탈늄(Ta)를 증착하는 공정을 도시한 공정도면이다.
도 7은 본 발명에 따른 텅스텐 층을 형성하는 과정을 도시한 공정도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11:반도체 기판 12:알루미늄 배선
13:층간 절연막 14,300:컨택홀
15,400:금속확산방지막 16,700:텅스텐
600:탄탈늄막

Claims (4)

  1. 반도체기판 위에 하부 알루미늄 배선 패턴을 형성하는 단계; 상기 하부 알루미늄 배선 패턴을 덮는 층간 절연막을 형성하는 단계; 상기 층간 절연막을 식각하여 상기 하부 알루미늄 배선 패턴의 표면을 노출시키는 컨택홀을 형성하는 단계; 상기 컨택홀을 포함한 반도체 기판상의 층간 절연막 위에 금속확산 방지막을 증착하는 단계; 상기 금속확산 방지막이 형성된 컨택홀 바닥부분만의 금속확산 방지막을 제거하는 단계; 상기 컨택홀의 금속확산 방지막 위에 탄탈늄층을 형성하는 단계 및 상기 탄탈늄층위에 형성되는 텅스텐층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  2. 제 1항에 있어서,
    상기 콘택홀 바닥부분만의 금속확산 방지막을 제거하는 단계는,
    아르곤 리스퍼터링공정으로 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  3. 하부 알루미늄 배선이 형성된 반도체 기판, 상기 하부 알루미늄 배선 위의 상응하는 부분에 컨택홀을 갖고 상기 하부 금속배선 위에 형성되는 층간 절연막, 상기 컨택홀의 바닥 부분만을 제외한 부분에 증착된 금속확산방지막; 컨택홀을 바닥부분 및 상기 금속확산 방지막 위에 적층된 탄탈막 및 상기 탄탈막 위에 형성되 는 텅스텐 층을 포함하여 구성되어 지는 것을 특징으로 하는 반도체 소자의 금속배선.
  4. 제 3항에 있어서,
    상기 금속확산 방지막은 티타늄/질화 티타늄(Ti/TiN) 또는 질화 실리콘 티타늄(TiSiN)/질화티타늄(TiN)으로 구성되어 지는 것을 특징으로 하는 반도체 소자의 금속배선.
KR1020080053228A 2008-06-05 2008-06-05 반도체 소자의 금속배선 및 그 제조방법 KR20090126884A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080053228A KR20090126884A (ko) 2008-06-05 2008-06-05 반도체 소자의 금속배선 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080053228A KR20090126884A (ko) 2008-06-05 2008-06-05 반도체 소자의 금속배선 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090126884A true KR20090126884A (ko) 2009-12-09

Family

ID=41687926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080053228A KR20090126884A (ko) 2008-06-05 2008-06-05 반도체 소자의 금속배선 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090126884A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782486A (zh) * 2020-06-10 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782486A (zh) * 2020-06-10 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782486B (zh) * 2020-06-10 2024-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
JP4918778B2 (ja) 半導体集積回路装置の製造方法
US7790617B2 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
EP1943675B1 (en) Metal interconnect structure for a microelectronic element
US20070126120A1 (en) Semiconductor device
US20040197991A1 (en) Dual damascene interconnection with metal-insulator-metal capacitor and method of fabricating the same
KR100712358B1 (ko) 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체
KR20070103346A (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP4339152B2 (ja) 配線構造の形成方法
JP2012501076A (ja) 半導体デバイスのメタライゼーションシステムにおけるキャップ層のｃｍｐ及びエッチング停止層としての使用
US7830019B2 (en) Via bottom contact and method of manufacturing same
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
US7732326B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100710201B1 (ko) 반도체 소자의 금속배선 형성방법
KR20090126884A (ko) 반도체 소자의 금속배선 및 그 제조방법
KR100945503B1 (ko) 반도체 소자의 금속배선 형성방법
KR100672726B1 (ko) 반도체 소자의 금속배선 형성방법
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US20080164565A1 (en) Semiconductor device and method of manufacturing the same
KR100685899B1 (ko) 반도체 소자의 금속배선 형성방법
KR100408182B1 (ko) 구리 배선용 장벽층 형성 방법
TW413895B (en) Method for improving stability of copper processing
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
KR100859951B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2007194566A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application