KR100235937B1 - 반도체소자 제조공정의 비아 콘택형성방법 - Google Patents

반도체소자 제조공정의 비아 콘택형성방법 Download PDF

Info

Publication number
KR100235937B1
KR100235937B1 KR1019920005309A KR920005309A KR100235937B1 KR 100235937 B1 KR100235937 B1 KR 100235937B1 KR 1019920005309 A KR1019920005309 A KR 1019920005309A KR 920005309 A KR920005309 A KR 920005309A KR 100235937 B1 KR100235937 B1 KR 100235937B1
Authority
KR
South Korea
Prior art keywords
via contact
film
pure water
semiconductor device
layer
Prior art date
Application number
KR1019920005309A
Other languages
English (en)
Other versions
KR930020582A (ko
Inventor
박성길
김동석
윤용혁
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019920005309A priority Critical patent/KR100235937B1/ko
Priority to US08/038,155 priority patent/US5451291A/en
Priority to JP5074312A priority patent/JP2548881B2/ja
Publication of KR930020582A publication Critical patent/KR930020582A/ko
Application granted granted Critical
Publication of KR100235937B1 publication Critical patent/KR100235937B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Abstract

반도체소자 제조공정의 비아 콘택(VIA CONTACT)형성시의 후처리 공정에서, 비아 콘택 식각공정시 비아 콘택홀(A) 내부 측벽에 형성된는 폴리머를 금속층의 부식없이 제거하기 위해, 비아 콘택 식각공정을 이행한후 CO2가스를 순수에 희석하여 순수세정을 함으로써, 금속층표면에 A12O3의 보호막이 형성되어, 상기 비아 콘택홀(A) 내부 측벽에 형성되는 폴리머막 및 감광막의 일부를 스트리퍼 용액으로 제거할 때 발생되는 금속층의 부식을 방지할 수 있다.

Description

반도체소자 제조공정의 비아 콘택형성방법
제1a도는 종래의 금속층 상부의 산화막층상에 감광막을 도포하여 마스크패턴을 형성하는 공정을 나타내는 반도체소자의 단면도.
제1b도는 제1도에 형성된 마스크 패턴을 이용하여 비아 콘택식각으로 비아콘택홀을 형성할 때 비아콘택홀 측벽에 플리머가 형성되어 있는 상태를 나타내는 반도체소자의 단면도.
제1c도는 상기 산화막층 상부에 형성되어 있는 감광막을 제거하는 공정을 나타내는 반도체 소자의 단면도.
제1c도는 상기 비아 콘택홀 측벽에 형성된 플리머를 제거할 때 금속층의 일부도 제거되는 상태를 나타내는 반도체 소자의 단면도.
제2a도는 본 발명에 따라 비아 콘택식각후 CO2가스를 희석하여순수세정을 하므로써, 비아 콘택홀 하부벽에 보호막이 형성되는 상태를 나타내는 반도체소자의 단면도.
제2b도는 본발명에 따라 비아 콘택홀측벽에 형성된 플리머를 제거하는 공정을 나타내는 반도체소 자의 단면도.
제2c도는 본발명에 따라 상기 산화막층 상부에 잔존하는 감광막을 제거하는 공정을 나타내는 반도체 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 금속층 3 : 산화막 층
5 : 감광막 7 : 플리머막
9 : 보호막 A : 비아 콘택홀
B : 금속층 제거부
본 발명은 반도체소자 제조중 비아 콘택(VIA CONTACT)형성방법에 관한 것 이며, 특히, 비아 콘택형성시의 후처리 공정에 관한 것이다.
일반적으로, 반도체소자 제조공정의 비아 콘택의 후처리 공정에 있어서는 비아 콘택식각공정중에 형성된 반응부산물인 플리머를 제거하는 것이 매우 중요하다. 또한, 반도체소자의 집적도가 높아질수록 다양한 소자구조에 따른 공정의 난이도는 더욱 어렵게 된다.
종래의 반도체소자 제조공정중 비아 콘택식각후의 감광막 제거등의 후처리공정으로는 O2플라즈마 스트리퍼(stripper)로서 감광막을 제거한후, 순수세정 및 스트리퍼용액에서 플리머를 제거하는 공정을 실행하게 되는데, 이때, 대부분의 비아 콘택식각공정에서는 과잉식각(OVER ETCH)을 하게 되므로, 산화막(sio2)만 식각될뿐 아니라, 금속층의 일부도 식각되어, 감광막의 측벽 및 비아 콘택홀 내부 측벽에도 플리머막이 형성된다. 상기 플리머막을 제거하기 위해서는 제게용액 또는 강한 스트리퍼 용액을 사용하게 되는데, 이때 폴리머막뿐만 아니라, 금속층의 일부도 식각되어 비아 콘택의 단선을 유발시키는 결함이 있다.
따라서, 본 발명은 상술한 문제점을 제거하기 위해, 비아 콘택식각시 형성되는 폴리머막을 금속층의 식각없이 제거할 수 있는 후처리 공정을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위해, 본발명은 실리콘 웨이퍼 상부에 알루미늄 금속층을 형성하는 제1단계와, 상기 알루미늄 금속층 상부에 실리콘 산화막층을 형성하는 제2단계와, 상기 실리콘 산화막층 상부에 감광막을 도포하여 감광막 패턴을 형성하는 제3단계와, 상기 감광막 패턴을 이용하여 비아 콘택식각을 이행하여 비아 콘택홀을 형성하는 제4단계와, 상기 비아 콘택식각공정을 이행한후 CO2가스를 순수에 희석하여 순수세정을 하는 제5단계와, 상기 순수세정공정을 완료한 후, 상기 비아 콘택홀 측벽의 플리머막 및 상기 산화막층상부의 감광막의 일부를 스트리퍼 용액으로 제거하는 제6단계와, 상기 산화막층 상부에 잔존하는 감광막을 제거하는 제7단계를 포함하는 것을 특징으로 한다. 또한 본발명은 CO2가스를 순수에 희석하여 순수세정을 하는 제5단계후에 상기 순수를 제거하기 위해 이소프로필 알콜로 상온에서 1분 내지 10분동안 세정하는 단계를 더 포함하는 것을 특징으로 한다. 또한 본발명은 상기 비아콘택홀 측벽의 플리머막 및 상기 산화막층 상부의 감광막의 일부를 스트리퍼용액으로 제거하는 제6단계후에 상기 스트리퍼용액을 제거하기 위해 이소프로필 알콜로 상온에서 1분내지 10분 동안 세정하는 단계와, 그후 상기 세정공정후, 유량 0.2 내지 3ℓ/min 의 CO2가스를 희석한 순수에서 1분 내지 10분동안 세정을 하는 단계와, 스핀드라이에서 웨이퍼를 건조시키는단계를 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면으로 본발명을 더욱 상세하게 설명하기로 한다.
제1a도는 종래의 금속층(1) 상부의 산화막층(3)상에 감광막(5)을 도포하여 마스크 패턴을 형성하는 공정을 나타내는 반도체소자의 단면도이다.
제1b도는 상기 마스크 패턴을 이용하여 금속층(1) 상부의 산화막층(3)을 식각하여 비아콘택홀(A)을 형성하는 공정을 나타내는 반도체소자의 단면도로서, 대부분의 비아 콘택식각공정에서는 통상 과잉식각이 실시하게 되므로, 식각물질인 산화막(sio2)뿐 아니라, 금속층(Aluminum)의 일부분도 식각된다. 따라서, 제1b도에 도시된 바와같이, 감광막(5)의 내부측벽(5a) 및 비아 콘택홀(A) 내부측벽(3a)에 감광막, 산화막, 금속막과 반응하여 플리머막(7)이 형성된다.
제1c도는 제1b도에 도시된 상기 산화막층(3) 상부에 형성되어 있는 감광막(5)을 제거하는 공정을 나타내는 반도체소자의 단면도이다. 여기서, 제1b도 에 도시된 상기 플리머막(7)은,O2플라즈마 스트리퍼로 상기 감광막(5)을 제거하는 동안, 변형 또는 경화되어 다음의 플리머 제거공정으로는 제거하기가 매우 어렵게 된다.
제1d도는 상기 비아 콘택홀(A) 측벽에 형성된 플리머막(7)을 제거할 때 금속층(1)의 일부도 제거되어, 금속층 제거부(B)가 형성되는 공정을 나타내는 반도체 소자의 단면도로서, 상기 플리머(7)를 제거하기 위해서는 금속층(1)을 식각할수 있는 식각용액을 사용하거나 또는 강한 스트리퍼 용액을 사용하는 데, 이때 상기 플리머막(7)이 제거되는 반면에 금속층(1)의 일부도 식각 또는 부식되어 비아 콘택의 단선을 야기시킨다. 따라서, 상기 비아 콘택홀(A) 측벽에 형성된 플리머막(7)을 제거하기 위해서는 금속층(1)의 일부가 부식되는 것을 감수해야 하거나 또는 플리머가 잔존하는 상태로 공정을 진행시켜야 하는 문제점이 있었다.
제2a도는 본발명에 따라 비아 콘택식각후 CO2가스를 희석하여 순수세정을 함으로써, 비아 콘택홀(A) 하부벽(9)에 보호막이 형성되는 상태를 나타내는 반도체소자의 단면도로서, 비아 콘택식각후 CO2가스를 희석한 순수에서 반도체 소자를 5분 내지 30분 동안 세정한다. 이때, CO2가스의 유량은 0.2내지 1ℓ/min 이다.
상기 공정에서는 물(H2O)과 금속반응물(A1F3,A1(OH)3)이 반응하여 금속층이 부식되는 현상을 억제해 주며, 또한 CO2가스와 물이 반응하여 생성된 H2CO3에 의해 금속표면에 얇고 균일한 보호막(A12O3)이 형성된다.
상기 공정을 거친후, 상온의 이소프로필 알콜(Isoprophy Alcohole)로 1내지 3분동안 세정을 실하게 되는데, 본공정은 순수세정공정후 웨이퍼에 묻은 물이 스트리퍼 용액에 희석되는 것을 막기 위한 방법으로 스트리퍼 용액과 양호하게 희석이 되며, 휘발성이 좋은 알콜로 세정을 실시하였다.
제2b도는 본발명에 따라 비아 콘택홀(A) 측벽에 형성된 플리머막(7)을 제거하는 공정을 나타내는 반도체 소자의 단면도로서, 50 내지 100℃의 스트리퍼 용액으로 5분 내지 30 분동안 상기 비아 콘택홀(A)측벽에 형성된 플리머막(7) 및 감광막(5)의 일부를 제거한다. 상기 공정에서는제2a도에서 도시된 바와같은 금속표면의 얇고 균일한 보호막(A12O3)에 의해 종래의 방법의 스트리퍼에 의한 금속막의 식각이 방지되면서, 짧은시간에 폴리머막을 제거해 주며, 또한 감광막의 대부분을 제거시켜준다. 이때, 스트리퍼요액은 순환펌프에서 순환되는 가운데 공정이 진행되어야 한다. 왜냐하면, 스트리퍼 용액은 웨이퍼 표면 및 비아 콘택홀(A)에서 폴리머막(7) 및 감광막(5)이 잘 반응하고 탈착되도록 촉진시켜 주기 때문이다. 상기 공정후, 이소프로필 알콜로 상기 스트리퍼 요액을 잘 세척하며, 이로인해, 순수세정공정을 용이하게 한다. 그후, 세제공정의 최종단계로, 유량 0.2 내지 1ℓ/min 의 CO2가스를 순수에 희석하여 스트리퍼 용액 및 이소프로필 알콜을 세정한다. 그 다음에 스핀드라이에서 웨이퍼를 건조시킨다.
제2c도는 본발명에 따라 상기 산화막층(3) 상부에 잔존하는 감광막(5)울 제거하는 공정을 나타내는 반도체소자의 단면도로서, 상기 공정에서 O2플라즈마 스트리퍼로 잔류감광막을 완전히 제거하므로, 비아 콘택 후처리 공정은 완전히 완료된다.
즉, 비아 콘택 후처리공정에서 CO2를 희석한 순수세정공정을 우선적으로 실시함으로써, 금속층의 부식을 방지하고, 스트리퍼 용액으로 플리머 및 감광막의 대부분을 제거하고, 최종적으로, O2플라즈마 스트리퍼에서 잔류감광막을 제거한다.
이상에서 살펴본 바와 같이, 본 발명의 방법에 따르면, 기존의 장비에 CO2가스만을 추가로 사용함으로써, 효과적으로 폴리머를 제거하는 반면에 금속층은 손상을 주지 않게 되므로, 웨이퍼의 수율 및 신뢰성을 향상시킬 수 있으며 장비 투자비의 절감효과를 얻을 수 있다.

Claims (4)

  1. 반도체소자 제조공정의 비아 콘택형성방법에 있어서, 실리콘 웨이퍼 상부에 알루미늄 금속층 (1)을 형성하는 제1단계와, 상기 알루미늄 금속층(1) 상부에 실리콘 산화막층(3)을 형성하는 제2단계와,상기 실리콘 산화막층(3) 상부에 감광막(5)을 도포하여 감광막 패턴을 형성하는 제3단계와, 상기 감광막 패턴을 이용하여 비아 콘택식각을 이행하여 비아 콘택홀(A)을 형성하는 제4단계와, 상기 비아 콘택식각공정을 이행한 후 CO2가스를 순수에 희석하여 순수세정을 하는 제5단계와, 상기 순수세정공정을 완료한후, 상기 비아 콘택홀(A)측벽의 폴리머막(7) 및 상기 산화막층(3) 상부의 감광막(5)의 일부를 스트리퍼용액으로 제거하는 제6단계와, 상기 산화막층(3) 상부에 잔존하는 감광막(5)을 제거하는 제7단계를 포함하는 것을 특징으로 하는 반도체 제조공정의 비아 콘택형성방법.
  2. 제1항에 있어서, CO2가스를 순수에 희석하여 순수세정을 하는 제5단계후에 상기 순수를 제거하기 위해 이소프로필 알콜로 상온에서 1분 내지 10분동안 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조공정의 비아 콘택 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 비아 콘택홀(A)측벽의 폴리머막(7) 및 상기 산화막(3)층 상부의 감광막(5)의 일부를 스트리퍼 용액으로 재거하는 제6단계후에 상기 스트리퍼용액을 제거하기 위해 이소프로필 알콜로 상온에서1분 내지 10분동안 세정하는 단계와, 그후 상기 세정공정후, 유량 0.2 내지 3ℓ/min 의 CO2가스를 희석한 순수에서 1분 내지 10분 동안 세정을 하는 단계와, 스핀드라이에서 웨이퍼를 건조시키는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조공정의 비아 콘택 형성방법.
  4. 제1항에 있어서, 비아 콘택 홀(A) 측벽의 폴리머막(7) 및 상기 산화막층(3)상부의 감광막(5)의 일부를 스트리퍼 용액으로 제거하는 제6단계에서, 50 내지 100℃의 스트리퍼 용액으로 5 내지 30분동안 폴리머막(7) 및 감광막(5)의 일부를 제거하는 것을 특징으로 하는 반도체소자 제조공정의 비아 콘택 형성방법.
KR1019920005309A 1992-03-31 1992-03-31 반도체소자 제조공정의 비아 콘택형성방법 KR100235937B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920005309A KR100235937B1 (ko) 1992-03-31 1992-03-31 반도체소자 제조공정의 비아 콘택형성방법
US08/038,155 US5451291A (en) 1992-03-31 1993-03-26 Method for forming a via contact hole of a semiconductor device
JP5074312A JP2548881B2 (ja) 1992-03-31 1993-03-31 半導体素子製造におけるバイアコンタクト形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920005309A KR100235937B1 (ko) 1992-03-31 1992-03-31 반도체소자 제조공정의 비아 콘택형성방법

Publications (2)

Publication Number Publication Date
KR930020582A KR930020582A (ko) 1993-10-20
KR100235937B1 true KR100235937B1 (ko) 1999-12-15

Family

ID=19331129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005309A KR100235937B1 (ko) 1992-03-31 1992-03-31 반도체소자 제조공정의 비아 콘택형성방법

Country Status (3)

Country Link
US (1) US5451291A (ko)
JP (1) JP2548881B2 (ko)
KR (1) KR100235937B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493096A (en) * 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
JP2836562B2 (ja) * 1996-02-08 1998-12-14 日本電気株式会社 半導体ウェハのウェット処理方法
KR100239711B1 (ko) * 1996-12-11 2000-01-15 김영환 반도체소자의 콘택홀 형성방법
US5913979A (en) * 1997-01-08 1999-06-22 Taiwan Semiconductor Manufacturing Co., Ltd Method for removing spin-on-glass at wafer edge
US5882425A (en) * 1997-01-23 1999-03-16 Semitool, Inc. Composition and method for passivation of a metallization layer of a semiconductor circuit after metallization etching
US5851302A (en) * 1997-02-19 1998-12-22 Vlsi Technology, Inc. Method for dry etching sidewall polymer
US5925577A (en) * 1997-02-19 1999-07-20 Vlsi Technology, Inc. Method for forming via contact hole in a semiconductor device
JP3667493B2 (ja) * 1997-05-06 2005-07-06 ヤマハ株式会社 半導体装置の製造方法
US5866448A (en) * 1997-07-30 1999-02-02 Chartered Semiconductor Manufacturing Ltd. Procedure for forming a lightly-doped-drain structure using polymer layer
EP0925756B8 (en) 1997-12-25 2008-08-13 Nihon Kohden Corporation Biological signal transmission apparatus
KR19990075068A (ko) * 1998-03-17 1999-10-05 윤종용 절연막 식각방법 및 이를 이용한 반도체장치 제조방법
US6021791A (en) * 1998-06-29 2000-02-08 Speedfam-Ipec Corporation Method and apparatus for immersion cleaning of semiconductor devices
US6146468A (en) * 1998-06-29 2000-11-14 Speedfam-Ipec Corporation Semiconductor wafer treatment
US6221752B1 (en) * 1998-08-20 2001-04-24 United Microelectronics Corp. Method of mending erosion of bonding pad
US6245605B1 (en) * 1998-09-29 2001-06-12 Texas Instruments Incorporated Method to protect metal from oxidation during poly-metal gate formation in semiconductor device manufacturing
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
TW503458B (en) * 2000-07-11 2002-09-21 Tokyo Electron Ltd Cleaning method and cleaning apparatus for substrate
JP2002367956A (ja) * 2001-04-06 2002-12-20 Seiko Epson Corp 半導体装置の電極パッド及びその製造方法
JP2004241754A (ja) * 2002-07-16 2004-08-26 Chem Art Technol:Kk 基板処理方法及び基板処理装置
US20050000549A1 (en) * 2003-07-03 2005-01-06 Oikari James R. Wafer processing using gaseous antistatic agent during drying phase to control charge build-up
US20050274393A1 (en) * 2004-06-09 2005-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer clean process
US7718012B2 (en) * 2004-12-30 2010-05-18 Infineon Technologies Ag Method of degasification in semiconductor cleaning
JP2007251135A (ja) * 2006-02-18 2007-09-27 Seiko Instruments Inc 半導体装置およびその製造方法
US9460959B1 (en) * 2015-10-02 2016-10-04 Applied Materials, Inc. Methods for pre-cleaning conductive interconnect structures
CN108242388A (zh) * 2016-12-27 2018-07-03 中国科学院微电子研究所 一种去除基片刻蚀后残余物的方法及装置
US11670499B2 (en) * 2021-03-18 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming conductive feature including cleaning step

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892432B2 (ja) * 1990-04-13 1999-05-17 株式会社東芝 半導体装置の製造方法
US5175124A (en) * 1991-03-25 1992-12-29 Motorola, Inc. Process for fabricating a semiconductor device using re-ionized rinse water

Also Published As

Publication number Publication date
JP2548881B2 (ja) 1996-10-30
KR930020582A (ko) 1993-10-20
JPH0697103A (ja) 1994-04-08
US5451291A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
KR100235937B1 (ko) 반도체소자 제조공정의 비아 콘택형성방법
KR100475272B1 (ko) 반도체소자 제조방법
US7410909B2 (en) Method of removing ion implanted photoresist
US6303482B1 (en) Method for cleaning the surface of a semiconductor wafer
KR100207469B1 (ko) 반도체기판의 세정액 및 이를 사용하는 세정방법
US5925501A (en) Dark CF4 flash
US20100099258A1 (en) Semiconductor device cleaning method and semiconductor device manufacturing method using the same
US6043206A (en) Solutions for cleaning integrated circuit substrates
US6833081B2 (en) Method of metal etching post cleaning
KR100255665B1 (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
KR100416657B1 (ko) 반도체 소자의 콘택홀 제조방법
JPH09298188A (ja) 半導体装置の製造方法
JP3731978B2 (ja) 洗浄溶液及びこれを用いた洗浄方法
KR19980039624A (ko) 반도체 소자의 세정방법
JPH11204491A (ja) ドライエッチング残留物除去方法
WO2004067692A1 (en) Solution for removal of post dry etching residues
KR100406587B1 (ko) 반도체 소자의 제조방법
KR100331286B1 (ko) 포토레지스트 제거 및 세정방법
KR100598287B1 (ko) 반도체 소자의 세정 방법
JPH09270420A (ja) 半導体装置の製造方法
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
KR960013781B1 (ko) 필드산화막 제조방법
KR20000013247A (ko) 폴리실리콘막의 습식식각방법
JP4207311B2 (ja) サイドウォール除去液
KR100252759B1 (ko) 반도체소자제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee