KR19980039624A - 반도체 소자의 세정방법 - Google Patents

반도체 소자의 세정방법 Download PDF

Info

Publication number
KR19980039624A
KR19980039624A KR1019960058682A KR19960058682A KR19980039624A KR 19980039624 A KR19980039624 A KR 19980039624A KR 1019960058682 A KR1019960058682 A KR 1019960058682A KR 19960058682 A KR19960058682 A KR 19960058682A KR 19980039624 A KR19980039624 A KR 19980039624A
Authority
KR
South Korea
Prior art keywords
cleaning
photoresist pattern
metal film
semiconductor substrate
etching
Prior art date
Application number
KR1019960058682A
Other languages
English (en)
Inventor
나우균
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960058682A priority Critical patent/KR19980039624A/ko
Publication of KR19980039624A publication Critical patent/KR19980039624A/ko

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 폴리머 및 파티클을 제거하고, 금속막의 부식을 방지할 수 있는 반도체 소자의 세정방법에 관한 것으로, 본 발명은, 반도체 기판 상부에 금속막을 형성하는 단계; 금속막 상부에 포토 레지스트 패턴을 형성하는 단계; 포토 레지스트 패턴의 형태로 금속막을 식각하는 단계; 포토 레지스트 패턴을 제거하는 단계; 반도체 기판을 습식 세정하는 단계; 습식 세정된 반도체 기판을 건식 세정하는 단계를 포함한다.

Description

반도체 소자의 세정 방법
본 발명은 반도체 소자의 세정 방법에 관한 것으로, 보다 구체적으로는 금속 배선을 형성하기 위한 패터닝 공정 이후, 패터닝 공정시 발생되는 식각 부산물을 효과적으로 제거할 수 있는 반도체 소자의 세정 방법에 관한 것이다.
일반적으로 웨이퍼 표면에 이물질 또는 불순물들이 발생됨을 방지하기 위하여 세정 공정이 필요하다. 특히, 금속막의 식각 공정 또는, 포토 레지스트 패턴의 제거 공정이후에는 반드시 세정 공정이 필요하다.
종래의 대표적인 세정방법은 황산으로 세정하여 유기물이나 중금속들을 제거하고, HF 용액 및 BOE(buffer oxide etchant) 용액으로 세정한 다음, 탈이온수로 헹구어 건조시키는 일련의 공정으로 이루어진다.
여기서, 종래의 금속배선을 형성하기 위한 식각 공정후, 세정 공정을 진행하는 방법을 설명하도록 한다.
먼저, 도 1에 도시된 바와 같이, 디바이스가 형성되어 있는 반도체 기판 상부에 금속 배선용 금속막이 형성되고, 소정의 형태로 패터닝하기 위하여, 포토 레지스트 패턴이 형성된다. 이어서, 금속막은 포토 레지스트 패턴의 형태로 패터닝되어, 금속 배선이 형성되고, 포토 레지스트 패턴은 공지된 플라즈마 에슁 방식에 따라 제거된다. 그후, 웨이퍼는 솔벤트 클리닝(solvent cleaning) 즉, 습식 세정 용액에 침지되어, 웨이퍼 표면이 세정된다. 여기서, 습식 세정 방법에 대하여 보다 구체적으로 살펴보면, H2SO4/ H2O2에서의 침지(dipping), 탈이온수에 의한 오버플로우 린스(overflow rinse), HF / H2O(1 : 10 내지 50)에서의 침지, 탈이온수에 의한 오버플로우 린스, NH4OH / H2O2/ 탈이온수에서의 침지, 탈이온수에 의한 오버플로우 린스, 그리고 끝으로 건조에 의한 처리를 받아서 그 표면의 오염물, 예를 들어 유기물, 자연 산화물 및 금속성 오염물이 세정에 의해 제거된다.
그러나, 상기와 같은 세정 공정후에도, 금속 배선의 측벽등에는 폴리머가 잔존된다. 상기 폴리머는 식각 가스와 금속막 사이의 반응에 의하여 발생되는 식각 부산물로서, 세정 공정등에 의하여 쉽게 제거되지 않고, 웨이퍼 표면 잔존되어, 웨이퍼의 브리지(bridge) 현상 또는 폴리머에 의한 단락(short)등의 현상이 발생된다. 이로 인하여, 반도체 소자의 수율이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 금속 배선 공정이후, 폴리머와 같은 식각 부산물을 효과적으로 제거하여, 반도체 소자의 수율을 개선할 수 있는 반도체 소자의 세정 방법을 제공하는 것을 목적으로 한다.
도1은 종래의 금속 패터닝 이후 세정 단계를 설명하기 위한 도면.
도2는 본 발명의 금속 패터닝 이후 세정 단계를 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 반도체 기판 11 : 금속 배선
12 : 포토 레지스트 패턴 13 : 식각 부산물
14 : 파티클
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 반도체 기판상부에 금속막을 형성하는 단계; 상기 금속막 상부에 포토 레지스트 패턴을 형성하는 단계; 상기 포토 레지스트 패턴의 형태로 금속막을 식각하는 단계; 상기 포토 레지스트 패턴을 제거하는 단계; 상기 반도체 기판을 습식 세정하는 단계; 상기 습식 세정된 반도체 기판을 건식 세정하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 금속 배선 공정 이후, 습식 세정 공정을 진행한 다음, 폴리머를 제거하기 위한 산소 플라즈마에 의한 건식 세정을 진행하여, 폴리머를 제거하므로서, 브리징 현상을 방지하고, 수율이 저하됨을 방지한다.
[실시예]
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2A 내지 2C는 본 발명의 일실시예에 따른 반도체 소자의 세정 방법을 설명하기 위한 도면이다.
도 2A를 참조하여, 본 발명의 식각 및 세정 공정은, 디바이스가 형성되어 있는 반도체 기판(10) 상부에 금속 배선용 금속막이 형성되고, 소정의 형태로 패터닝하기 위하여, 금속 배선용 금속막 상부에 공지의 포토 리소그라피 공정에 의하여 포토 레지스트 패턴(12)이 형성된다. 이어서, 금속막은 포토 레지스트 패턴의 형태로 식각되어, 금속 배선(11)이 형성된다. 여기서, 미설명 부호 13은 금속 배선을 형성하기 위한 식각중 발생하는 식각 부산물이다.
이어서, 포토 레지스트 패턴(12)은 공지된 플라즈마 에슁 방식에 따라 제거되고, 반도체 기판(10)은 솔벤트 클리닝(solvent cleaning) 즉, 습식 세정 용액에 침지되어, 웨이퍼 표면이 세정된다. 여기서, 습식 세정 방법에 대하여 보다 구체적으로 살펴보면, H2SO4/ H2O2에서의 침지(dipping), 탈이온수에 의한 오버플로우 린스(overflow rinse), HF / H2O(1 : 10 내지 50)에서의 침지, 탈이온수에 의한 오버플로우 린스, NH4OH / H2O2/ 탈이온수에서의 침지, 탈이온수에 의한 오버플로우 린스, 그리고 끝으로 건조에 의한 처리를 받는다. 이 공정으로, 도 2B에서와 같이 반도체 기판 상부에 존재하는 식각 부산물(13)이 일부 제거된다. 여기서, 미설명 부호 14는 습식 세정 공정시, 습식 세정액으로 인하여 발생되는 파티클을 나타낸다.
그후, 잔존하는 식각 부산물(13) 즉 폴리머와, 상기 습식 세정 공정시 습식 세정액으로 인하여 발생되는 파티클(14)들을 제거하기 위하여, 도 2C에서와 같이, 산소 플라즈마에 의한 건식 세정이 실시된다. 이 산소 플라즈마 건식세정은 1500mT의 압력과 60 내지 80℃의 온도 범위 하에서, 800W의 파워를 인가하고, 산소의 양을 500sccm 정도 플로우시키어, 약 20 내지 40분간 건식 세정 공정을 실시하는 것으로, 특히 탄소 성분의 폴리머 및 파티클을 효과적으로 제거한다.
이상에서 자세히 설명한 바와같이, 본 발명에 의하면, 금속 배선 공정 이후, 습식 세정 공정을 진행한 다음, 습식 세정액으로 인한 금속막 부식 또는 폴리머 및 파티클을 제거하기 위하여, 습식 세정 공정이후, 산소 플라즈마에 의한 건식 세정을 진행하여, 폴리머 및 파티클을 효과적으로 제거하는 한편, 습식 세정액에 의한 금속부식막을 방지하여, 반도체 소자의 수율을 제거할 수 있다.

Claims (4)

  1. 반도체 기판상부에 금속막을 형성하는 단계; 상기 금속막 상부에 포토 레지스트 패턴을 형성하는 단계; 상기 포토 레지스트 패턴의 형태로 금속막을 식각하는 단계; 상기 포토 레지스트 패턴을 제거하는 단계; 상기 반도체 기판을 습식 세정하는 단계; 상기 습식 세정된 반도체 기판을 건식 세정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 세정 방법.
  2. 제 1 항에 있어서, 상기 건식 세정 단계는, 산소 플라즈마에 의한 세정인 것을 특징으로 하는 반도체 소자의 세정 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 산소 플라즈마에 의한 건식 세정은, 1500mT의 압력과 60 내지 80℃의 온도 범위하에서, 800W의 파워를 인가하고, 산소의 양을 500sccm 정도 플로우시키어, 약 20 내지 40분간 건식 세정 공정을 실시하는 것을 특징으로 하는 반도체 소자의 세정방법.
  4. 제 1 항에 있어서, 상기 포토 레지스트 패턴은 플라즈마 에슁 방식에 의하여 제거하는 것을 특징으로 하는 반도체 소자의 세정방법.
KR1019960058682A 1996-11-28 1996-11-28 반도체 소자의 세정방법 KR19980039624A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058682A KR19980039624A (ko) 1996-11-28 1996-11-28 반도체 소자의 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058682A KR19980039624A (ko) 1996-11-28 1996-11-28 반도체 소자의 세정방법

Publications (1)

Publication Number Publication Date
KR19980039624A true KR19980039624A (ko) 1998-08-17

Family

ID=66483109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058682A KR19980039624A (ko) 1996-11-28 1996-11-28 반도체 소자의 세정방법

Country Status (1)

Country Link
KR (1) KR19980039624A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039102A (ko) * 1997-11-10 1999-06-05 윤종용 반도체 장치의 폴리사이드 형성방법
KR100468824B1 (ko) * 1998-02-04 2005-03-16 삼성전자주식회사 단일전자소자제작을위한감광막제거방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039102A (ko) * 1997-11-10 1999-06-05 윤종용 반도체 장치의 폴리사이드 형성방법
KR100468824B1 (ko) * 1998-02-04 2005-03-16 삼성전자주식회사 단일전자소자제작을위한감광막제거방법

Similar Documents

Publication Publication Date Title
KR100235937B1 (ko) 반도체소자 제조공정의 비아 콘택형성방법
KR100242144B1 (ko) 반도체 기판으로부터의 드라이 에칭 및 포토레지스트 잔류물 제거용 박리액, 및 이 박리액을 사용하는 배선 패턴의 형성방법
US6303482B1 (en) Method for cleaning the surface of a semiconductor wafer
US5925501A (en) Dark CF4 flash
US5882425A (en) Composition and method for passivation of a metallization layer of a semiconductor circuit after metallization etching
KR19980039624A (ko) 반도체 소자의 세정방법
US6720271B2 (en) Process for removing polymers during the fabrication of semiconductor devices
US20060011577A1 (en) Method for post-treatment of semi-finished product after dry etching process
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
KR100297889B1 (ko) 금속 배선 패턴 형성시 포토레지스트 제거 방법
KR100416657B1 (ko) 반도체 소자의 콘택홀 제조방법
JP2001102369A (ja) レジスト除去方法
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
JPH09298188A (ja) 半導体装置の製造方法
KR100598287B1 (ko) 반도체 소자의 세정 방법
US20060254617A1 (en) Etching residue removal method and semiconductor device fabrication method using this method
WO2004067692A1 (en) Solution for removal of post dry etching residues
JP3731978B2 (ja) 洗浄溶液及びこれを用いた洗浄方法
KR19990065140A (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
KR100237020B1 (ko) 반도체 소자의 금속층 형성 방법
JPH11204491A (ja) ドライエッチング残留物除去方法
KR100203751B1 (ko) 반도체장치의 제조방법
KR20020094092A (ko) 레지스트 코팅을 이용한 잔류물 제거 방법
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination