KR100203751B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100203751B1
KR100203751B1 KR1019960001847A KR19960001847A KR100203751B1 KR 100203751 B1 KR100203751 B1 KR 100203751B1 KR 1019960001847 A KR1019960001847 A KR 1019960001847A KR 19960001847 A KR19960001847 A KR 19960001847A KR 100203751 B1 KR100203751 B1 KR 100203751B1
Authority
KR
South Korea
Prior art keywords
gas
residual
metal wiring
semiconductor substrate
chloride
Prior art date
Application number
KR1019960001847A
Other languages
English (en)
Other versions
KR970060398A (ko
Inventor
노형주
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960001847A priority Critical patent/KR100203751B1/ko
Publication of KR970060398A publication Critical patent/KR970060398A/ko
Application granted granted Critical
Publication of KR100203751B1 publication Critical patent/KR100203751B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체기판상에 금속배선 등을 형성하는 고정에서 발생하는 잔류개스를 제거하는 반도체 장치의 제조 방법에 관한 것으로, 반도체기판상의 금속막을 Cl2개스로 식각하여 금속배선을 형성하는 공정에서 발생하는 잔류 Cl-및 HCl 개스를 제거하는 반도체 장치의 제조방법에 있어서, xOH-계열의 염기성수용액을 사용하여 상기 잔류 Cl-개스를 xCl의 염화물상태로 고체화시키는 고정과; 상기 고체화된 xCl 염화물을 순수를 사용하여 세정하는 공정을 포함하고 있다. 이와같은 방법에 의해서, 반도체기판상에 금속배선을 형성하는 공정에서 발생하는 잔류개스를 제거할 수 있고, 아울러 상기 잔류개스에 의해 금속배선이 부식되는 것을 방지할 수 있다.

Description

반도체장치의 제조방법(a method of fabricating a semiconductor device)
제1도는 종래 반도체기판상에 금속배선을 형성하기 위한 금속막 식각공정을 보여주고 있는 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 챔버 12 : 반도체기판
14 : 금속막 16 : 포토레지스트 패턴
18 : 반응개스
[산업상의 이용분야]
본 발명은 반도체 장치의 제조에 관한 것으로, 좀 더 구체적으로는 반도체기판상에 금속배선 등을 형성하는 공정에서 발생하는 잔류개스를 제거하는 반도체 장치의 제조 방법에 관한 것이다.
[종래 기술 및 그의 문제점]
반도체기판상에 금속막을 형성한 후, 반응개스로 이를 식각하여 금속배선을 형성하는 드라이 에칭 방법으로는 일반적으로 플라즈마 에칭(plasma etching), 스퍼터 에칭(sputter etching), 그리고 이온빔 에칭(ion-beam etching)등이 사용되고 있다.
이 중, 활성화된 래디컬 및 약간의 이온을 반응종으로 이용하는 플라즈마 에칭의 방법으로 반도체기판상에 형성된 금속막을 식각하여 금속배선을 형성하는 종래 반도체 장치의 제조 방법이 제1도에 도시되어 있다.
제1도를 참조하면 종래 반도체 장치의 금속배선은, 반도체기판(12)상에 반도체 장치의 금속배선으로 사용될 금속막(14)을 사이에 두고 포토레지스트 패턴(16)이 형성되어 있는 반도체기판(12)을 반응개스(18)의 흡기구와 배기구를 구비한 진공챔버(10)내에 로딩한다.
이어서, 상기 진공챔버(10)의 흡기루를 통해 반응개스로 사용되는 Cl2반응개스(18)를 주입하면, 상기 Cl2반응개스(18)와 상기 반도체기판(12)상의 금속막(14)이 반응하면서 상기 금속막(14)이 식각되어 반도체기판(12)상의 금속배선이 형성된다.
그러나, 상술한 종래 방법에 의하면, 상기 Cl2반응개스(18)는 금속막(14)을 식각한 후 Cl-개스로 잔류하면서 대기중의 H+와 결합하여 HCl을 생성하고, 이로 인해 금속배선이 부식되는 심각한 문제점이 발생한다.
이와같은 문제점을 해결하기 위하여 종래에는 다음과 같은 방법이 사용되었다.
먼저, 금속막을 식각한 후, 잔류하는 Cl-개스를 일차적으로 CHF3및 CF4개스를 이용하여 F-로 치환하는 치환공정을 수행하면, 잔류 Cl-개스중 일부는 F-치환되어 금속배선의 부식에 영향을 미치지않게 된다.
이어서, 상기 치환공정에서 치환되지 않고 남은 잔류 Cl-개스는 순수(deionized water)H2O를 이용한 물리적인 방법으로 수세하는 세정공정을 수행한다. 그리고, 마지막으로 상기 금속배선상에 금속배선을 보호하기 위한 패시베이션(passivation)막질을 형성한다.
그러나, 상술한 바와같은 일련의 공정을 수행하여도 잔류 Cl-개스는 완전히 제거되지 않는 문제점이 있고, 이로 인해 상기 금속배선의 부식이 시간이 지남에 따라 심화되는 심각한 문제점이 발생한다.
[발명의 목적]
따라서, 상술한 문제점을 해결하기 위해 제안된 본 발명은, 반도체기판상에 금속배선을 형성하는 공정에서 발생하는 잔류개스를 제거하여 금속배선이 부식되는 것을 방지할 수 있는 반도체 장치의 제조 방법을 제공하는데 그 목적이 있다.
[발명의 구성]
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 장치의 제조 방법은, 반도체기판상의 금속막을 Cl2개스로 식각하여 금속배선을 형성하는 공정에서 발생하는 잔류 Cl-및 HCl개스를 제거하는 반도체 장치의 제조방법에 있어서, xOH-계열의 염기성수용액을 사용하여 상기 잔류 Cl-개스를 xCl의 염화물상태로 고체화시키는 공정과; 상기 고체화된 xCl염화물을 순수를 사용하여 세정하는 공정을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 고체화된 xCl 염화물은 상기 순수에 이온상태로 녹아 상기 순수와 함께 제거된다.
[작용]
이와같은 방법에 의해서, 반도체기판상에 금속배선을 형성하는 공정에서 발생하는 Cl-및 HCl 잔류개스를 제거할 수 있고, 아울러 상기 잔류개스에 의해 금속배선이 부식되는 것을 방지할 수 있다.
[실시예]
이하, 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명의 바람직한 실시예에 따른 반도체 장치의 제조 방법은, xOH-계열의 염기성수용액을 사용하여 상기 잔류 Cl-개스를 xCl의 염화물 상태로 고체화시키는 공정을 포함하고 있다.
먼저, 종래 방법과 마찬가지로 반도체기판상에 금속막을 사이에 두고 포토레지스트 패턴이 형성된 반도체기판을 진공챔버에 로딩한 후, Cl2개스를 이용한 플라즈마 에칭공정으로 상기 반도체기판상의 금속막을 식각하여 금속배선을 형성한다.
다음, 상기 금속막상의 포토레지스트 패턴을 애싱(ashing)공정으로 제거하는데, 이는 상기 식각공정에서 사용된 Cl2개스의 잔류개스 Cl-및 상기 Cl-과 대기중의 H+가 결합하면서 생성된 HCl이 상기 포토레지스트 패턴의 공동(vacancy)등에도 잔류하고 있기 때문에 가능한 빠른 시간에 제거한다.
이어서, 종래 방법과 마찬가지로 상기 잔류 Cl-개스를 일차적으로 CHF3및 CF4개스를 이용하여 F-로 치환하는 치환공정을 수행한다.
그리고, 상기 반도체기판을 세정장치의 세정조(cleaning bath)에 로딩한후, xOH-계열의 염기성수용액을 사용하여 세정한다.
HCl, Cl-+ xOH → xCl + H2O, OH----------- (1)
이와같은 공정을 거치면, 상기 식(1)과 같은 화학반응에 의해서 상기 반도체기판상에 잔류하고 있던 개스상태의 HCl 및 Cl-는 고체상태의 xCl 염화물과 H2O 성분의 순수, 그리고 OH-의 반응물로 치환된다.
다음, 상기 고체화된 xCl의 염화물은 상기 식(1)과 같은 반응공정에서 생성된 순수 H2O에 이온상태로 녹아 상기 순수와 함께 제거되고, 이에 따라 반도체기판상의 Cl-및 HCl이 제거된다.
그러나, 상기 xCl의 염화물은 상술한 바와같이 상기 반응공정에서 생성된 순수에 의해 항상 완전히 제거되는 것은 아니다. 따라서, 본 발명의 다른 실시예에서는 일차적으로 수행된 상기 반응공정에서 생성된 순수에 의해 제거되지 않은 xCl의 염화물을 완전히 제거하기 위하여 H2O 순수를 사용하여 별도의 세정공정을 수행한다.
[발명의 효과]
종래 반도체장치의 제조방법에 의하면, 반도체기판상의 금속막을 식각하여 금속배선을 형성하는 공정에서 Cl-개스가 잔류하여 대기중의 H+와 결합하면서, HCl 개스가 생성되었다.
그리고, 상기 HCl 개스는 순수를 이용한 세정공정에서 완전히 제거되지 않으므로서, 시간이 흐름에 따라 상기 잔류개스에 의해 금속배선이 부식되는 심각한 문제점이 발생하였다.
이와같은 문제점을 해결하기 위해 제안된 본 발명은, 상기 Cl-개스를 xOH-계열의 염기성수용액으로 반응시켜 상기 Cl-개스를 xCl의 고체화된 염화물상태로 만들고, 그리고, 상기 염화물을 순수를 이용하여 세정한다.
이와같은 방법에 의해서, 반도체기판상에 금속배선을 형성하는 공정에서 발생하는 Cl-및 HCl 잔류개스를 제거할 수 있고, 아울러 상기 잔류개스에 의해 금속배선이 부식되는 것을 방지할 수 있다.

Claims (5)

  1. 반도체기판상의 금속막을 Cl2개스로 식각하여 금속배선을 형성하는 공정에서 발생하는 잔류 Cl-및 HCl 개스를 제거하는 반도체 장치의 제조방법에 있어서, 염기성수용액을 사용하여 상기 잔류 Cl-개스를 염화물상태로 고체화시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 염기성수용액은 OH-계열을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 고체상태의 염화물은 상기 염기성수용액과 상기 HCl의 반응공정에서 발생된 순수에 의해 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 반도체기판상의 금속막을 Cl2 개스로 식각하여 금속배선을 형성하는 공정에서 발생하는 잔류 Cl-및 HCl 개스를 제거하는 반도체 장치의 제조방법에 있어서, xOH-계열의 염기성수용액을 사용하여 상기 잔류 Cl-개스를 xCl의 염화물상태로 고체화시키는 공정과; 상기 고체화된 xCl염화물을 순수를 사용하여 세정하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 고체화된 xCl염화물은 상기 순수에 이온상태로 녹아 상기 순수와 함께 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019960001847A 1996-01-29 1996-01-29 반도체장치의 제조방법 KR100203751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960001847A KR100203751B1 (ko) 1996-01-29 1996-01-29 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960001847A KR100203751B1 (ko) 1996-01-29 1996-01-29 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970060398A KR970060398A (ko) 1997-08-12
KR100203751B1 true KR100203751B1 (ko) 1999-06-15

Family

ID=19450219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001847A KR100203751B1 (ko) 1996-01-29 1996-01-29 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100203751B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799396A (zh) * 2017-09-29 2018-03-13 上海华虹宏力半导体制造有限公司 铝衬垫的刻蚀方法

Also Published As

Publication number Publication date
KR970060398A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
KR100235937B1 (ko) 반도체소자 제조공정의 비아 콘택형성방법
US5882425A (en) Composition and method for passivation of a metallization layer of a semiconductor circuit after metallization etching
US6720271B2 (en) Process for removing polymers during the fabrication of semiconductor devices
KR100203751B1 (ko) 반도체장치의 제조방법
US6506684B1 (en) Anti-corrosion system
KR100214251B1 (ko) 배선층 형성방법
JPH09298188A (ja) 半導体装置の製造方法
KR20010089238A (ko) 개선된 예비-게이트 세척을 포함하는 방법
US20060254617A1 (en) Etching residue removal method and semiconductor device fabrication method using this method
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
KR950007648B1 (ko) 금속배선 식각후 처리방법
KR20000059929A (ko) 금속 배선 패턴 형성시 포토레지스트 제거 방법
KR0171735B1 (ko) 반도체 소자의 금속배선 부식 방지 방법
KR100196508B1 (ko) 반도체 장치의 폴리실리콘막 세정방법
KR100220952B1 (ko) 반도체소자의 세정 방법
KR100275942B1 (ko) 반도체의건식각공정에서발생하는폴리머제거방법
WO2004067692A1 (en) Solution for removal of post dry etching residues
KR19990054905A (ko) 반도체장치의 금속배선 형성방법
US20040084416A1 (en) Method and system for post-treating dry-etched metal film
KR100237020B1 (ko) 반도체 소자의 금속층 형성 방법
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR20020068621A (ko) 반도체 소자의 배선 형성방법
JPH07249607A (ja) 半導体装置の製造方法
KR950014943B1 (ko) 금속층 식각시 생성된 실리콘 잔류물 제거방법
KR19980039624A (ko) 반도체 소자의 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee