KR100406587B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100406587B1
KR100406587B1 KR1019960057830A KR19960057830A KR100406587B1 KR 100406587 B1 KR100406587 B1 KR 100406587B1 KR 1019960057830 A KR1019960057830 A KR 1019960057830A KR 19960057830 A KR19960057830 A KR 19960057830A KR 100406587 B1 KR100406587 B1 KR 100406587B1
Authority
KR
South Korea
Prior art keywords
sog film
semiconductor substrate
polymer
etched
semiconductor device
Prior art date
Application number
KR1019960057830A
Other languages
English (en)
Other versions
KR19980038890A (ko
Inventor
최승봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960057830A priority Critical patent/KR100406587B1/ko
Publication of KR19980038890A publication Critical patent/KR19980038890A/ko
Application granted granted Critical
Publication of KR100406587B1 publication Critical patent/KR100406587B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 본 발명은 굴곡부위를 갖는 반도체 기판 상부에 SOG막을 형성하고, 굴곡 부위의 최상단이 노출되도록 SOG막을 에치백한다음, 에치 백 공정으로 발생된 폴리머 및 SOG막 찌꺼기를 제거하는 반도체 소자의 제조방법으로서, 상기 에치백된 결과물을 폴리머 제거용액에 침지하는 단계; 상기 반도체 기판상의 폴리머 제거용액이 제거되도록 세정하는 단계; 상기 반도체 기판을 건조하는 단계; 상기 SOG막 찌꺼기를 에슁에 의하여 제거하는 단계를 포함한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 구체적으로는, 반도체 소자의 평탄화 공정시, SOG(spin on glass)막의 에치백 후처리 방법에 관한 것이다.
현재의 초고집적 0.35㎛급 이하의 소자의 평탄화 문제는 소자를 제조하는데 있어 중요한 문제로 대두되었다. 따라서 소자의 토폴로지(topology)를 개선하기 위하여 현재에는 블랭킷 텅스텐 증착과 에치백 공정을 진행하여 비아 필링(viafilling)시키는 방법이 주류를 이루었는데, 이러한 경우, 텅스텐 잔류물을 제거하면서, 과도 식각에 의한 플러그의 축소등이 문제시 되었다. 따라서 종래에는 소자의 금속 배선 공정시 표면 토폴로지를 감소시키기 위한 평탄화 방법으로 SOG막을 이용하여 평탄화를 이루는 방법이 통용되었다.
그중, 더욱더 평탄화된 표면을 얻고자, 종래에는 SOG 에치백 기술이 이용된다.
종래의 SOG막 에치백 기술은, 도 1A에 도시된 바와같이, 제 1 금속 배선(2)이 구비된 반도체 기판(1) 상부에 층간 절연막(3)이 소정 두께로 증착된다음, SOG막(4)이 제 1 금속 배선(2)간을 충분히 매립되도록 결과물 상부에 형성된다.
이어서, 도 1B에 도시된 바와같이, SOG막(4)은 층간 절연막(3)이 노출될때까지 공지의 이방성 에치백 공정이 진행되어, 금속 배선(2) 사이의 공간부에 매립되어, 평탄화를 이룬다.
그러나, 상기의 종래 기술에 따르면, SOG막의 에치백 공정중, 에치백 가스와 SOG막의 반응시 발생하는 식각 부산물 예를들어, 폴리머(5)등이 에치백 도중의 SOG막 상부에 존재하게 된다. 이로 인하여, 폴리머(5) 하부에 존재하는 SOG막은 효과적으로 제거되지 못하고 찌꺼기로 남게 되었다.
이를 개선하고자, 종래에는 에치백 공정 이후, 폴리머 제거용 케미컬에 의하여 결과물을 후처리하는 방법이 제안되었다.
그러나, 상기 케미컬에 의하여 결과물 상부에 존재하는 폴리머(5)는 제거될수 있으나, 폴리머 하단의 SOG막 찌꺼기(4A)는 그대로 남아있어, 잔존하는 SOG막을 제거하기 위한 별도의 ㅇ 스테이션(wet station) 장비에 의한 공정이 진행되어야 하는 번거러움이 존재하였다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명은, SOG막의 에치백 공정이후, SOG막 찌꺼기를 제거하기 위한 별도의 공정없이 효과적으로 폴리머 및 SOG막 찌꺼기를 제거할 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
도 1A 및 1B는 종래의 반도체 소자의 제조방법을 설명하기 위한 도면.
도 2는 본 발명의 일실시예를 설명하기 위한 SOG막 에치백 공정이후, 후처리 공정의 플로우를 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
1:반도체 기판 2:금속 배선
3:층간 절연막 4:SOG막
4A:SOG막 찌꺼기 5:폴리머
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 굴곡부위를 갖는 반도체 기판 상부에 SOG막을 형성하고, 굴곡 부위의 최상단이 노출되도록 SOG막을 에치백한다음, 에치 백 공정으로 발생된 폴리머 및 SOG막 찌꺼기를 제거하는 반도체 소자의 제조방법으로서, 상기 에치백된 결과물을 폴리머 제거용액에 침지하는 단계; 상기 반도체 기판상의 폴리머 제거용액이 제거되도록 세정하는 단계; 상기 반도체 기판을 건조하는 단계; 상기 SOG막 찌꺼기를 에슁에 의하여 제거하는 단계를 포함한다.
본 발명에 의하면, 평탄화를 위한 SOG막 에치 백 공정이후, 폴리머 및 잔존하는 SOG막 찌꺼기를 제거하기 위하여, 폴리머 제거 용액 침지시킨후, 플라즈마 에슁 공정을 진행하여 주므로써, 기판상에 존재하는 폴리머 및 잔존하는 SOG막 찌꺼기를 효과적으로 제거할 수 있다.
[실시예]
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
첨부한 도면 도 2는 본 발명의 일실시예를 설명하기 위한 SOG막 에치백 공정 이후, 후처리 공정의 플로우를 나타낸 도면이다. 본 실시예에서는, SOG막이 평탄화를 위하여 에치백하는 일련의 공정에 대한 설명은 배제하고, 에치백 공정이후, 기판 표면 처리에 대하여만 설명하도록 한다.
도 2를 참조하여, SOG막의 에치백 공정(A)이 완료된 반도체 기판은 ACT(advancd chemical technology) 용액에 침지되어, 결과물 표면에 존재하는 폴리머를 제거한다(B). 이 침지 공정으로, 결과물 상부에 잔존하는 폴리머는 효과적으로 제거되고, IPA 린스와 초순수에 의한 린스 공정을 순차적으로 진행한다음(C), 반도체 기판을 스핀 건조기에 의하여 건조시킨다.(D)
그후, 잔존하는 SOG막 찌꺼기를 제거하기 위하여, O2및 CF4가스를 이용하여, 플라즈마 에슁 공정을 진행한다.(E) 이 플라즈마 에슁 공정으로 잔존하는 SOG막 찌꺼기가 제거되고, 평탄한 표면을 갖는 반도체 기판을 얻을 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 평탄화를 위한 SOG막 에치 백 공정이후, 폴리머 및 잔존하는 SOG막 찌꺼기를 제거하기 위하여, ACT 용액에 침지시킨후, 플라즈마 에칭 공정을 진행하여 주므로써, 기판상에 존재하는 폴리머 및 잔존하는 SOG막 찌꺼기를 효과적으로 제거할 수 있다.
따라서, 반도체 소자의 제조 수율이 개선된다.

Claims (4)

  1. 굴곡부위를 갖는 반도체 기판 상부에 SOG막을 형성하고, 굴곡 부위의 최상단이 노출되도록 SOG막을 에치백한다음, 에치 백 공정으로 발생된 폴리머 및 SOG막 찌꺼기를 제거하는 반도체 소자의 제조방법으로서,
    상기 에치백된 결과물을 폴리머 제거용액에 침지하는 단계;
    상기 반도체 기판상의 폴리머 제거용액이 제거되도록 세정하는 단계;
    상기 반도체 기판을 건조하는 단계;
    상기 SOG막 찌꺼기를 에칭에 의하여 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 폴리머 제거 용액은 ACT 용액인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 세정 단계는, 반도체 기판을 린스하는 단계; 상기 반도체 기판을 탈이온수에 의하여 린스하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 에슁 공정은, O2가스와 CF4가스를 반응 가스를 하여 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960057830A 1996-11-27 1996-11-27 반도체 소자의 제조방법 KR100406587B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960057830A KR100406587B1 (ko) 1996-11-27 1996-11-27 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057830A KR100406587B1 (ko) 1996-11-27 1996-11-27 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980038890A KR19980038890A (ko) 1998-08-17
KR100406587B1 true KR100406587B1 (ko) 2004-06-10

Family

ID=37422711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057830A KR100406587B1 (ko) 1996-11-27 1996-11-27 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100406587B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431988B1 (ko) * 2001-06-25 2004-05-22 주식회사 하이닉스반도체 Ｓｏｇ막의 미세 파티클 제거 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280355A (ja) * 1989-04-20 1990-11-16 Matsushita Electron Corp 半導体装置
JPH08298287A (ja) * 1995-04-26 1996-11-12 Ricoh Co Ltd 半導体装置の金属配線及び半導体装置の製造方法
JPH09172068A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置の製造方法
JPH09213703A (ja) * 1996-02-05 1997-08-15 Matsushita Electron Corp 半導体装置の製造方法
KR19980036950A (ko) * 1996-11-20 1998-08-05 문정환 반도체소자 제조방법
KR20000055594A (ko) * 1999-02-08 2000-09-15 윤종용 콘택홀 세정 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280355A (ja) * 1989-04-20 1990-11-16 Matsushita Electron Corp 半導体装置
JPH08298287A (ja) * 1995-04-26 1996-11-12 Ricoh Co Ltd 半導体装置の金属配線及び半導体装置の製造方法
JPH09172068A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置の製造方法
JPH09213703A (ja) * 1996-02-05 1997-08-15 Matsushita Electron Corp 半導体装置の製造方法
KR19980036950A (ko) * 1996-11-20 1998-08-05 문정환 반도체소자 제조방법
KR20000055594A (ko) * 1999-02-08 2000-09-15 윤종용 콘택홀 세정 방법

Also Published As

Publication number Publication date
KR19980038890A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US6331480B1 (en) Method to improve adhesion between an overlying oxide hard mask and an underlying low dielectric constant material
KR100235937B1 (ko) 반도체소자 제조공정의 비아 콘택형성방법
KR20050009941A (ko) 반도체 소자의 금속배선 형성방법
US6777334B2 (en) Method for protecting a wafer backside from etching damage
KR100641506B1 (ko) 반도체 소자 세정 방법
KR100406587B1 (ko) 반도체 소자의 제조방법
US20040171277A1 (en) Method of forming a conductive metal line over a semiconductor wafer
KR100431086B1 (ko) 반도체 소자의 구리 배선 형성 방법
US6339019B1 (en) Method of manufacturing semiconductor device having reduced connection failure between wiring layers
KR100208450B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR0176195B1 (ko) 반도체 장치의 배선 형성 방법
KR100399906B1 (ko) 반도체소자의콘택홀형성방법
KR100650902B1 (ko) 반도체 금속 배선 및 그 제조방법
KR100950760B1 (ko) 반도체 소자의 배선 형성방법
KR100197994B1 (ko) 반도체 소자의 금속배선 콘택홀 형성방법
KR100492914B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
CN1224927A (zh) 形成无孔隙沟槽隔离的方法
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
KR100237029B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100265828B1 (ko) 반도체소자 제조방법
KR100919560B1 (ko) 반도체 소자의 제조방법
KR19990011520A (ko) 반도체장치의 배선구조 및 그 제조방법
KR19980038845A (ko) 반도체 장치의 금속 콘택방법
KR20000025638A (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee