JPH02280355A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02280355A JPH02280355A JP10284389A JP10284389A JPH02280355A JP H02280355 A JPH02280355 A JP H02280355A JP 10284389 A JP10284389 A JP 10284389A JP 10284389 A JP10284389 A JP 10284389A JP H02280355 A JPH02280355 A JP H02280355A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- substrate
- silicon oxide
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 35
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 abstract description 15
- 239000012535 impurity Substances 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 230000001681 protective effect Effects 0.000 abstract description 10
- 239000002245 particle Substances 0.000 abstract description 7
- 238000004380 ashing Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 238000004140 cleaning Methods 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 229920002521 macromolecule Polymers 0.000 abstract 1
- 230000000379 polymerizing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000006116 polymerization reaction Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、シリコン基板などの一生面上に配線の層間絶
縁膜を備えた半導体装置に関するものである。
縁膜を備えた半導体装置に関するものである。
従来の技術
従来、第４図（ａ）に示すように、シリコン基板１の一
生面上に配線の層間絶縁膜としてシリコン酸化ＷＪ、２
を形成した後、第４図（ｂ）に示すように、フォトレジ
スト膜３でパターン形成し、さらに、第４図（Ｃ）に示
すように、ＣＨＦ３などのガスを用いたドライエツチン
グでシリコン酸化ＷＡ２を除去してパターン形成を行い
、第４図（ｄ）に示すように、フォトレジスト膜３を除
去した後、第４図（ｅ）に示すように、シリコン基板１
およびシリコン酸化ＪＩＩ２の一生面上にアルミニウム
配線４を形成した構造が知られている。
生面上に配線の層間絶縁膜としてシリコン酸化ＷＪ、２
を形成した後、第４図（ｂ）に示すように、フォトレジ
スト膜３でパターン形成し、さらに、第４図（Ｃ）に示
すように、ＣＨＦ３などのガスを用いたドライエツチン
グでシリコン酸化ＷＡ２を除去してパターン形成を行い
、第４図（ｄ）に示すように、フォトレジスト膜３を除
去した後、第４図（ｅ）に示すように、シリコン基板１
およびシリコン酸化ＪＩＩ２の一生面上にアルミニウム
配線４を形成した構造が知られている。
発明が解決しようとする課題
従来、第４図（Ｃ）に示すように、層間絶縁膜として使
われているシリコン酸化膜２をドライエツチングで除去
するとき、シリコン酸化ＷＡ２とその下地であるシリコ
ン基板１とのエツチングの選択比は、エツチングガスの
反応系での圧力やＲＦパワー（印加高周波電力）などの
条件によって決められていた。
われているシリコン酸化膜２をドライエツチングで除去
するとき、シリコン酸化ＷＡ２とその下地であるシリコ
ン基板１とのエツチングの選択比は、エツチングガスの
反応系での圧力やＲＦパワー（印加高周波電力）などの
条件によって決められていた。
しかしこのような場合、シリコン基板１とシリコン酸化
膜２とのドライエツチングの選択比（Ｓｉ０２／ＳＬ）
は４．５程度しか得られず、シリコン酸化膜２をドライ
エツチングで除去するとき、シリコン基板１も同時に削
り取られるなどの損傷を与えるという問題を有していた
。
膜２とのドライエツチングの選択比（Ｓｉ０２／ＳＬ）
は４．５程度しか得られず、シリコン酸化膜２をドライ
エツチングで除去するとき、シリコン基板１も同時に削
り取られるなどの損傷を与えるという問題を有していた
。
本発明は、上記従来の問題を解決するもので、下地のシ
リコン基板などに対して損傷を与えることなく高い選択
比で、層間絶縁膜として使われているシリコン酸化膜を
ドライエツチングで除去することができるようにした半
導体装置を提供することを目的とするものである。
リコン基板などに対して損傷を与えることなく高い選択
比で、層間絶縁膜として使われているシリコン酸化膜を
ドライエツチングで除去することができるようにした半
導体装置を提供することを目的とするものである。
課題を解決するための手段
上記課題を解決するために本発明の半導体装置は、シリ
コン基板あるいは多結晶シリコン膜の一主面体上に、配
線の層間絶縁膜として炭素を含むシリコン酸化膜を用い
たものである。
コン基板あるいは多結晶シリコン膜の一主面体上に、配
線の層間絶縁膜として炭素を含むシリコン酸化膜を用い
たものである。
作用
フロン系ガスを使ったドライエツチングでは、ドライエ
ツチング工程時に、シリコン基板表面上に高分子状の保
護膜が堆積されることで、シリコン酸化膜と下地のシリ
コン基板とのエツチングの選択比を向上させることは良
く知られている。これは、エツチングガスに含まれてい
る炭素やフッ素がシリコン基板表面上で重合反応を起こ
すためである。このとき、エツチングガスのＣ／Ｆ比が
高いと、重合反応の反応速度が増加することも知られて
いる。
ツチング工程時に、シリコン基板表面上に高分子状の保
護膜が堆積されることで、シリコン酸化膜と下地のシリ
コン基板とのエツチングの選択比を向上させることは良
く知られている。これは、エツチングガスに含まれてい
る炭素やフッ素がシリコン基板表面上で重合反応を起こ
すためである。このとき、エツチングガスのＣ／Ｆ比が
高いと、重合反応の反応速度が増加することも知られて
いる。
本発明では、層間絶縁膜に従来のシリコン酸化膜の代わ
りに、炭素を含むシリコン酸化膜を用いるので、ドライ
エツチング工程で炭素を含むシリコン酸化膜をエツチン
グすることにともない、そのシリコン酸化膜中に含まれ
ていた炭素が反応系に流出し、このため、反応系のＣ／
Ｆ比が高くなり、下地のシリコン基板あるいは多結晶シ
リコン膜の表面上で高分子状の保護膜の重合反応が促進
される。この保護膜により、シリコン基板あるいは多結
晶シリコン膜の表面はドライエツチングから守られ、シ
リコン酸化膜とシリコン基板あるいは多結晶シリコン膜
とのエツチングの選択比が向上し、下地のシリコン基板
あるいは多結晶シリコン膜の表面には損傷を与えず、不
純物として炭素を含むシリコン酸化膜だけが除去される
ことになる。
りに、炭素を含むシリコン酸化膜を用いるので、ドライ
エツチング工程で炭素を含むシリコン酸化膜をエツチン
グすることにともない、そのシリコン酸化膜中に含まれ
ていた炭素が反応系に流出し、このため、反応系のＣ／
Ｆ比が高くなり、下地のシリコン基板あるいは多結晶シ
リコン膜の表面上で高分子状の保護膜の重合反応が促進
される。この保護膜により、シリコン基板あるいは多結
晶シリコン膜の表面はドライエツチングから守られ、シ
リコン酸化膜とシリコン基板あるいは多結晶シリコン膜
とのエツチングの選択比が向上し、下地のシリコン基板
あるいは多結晶シリコン膜の表面には損傷を与えず、不
純物として炭素を含むシリコン酸化膜だけが除去される
ことになる。
実施例
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第１図（ａ）〜（ｅ）は本発明の第一の実施例を示す半
導体装置の工程断面図である。第１図（ａ）に示すよう
に、シリコン基板１１上にＣＶＤ法により不純物として
炭素を含むシリコン酸化膜１２を堆積させる０次に、第
１図（ｂ）に示すように、このシリコン酸化膜１２上に
フォトレジスト膜１３のパターンを形成する。さらに、
第１図（Ｃ）に示すようにドライエツチングによりシリ
コン酸化膜１２を除去しパターンを形成する。このとき
、シリコン酸化膜１２中に不純物として含まれている炭
素の粒子１４が系の雰囲気中に流出し、重合反応を起こ
して、シリコン基板１１の表面上に炭素を含む高分子状
の保ｆｉｒｙＡ１５を形成する。その後、第１図（ｄ）
に示すように、アッシング、洗浄などによりフォトレジ
スト膜１３およびこの保ＩＷＡ１５を除去する。さらに
、第１図（Ｑ）に示すように、シリコン基板１１および
シリコン酸化膜１２上にスパッタなどによりアルミニウ
ム配線１６を形成する。
導体装置の工程断面図である。第１図（ａ）に示すよう
に、シリコン基板１１上にＣＶＤ法により不純物として
炭素を含むシリコン酸化膜１２を堆積させる０次に、第
１図（ｂ）に示すように、このシリコン酸化膜１２上に
フォトレジスト膜１３のパターンを形成する。さらに、
第１図（Ｃ）に示すようにドライエツチングによりシリ
コン酸化膜１２を除去しパターンを形成する。このとき
、シリコン酸化膜１２中に不純物として含まれている炭
素の粒子１４が系の雰囲気中に流出し、重合反応を起こ
して、シリコン基板１１の表面上に炭素を含む高分子状
の保ｆｉｒｙＡ１５を形成する。その後、第１図（ｄ）
に示すように、アッシング、洗浄などによりフォトレジ
スト膜１３およびこの保ＩＷＡ１５を除去する。さらに
、第１図（Ｑ）に示すように、シリコン基板１１および
シリコン酸化膜１２上にスパッタなどによりアルミニウ
ム配線１６を形成する。
第２図は本発明の第二の実施例を示す半導体装置の工程
断面図である。第２図（ａ）に示すように、シリコン基
板２１上にＣＶＤ法により不純物とじて炭素と燐を含む
シリコン酸化膜２２を堆積させる。
断面図である。第２図（ａ）に示すように、シリコン基
板２１上にＣＶＤ法により不純物とじて炭素と燐を含む
シリコン酸化膜２２を堆積させる。
次に、第２図ｆｂ）に示すように、このシリコン酸化膜
２２上にフォトレジスト膜２３のパターンを形成する。
２２上にフォトレジスト膜２３のパターンを形成する。
さらに、第２図（Ｃ）に示すように、ドライエツチング
によりシリコン酸化Ｍ２２を除去しパターンを形成する
。このとき、シリコン酸化膜２２中に不純物として含ま
れている炭素の粒子２４が系の雰囲気中に流出し、重合
反応を起こして、シリコン基板２１の表面上に炭素を含
む高分子状の保護膜２５を形成する。その後、第２図（
ｄ）に示すように、アッシング、洗浄などによりフォト
レジスト［５３２３およびこの保護膜２５を除去する。
によりシリコン酸化Ｍ２２を除去しパターンを形成する
。このとき、シリコン酸化膜２２中に不純物として含ま
れている炭素の粒子２４が系の雰囲気中に流出し、重合
反応を起こして、シリコン基板２１の表面上に炭素を含
む高分子状の保護膜２５を形成する。その後、第２図（
ｄ）に示すように、アッシング、洗浄などによりフォト
レジスト［５３２３およびこの保護膜２５を除去する。
さらに、第２図（ｅ）に示すように、シリコン基板２１
およびシリコン酸化膜２２上にスパッタなどによりアル
ミニウム配線２６を形成する。
およびシリコン酸化膜２２上にスパッタなどによりアル
ミニウム配線２６を形成する。
第３図は本発明の第三の実施例を示す半導体装置の工程
断面図である。第３図（ａ）に示すように、シリコン基
板３１上にＣＶＤ法により不Ｋｌｌとして炭素と燐とホ
ウ素を含むシリコン酸化膜３２を堆積させる０次に、第
３図（ｂ）に示すように、このシリコン酸化ＷＡ３２上
にフォトレジストＷＡ３３のパターンを形成する。さら
に、第３図（Ｃ）に示すように、ドライエヅチングによ
りシリコン酸化膜３２を除去しパターンを形成する。こ
のとき、シリコン酸化ＷＡ３２中に不純物として含まれ
ている炭素の粒子３４が系の雰囲気中に流出し、重合反
応を起こして、シリコン基板３１の表面上に炭素を含む
高分子状の５Ａ護ＷＡ３５を形成する。その後、第３図
（ｄ）に示すように、アッシング、洗浄などによりフォ
トレジストＷＡ３３および保護ＷＡ３５を除去する。さ
らに、第３図（ｅ）に示すように、シリコン基板３１お
よびシリコン酸化膜３２上にスパッタなどによりアルミ
ニウム配線３６を形成する。
断面図である。第３図（ａ）に示すように、シリコン基
板３１上にＣＶＤ法により不Ｋｌｌとして炭素と燐とホ
ウ素を含むシリコン酸化膜３２を堆積させる０次に、第
３図（ｂ）に示すように、このシリコン酸化ＷＡ３２上
にフォトレジストＷＡ３３のパターンを形成する。さら
に、第３図（Ｃ）に示すように、ドライエヅチングによ
りシリコン酸化膜３２を除去しパターンを形成する。こ
のとき、シリコン酸化ＷＡ３２中に不純物として含まれ
ている炭素の粒子３４が系の雰囲気中に流出し、重合反
応を起こして、シリコン基板３１の表面上に炭素を含む
高分子状の５Ａ護ＷＡ３５を形成する。その後、第３図
（ｄ）に示すように、アッシング、洗浄などによりフォ
トレジストＷＡ３３および保護ＷＡ３５を除去する。さ
らに、第３図（ｅ）に示すように、シリコン基板３１お
よびシリコン酸化膜３２上にスパッタなどによりアルミ
ニウム配線３６を形成する。
このようにドライエツチング工程で、シリコン酸化膜に
不純物として含まれる炭素の粒子が雰囲気中に流出し、
炭素を含む高分子状の保護膜がシリコン基板表面を覆う
ので、シリコン基板表面に損傷を与えずに選択的に層間
絶縁膜としてのシリコン酸化膜を除去することができる
。
不純物として含まれる炭素の粒子が雰囲気中に流出し、
炭素を含む高分子状の保護膜がシリコン基板表面を覆う
ので、シリコン基板表面に損傷を与えずに選択的に層間
絶縁膜としてのシリコン酸化膜を除去することができる
。
なお、以上に述べた各実施例においてシリコン基板上に
絶縁膜を形成するとしたが、このシリコン基板は多結晶
シリコン膜であってもよい。
絶縁膜を形成するとしたが、このシリコン基板は多結晶
シリコン膜であってもよい。
発明の効果
以上のように本発明によれば、層間絶縁膜に炭素を不純
物として含むシリコン酸化膜を用いることにより、ドラ
イエツチング工程時にシリコン酸化膜中に不純物として
含まれる炭素の粒子が雰囲気中に流出し、シリコン基板
表面上に炭素を含む高分子状のｃＡ護膜を形成し、シリ
コン基板表面を削り取るような結晶欠陥をひき起こすな
どの損傷を与えずに層間絶縁膜を除去することができる
ものである。
物として含むシリコン酸化膜を用いることにより、ドラ
イエツチング工程時にシリコン酸化膜中に不純物として
含まれる炭素の粒子が雰囲気中に流出し、シリコン基板
表面上に炭素を含む高分子状のｃＡ護膜を形成し、シリ
コン基板表面を削り取るような結晶欠陥をひき起こすな
どの損傷を与えずに層間絶縁膜を除去することができる
ものである。
第１図（ａ）〜（ｅ）〜第３図（ａ）〜（ｅ）はそれぞ
れ本発明の第一、第二、第三の実施例を示す半導体装置
の工程断面図、第４図（ａ）〜（ｅ）は従来の半導体装
置の工程断面図である。 １１、２１．３１・・・シリコン基板、１２．２２．３
２・・・シリコン酸化膜、１４．２４．３４・・・炭素
の粒子、１５．２５゜３５・・・高分子状の保護膜。 第１因 第Ｚ図 第３図 第４図
れ本発明の第一、第二、第三の実施例を示す半導体装置
の工程断面図、第４図（ａ）〜（ｅ）は従来の半導体装
置の工程断面図である。 １１、２１．３１・・・シリコン基板、１２．２２．３
２・・・シリコン酸化膜、１４．２４．３４・・・炭素
の粒子、１５．２５゜３５・・・高分子状の保護膜。 第１因 第Ｚ図 第３図 第４図
Claims (1)
- １、シリコン基板あるいは多結晶シリコン膜の一主面体
上に、配線の層間絶縁膜として炭素を含むシリコン酸化
膜を用いた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284389A JPH02280355A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284389A JPH02280355A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280355A true JPH02280355A (ja) | 1990-11-16 |
Family
ID=14338248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10284389A Pending JPH02280355A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280355A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002019408A3 (en) * | 2000-08-29 | 2002-06-13 | Applied Materials Inc | Method of etching carbon-containing silicon oxide films |
| KR100406587B1 (ko) * | 1996-11-27 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1989
- 1989-04-20 JP JP10284389A patent/JPH02280355A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406587B1 (ko) * | 1996-11-27 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| WO2002019408A3 (en) * | 2000-08-29 | 2002-06-13 | Applied Materials Inc | Method of etching carbon-containing silicon oxide films |
| US6607675B1 (en) | 2000-08-29 | 2003-08-19 | Applied Materials Inc. | Method of etching carbon-containing silicon oxide films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642127B2 (en) | Method for dicing a semiconductor wafer | |
| US7052623B1 (en) | Method for processing silicon using etching processes | |
| US5904546A (en) | Method and apparatus for dicing semiconductor wafers | |
| US6559049B2 (en) | All dual damascene oxide etch process steps in one confined plasma chamber | |
| US20060286767A1 (en) | Novel thinning process for 3 - dimensional integration via wafer bonding | |
| US6670283B2 (en) | Backside protection films | |
| US6008131A (en) | Bottom rounding in shallow trench etching using a highly isotropic etching step | |
| KR19980070286A (ko) | 실리콘 미세가공 장치 및 그의 제조방법 | |
| US6461968B1 (en) | Method for fabricating a semiconductor device | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPH02280355A (ja) | 半導体装置 | |
| JPH08203863A (ja) | 半導体装置の製造方法 | |
| JPH08321484A (ja) | 半導体装置の製造方法 | |
| JPS639121A (ja) | ドライエツチング方法 | |
| JPH0318025A (ja) | 半導体装置の製造方法 | |
| KR100194653B1 (ko) | 반도체 장치의 다결정 실리콘층 식각방법 | |
| JPS584930A (ja) | ホトレジスト剥離方法 | |
| KR100216729B1 (ko) | 실리콘 직접 접합 후처리 공정 | |
| KR0151618B1 (ko) | 폴리실리콘 패턴 형성방법 | |
| JP3392921B2 (ja) | 乾式エッチング工程後のシリコン基板の表面処理方法 | |
| KR100530511B1 (ko) | 반도체 소자의 결함 제거 방법 | |
| JPS6379346A (ja) | 半導体装置の製造方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JP2576361B2 (ja) | 半導体装置の製造方法 |