JPH08321484A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08321484A JPH08321484A JP7124976A JP12497695A JPH08321484A JP H08321484 A JPH08321484 A JP H08321484A JP 7124976 A JP7124976 A JP 7124976A JP 12497695 A JP12497695 A JP 12497695A JP H08321484 A JPH08321484 A JP H08321484A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon nitride
- nitride film
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims abstract 5
- 239000007789 gas Substances 0.000 claims abstract 5
- 229910018503 SF6 Inorganic materials 0.000 claims abstract 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims abstract 2
- 229910052760 oxygen Inorganic materials 0.000 claims abstract 2
- 239000001301 oxygen Substances 0.000 claims abstract 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims abstract 2
- 229960000909 sulfur hexafluoride Drugs 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【目的】シリコン酸化膜上のシリコン窒化膜をフォトレ
ジストをマスクとしてエッチングする際に選択比の高い
エッチングを行なう。 【構成】シリコン基板６上にシリコン酸化膜７とシリコ
ン窒化膜８を形成したのち、フォトレジスト膜９をマス
クとしてプラズマ中でドライエッチングを行なう際に、
エッチングガスとして六弗化硫黄、臭化水素、酸素の混
合ガスを用い、平行平板の陽極結合型ドライエッチング
装置により等方性エッチングを行なう。
ジストをマスクとしてエッチングする際に選択比の高い
エッチングを行なう。 【構成】シリコン基板６上にシリコン酸化膜７とシリコ
ン窒化膜８を形成したのち、フォトレジスト膜９をマス
クとしてプラズマ中でドライエッチングを行なう際に、
エッチングガスとして六弗化硫黄、臭化水素、酸素の混
合ガスを用い、平行平板の陽極結合型ドライエッチング
装置により等方性エッチングを行なう。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にシリコン酸化膜上のシリコン窒化膜のエッ
チング方法に関する。
に関し、特にシリコン酸化膜上のシリコン窒化膜のエッ
チング方法に関する。
【０００２】
【従来の技術】半導体装置の微細化に伴ない微細な素子
を精度良く形成する技術が必要とされている。特にレジ
ストパターンをシリコン窒化膜に転写する技術が要請さ
れている。次に図５を用い従来のシリコン窒化膜のドラ
イエッチング方法について説明する。
を精度良く形成する技術が必要とされている。特にレジ
ストパターンをシリコン窒化膜に転写する技術が要請さ
れている。次に図５を用い従来のシリコン窒化膜のドラ
イエッチング方法について説明する。
【０００３】シリコン基板６上にシリコン酸化膜７とシ
リコン窒化膜８とを形成し、パターニングされたフォト
レジスト膜９をマスクとしてエッチングするが、この時
のエッチングガスとしては、ＳＦ6 、ＣＦ4 、ＣＨＦ3
等の混合ガスが用いられていた。しかしこの方法では、
シリコン窒化膜８とシリコン酸化膜７の選択比（シリコ
ン窒化膜のエッチングレート／シリコン酸化膜のエッチ
グレート）が３程度しかなく、シリコン基板６上の薄い
シリコン酸化膜７上のシリコン窒化膜８をエッチングす
るには不充分であり、シリコン酸化膜７の下地となるシ
リコン基板６がエッチングされるという問題があった。
リコン窒化膜８とを形成し、パターニングされたフォト
レジスト膜９をマスクとしてエッチングするが、この時
のエッチングガスとしては、ＳＦ6 、ＣＦ4 、ＣＨＦ3
等の混合ガスが用いられていた。しかしこの方法では、
シリコン窒化膜８とシリコン酸化膜７の選択比（シリコ
ン窒化膜のエッチングレート／シリコン酸化膜のエッチ
グレート）が３程度しかなく、シリコン基板６上の薄い
シリコン酸化膜７上のシリコン窒化膜８をエッチングす
るには不充分であり、シリコン酸化膜７の下地となるシ
リコン基板６がエッチングされるという問題があった。
【０００４】この対策としてエッチングガスをＳＦ6 と
三臭化ホウ素（ＢＢｒ3 ）の混合ガスを用いることによ
り、選択比の高いエッチングを行う方法が特開平４−２
７５４２３号公報に提案されている。
三臭化ホウ素（ＢＢｒ3 ）の混合ガスを用いることによ
り、選択比の高いエッチングを行う方法が特開平４−２
７５４２３号公報に提案されている。
【０００５】
【発明が解決しようとする課題】しかしながらＳＦ6 と
ＢＢｒ3 の混合ガスを用いる方法では、ＢＢｒ3 が図８
に示すように蒸気圧が低く、ガス配管内で液化し、配管
が詰まることがあった。このため、ＢＢｒ3 を常圧でエ
ッチング装置に供給する際に、ガスの配管等を６０℃以
上に加熱する必要があり、エッチングの再現性が悪く、
しかも安全上の問題があった。
ＢＢｒ3 の混合ガスを用いる方法では、ＢＢｒ3 が図８
に示すように蒸気圧が低く、ガス配管内で液化し、配管
が詰まることがあった。このため、ＢＢｒ3 を常圧でエ
ッチング装置に供給する際に、ガスの配管等を６０℃以
上に加熱する必要があり、エッチングの再現性が悪く、
しかも安全上の問題があった。
【０００６】また、この混合ガスを用いるエッチングは
異方性である為、図６に示すように、ポリシリコン膜１
０等の段差上に形成されたシリコン酸化膜７Ｂ上のシリ
コン窒化膜８Ａをエッチングする場合には、段差の側面
にシリコン窒化膜８Ａが残渣となり残るという問題があ
った。
異方性である為、図６に示すように、ポリシリコン膜１
０等の段差上に形成されたシリコン酸化膜７Ｂ上のシリ
コン窒化膜８Ａをエッチングする場合には、段差の側面
にシリコン窒化膜８Ａが残渣となり残るという問題があ
った。
【０００７】本発明の目的は、高い選択比でシリコン窒
化膜をエッチングできる半導体装置の製造方法を提供す
ることにある。
化膜をエッチングできる半導体装置の製造方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン窒化膜のエッチングに使用するガス
としてＳＦ6 、ＨＢｒ及びＯ2 の混合ガスを用い、エッ
チング装置として比較的等方性エッチングになりやすい
平行平板の陽極結合型ドライエッチング装置を用いるこ
とを特徴としている。
造方法は、シリコン窒化膜のエッチングに使用するガス
としてＳＦ6 、ＨＢｒ及びＯ2 の混合ガスを用い、エッ
チング装置として比較的等方性エッチングになりやすい
平行平板の陽極結合型ドライエッチング装置を用いるこ
とを特徴としている。
【０００９】尚、混合ガス中のＨＢｒの量は３〜１０％
がよい。３％以下では十分な選択比が得られず、又１０
％以上ではウェハー面内のエッチング速度に大きなばら
つきを生じる。ＨＢｒは図７に示すように蒸気圧が高い
為、ＢＢｒ3 の場合のようにガス配管等を加熱する必要
はない。
がよい。３％以下では十分な選択比が得られず、又１０
％以上ではウェハー面内のエッチング速度に大きなばら
つきを生じる。ＨＢｒは図７に示すように蒸気圧が高い
為、ＢＢｒ3 の場合のようにガス配管等を加熱する必要
はない。
【００１０】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１１】図１は、本発明の実施例に用いる平行平板
の陽極結合型のドライエッチング装置の概略図である。
真空容器１内の陰極２にウェハー３を載置し対向する陽
極４よりエッチングガスを導入する。この際、ＲＦ電源
５は、陽極４に接続し、陰極２は設置電極とする。
の陽極結合型のドライエッチング装置の概略図である。
真空容器１内の陰極２にウェハー３を載置し対向する陽
極４よりエッチングガスを導入する。この際、ＲＦ電源
５は、陽極４に接続し、陰極２は設置電極とする。
【００１２】図２（ａ），（ｂ）は本発明の第１の実施
例を説明する為の半導体チップの断面図である。まず、
図２（ａ）に示すように、シリコン基板６上にシリコン
酸化膜７を熱酸化もしくはＣＶＤ法により１０ｎｍの厚
さに成膜し、次いでその上にシリコン窒化膜８を１０ｎ
ｍ成膜した後、シリコン窒化膜８をエッチングするため
のフォトレジスト膜９をパターニングする。次にこのシ
リコン基板６を図１に示したドライエッチング装置によ
り等方エッチングする事により図２（ｂ）に示す形状が
得られる。
例を説明する為の半導体チップの断面図である。まず、
図２（ａ）に示すように、シリコン基板６上にシリコン
酸化膜７を熱酸化もしくはＣＶＤ法により１０ｎｍの厚
さに成膜し、次いでその上にシリコン窒化膜８を１０ｎ
ｍ成膜した後、シリコン窒化膜８をエッチングするため
のフォトレジスト膜９をパターニングする。次にこのシ
リコン基板６を図１に示したドライエッチング装置によ
り等方エッチングする事により図２（ｂ）に示す形状が
得られる。
【００１３】この際のエッチング条件としては、ＳＦ6
流量＝２００ＳＣＣＭ，ＨＢｒ流量＝１５ＳＣＣＭ，Ｏ
2 流量＝１０ＳＣＣＭ，圧力＝８５０ｍＴｏｒｒ，ＲＦ
電力＝１５０Ｗ（１３．５６ＭＨｚ）で行った。この条
件でのシリコン窒化膜及びシリコン酸化膜のエッチング
レートはそれぞれ、シリコン窒化膜＝４０ｎｍ／ｍｉ
ｎ、シリコン酸化膜＝５ｎｍ／ｍｉｎとなり、シリコン
窒化膜のシリコン酸化膜に対する選択比が８と大きな値
が得られた。
流量＝２００ＳＣＣＭ，ＨＢｒ流量＝１５ＳＣＣＭ，Ｏ
2 流量＝１０ＳＣＣＭ，圧力＝８５０ｍＴｏｒｒ，ＲＦ
電力＝１５０Ｗ（１３．５６ＭＨｚ）で行った。この条
件でのシリコン窒化膜及びシリコン酸化膜のエッチング
レートはそれぞれ、シリコン窒化膜＝４０ｎｍ／ｍｉ
ｎ、シリコン酸化膜＝５ｎｍ／ｍｉｎとなり、シリコン
窒化膜のシリコン酸化膜に対する選択比が８と大きな値
が得られた。
【００１４】図３（ａ），（ｂ）は本発明の第２の実施
例を説明する為の半導体チップ断面図である。図３
（ａ）に示すようにシリコン基板６上の第１のシリコン
酸化膜７Ａ上に容量電極となるポリシリコン膜１０のパ
ターンをフォトリソグラフィー技術及びドライエッチン
グ技術により形成する。次で全面に第２のシリコン酸化
膜７Ｂを１０ｎｍ，シリコン窒化膜８Ａを１０ｎｍ成膜
した後、シリコン窒化膜８Ａをエッチングするためのフ
ォトレジスト膜９Ａをパターニングする。
例を説明する為の半導体チップ断面図である。図３
（ａ）に示すようにシリコン基板６上の第１のシリコン
酸化膜７Ａ上に容量電極となるポリシリコン膜１０のパ
ターンをフォトリソグラフィー技術及びドライエッチン
グ技術により形成する。次で全面に第２のシリコン酸化
膜７Ｂを１０ｎｍ，シリコン窒化膜８Ａを１０ｎｍ成膜
した後、シリコン窒化膜８Ａをエッチングするためのフ
ォトレジスト膜９Ａをパターニングする。
【００１５】次でこのシリコン基板６を図１に示したド
ライエッチング装置により等方エッチングする事により
図３（ｂ）に示すように段差部のシリコン窒化膜も完全
に除去することができた。この際のエッチング条件は第
１の実施例における条件と同一のものを用いる。本第２
の実施例でも、エッチング条件が等方性の条件であるた
め、ポリシリコン膜１０の側面にシリコン窒化膜８Ａの
残渣を発生させることなくエッチングが可能である。
ライエッチング装置により等方エッチングする事により
図３（ｂ）に示すように段差部のシリコン窒化膜も完全
に除去することができた。この際のエッチング条件は第
１の実施例における条件と同一のものを用いる。本第２
の実施例でも、エッチング条件が等方性の条件であるた
め、ポリシリコン膜１０の側面にシリコン窒化膜８Ａの
残渣を発生させることなくエッチングが可能である。
【００１６】次に本発明の第３の実施例として、本発明
を厚いシリコン窒化膜の残渣除去に適用する場合につい
て図面を参照して説明する。図４は本発明の第３の実施
例を説明する為の半導体チップの断面図である。
を厚いシリコン窒化膜の残渣除去に適用する場合につい
て図面を参照して説明する。図４は本発明の第３の実施
例を説明する為の半導体チップの断面図である。
【００１７】図４に示すように、シリコン基板６上にシ
リコン酸化膜７を熱酸化もしくはＣＶＤ法により１０ｎ
ｍ成膜し、次いでシリコン窒化膜８を１５０ｎｍ成膜し
た後、シリコン窒化膜８をエッチングするためのフォト
レジスト膜９をパターニングする。
リコン酸化膜７を熱酸化もしくはＣＶＤ法により１０ｎ
ｍ成膜し、次いでシリコン窒化膜８を１５０ｎｍ成膜し
た後、シリコン窒化膜８をエッチングするためのフォト
レジスト膜９をパターニングする。
【００１８】この後、シリコン基板６を図１で示したド
ライエッチング装置によりエッチングする。この際のエ
ッチングは、まず、異方性のエッチング条件〔ＳＦ6 流
量＝５０ＳＣＣＭ、ＣＨＦ3 流量＝５ＳＣＣＭ、圧力＝
３００ｍＴｏｒｒ、ＲＦ電力＝２５０Ｗ（１３．５６Ｍ
Ｈｚ）〕によりシリコン窒化膜８のみをエッチングす
る。この条件でのシリコン窒化膜及びシリコン酸化膜の
エッチングレートはそれぞれ１８０ｎｍ／ｍｉｎ及び６
０ｎｍ／ｍｉｎである。すなわち、シリコン窒化膜のシ
リコン酸化膜に対する選択比が３となる。エッチング時
間の制御は、一般的に用いられている終点検出で行う。
ライエッチング装置によりエッチングする。この際のエ
ッチングは、まず、異方性のエッチング条件〔ＳＦ6 流
量＝５０ＳＣＣＭ、ＣＨＦ3 流量＝５ＳＣＣＭ、圧力＝
３００ｍＴｏｒｒ、ＲＦ電力＝２５０Ｗ（１３．５６Ｍ
Ｈｚ）〕によりシリコン窒化膜８のみをエッチングす
る。この条件でのシリコン窒化膜及びシリコン酸化膜の
エッチングレートはそれぞれ１８０ｎｍ／ｍｉｎ及び６
０ｎｍ／ｍｉｎである。すなわち、シリコン窒化膜のシ
リコン酸化膜に対する選択比が３となる。エッチング時
間の制御は、一般的に用いられている終点検出で行う。
【００１９】次にエッチングのばらつきにより残ってい
るシリコン窒化膜８のエッチングを続いて行う。この時
のエッチング条件は第１の実施例の条件、すなわち、Ｓ
Ｆ6流量＝２００ＳＣＣＭ、ＨＢｒ流量＝１５ＳＣＣ
Ｍ、Ｏ2 流量＝１０ＳＣＣＭ，圧力＝８５０ｍＴｏｒ
ｒ、ＲＦ電力＝１５０Ｗ（１３．５６ＭＨｚ）を用い
る。このエッチングによりシリコン酸化膜７をほとんど
エッチングすることなく、シリコン窒化膜８を完全に除
去することができる。
るシリコン窒化膜８のエッチングを続いて行う。この時
のエッチング条件は第１の実施例の条件、すなわち、Ｓ
Ｆ6流量＝２００ＳＣＣＭ、ＨＢｒ流量＝１５ＳＣＣ
Ｍ、Ｏ2 流量＝１０ＳＣＣＭ，圧力＝８５０ｍＴｏｒ
ｒ、ＲＦ電力＝１５０Ｗ（１３．５６ＭＨｚ）を用い
る。このエッチングによりシリコン酸化膜７をほとんど
エッチングすることなく、シリコン窒化膜８を完全に除
去することができる。
【００２０】
【発明の効果】以上説明したように、本発明ではシリコ
ン窒化膜のエッチングの際にＳＦ6 、ＨＢｒ及びＯ2 の
混合ガスを用いることにより、シリコン窒化膜のシリコ
ン酸化膜に対する選択比の高いエッチングが可能であ
る。また、等方的なエッチングが可能であるため、段差
上のシリコン窒化膜のエッチング時に段差の側面にシリ
コン窒化膜の残渣が発生することなくエッチングが可能
である。
ン窒化膜のエッチングの際にＳＦ6 、ＨＢｒ及びＯ2 の
混合ガスを用いることにより、シリコン窒化膜のシリコ
ン酸化膜に対する選択比の高いエッチングが可能であ
る。また、等方的なエッチングが可能であるため、段差
上のシリコン窒化膜のエッチング時に段差の側面にシリ
コン窒化膜の残渣が発生することなくエッチングが可能
である。
【００２１】さらに、異方性のエッチング条件と組み合
わせることにより厚いシリコン窒化膜のエッチングの際
でも寸法変化の少ないエッチングが可能である。
わせることにより厚いシリコン窒化膜のエッチングの際
でも寸法変化の少ないエッチングが可能である。
【図１】本発明の実施例に使用するドライエッチング装
置の概略図。
置の概略図。
【図２】本発明の第１の実施例を説明する為の半導体チ
ップの断面図。
ップの断面図。
【図３】本発明の第２の実施例を説明する為の半導体チ
ップの断面図。
ップの断面図。
【図４】本発明の第３の実施例を説明する為の半導体チ
ップの断面図。
ップの断面図。
【図５】従来の半導体装置の製造方法を説明する為の半
導体チップの断面図。
導体チップの断面図。
【図６】従来の他の半導体装置の製造方法を説明する為
の半導体チップの断面図。
の半導体チップの断面図。
【図７】ＨＢｒの蒸気圧曲線を示す図。
【図８】ＢＢｒ3 の蒸気圧曲線を示す図。
１ 真空容器 ２ 陰極 ３ ウェハー ４ 陽極 ５ ＲＦ電源 ６ シリコン基板 ７ シリコン酸化膜 ７Ａ 第１のシリコン酸化膜 ７Ｂ 第２のシリコン酸化膜 ８，８Ａ シリコン窒化膜 ９，９Ａ フォトレジスト膜 １０ ポリシリコン膜
Claims (2)
- 【請求項１】 半導体基板上のシリコン酸化膜上に形成
されたシリコン窒化膜をフォトレジストをマスク材とし
てプラズマ中でドライエッチングする半導体装置の製造
方法において、平行平板の陽極結合型ドライエッチング
装置を用いエッチングガスとして六弗化硫黄（ＳＦ6 ）
と臭化水素（ＨＢｒ）と酸素（Ｏ2 ）の混合ガスを用い
て前記シリコン窒化膜を等方性エッチングすることを特
徴とする半導体装置の製造方法。 - 【請求項２】 混合ガスにおけるＨＢｒの混合比は３〜
１０％である請求項１記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124976A JPH08321484A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置の製造方法 |
| TW085105972A TW399265B (en) | 1995-05-24 | 1996-05-21 | Process of etching silicon nitride layer by using etching gas containing sulfur hexafluoride, hydrogen bromide and oxygen |
| US08/650,983 US5695602A (en) | 1995-05-24 | 1996-05-21 | Process of etching silicon nitride layer by using etching gas containing sulfur hexafluoride, hydrogen bromide and oxygen |
| EP96108189A EP0744767A3 (en) | 1995-05-24 | 1996-05-22 | Process of etching silicon nitride layer by using etching gas containing sulfur hexafluoride, hydrogen bromide and oxygen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124976A JPH08321484A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321484A true JPH08321484A (ja) | 1996-12-03 |
Family
ID=14898876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124976A Pending JPH08321484A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5695602A (ja) |
| EP (1) | EP0744767A3 (ja) |
| JP (1) | JPH08321484A (ja) |
| TW (1) | TW399265B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753265B2 (en) | 2001-09-13 | 2004-06-22 | Hynix Semiconductor Inc. | Method for manufacturing bit line |
| JP2007103876A (ja) * | 2005-10-07 | 2007-04-19 | Hitachi High-Technologies Corp | エッチング方法およびエッチング装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851890A (en) * | 1997-08-28 | 1998-12-22 | Lsi Logic Corporation | Process for forming integrated circuit structure with metal silicide contacts using notched sidewall spacer on gate electrode |
| US6121154A (en) * | 1997-12-23 | 2000-09-19 | Lam Research Corporation | Techniques for etching with a photoresist mask |
| US6207544B1 (en) * | 1998-12-09 | 2001-03-27 | Advanced Micro Devices, Inc. | Method of fabricating ultra thin nitride spacers and device incorporating same |
| JP2002134472A (ja) * | 2000-10-20 | 2002-05-10 | Mitsubishi Electric Corp | エッチング方法、エッチング装置および半導体装置の製造方法 |
| US6743727B2 (en) | 2001-06-05 | 2004-06-01 | International Business Machines Corporation | Method of etching high aspect ratio openings |
| KR100561522B1 (ko) * | 2003-12-30 | 2006-03-16 | 동부아남반도체 주식회사 | 반도체 소자 분리막 형성 방법 |
| JP4925314B2 (ja) * | 2007-05-30 | 2012-04-25 | カシオ計算機株式会社 | 窒化シリコン膜のドライエッチング方法および薄膜トランジスタの製造方法 |
| CN113097053B (zh) * | 2021-03-26 | 2024-03-26 | 北京北方华创微电子装备有限公司 | 氧化硅纤维的制备方法和氧化硅纤维 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690978A (en) * | 1979-12-22 | 1981-07-23 | Fujitsu Ltd | Method and apparatus for plasma etching |
| JPS57210631A (en) * | 1981-06-19 | 1982-12-24 | Toshiba Corp | Reactive type ion etching method |
| JPH01183125A (ja) * | 1988-01-18 | 1989-07-20 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
| JPH02166733A (ja) * | 1988-12-21 | 1990-06-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03237716A (ja) * | 1990-02-14 | 1991-10-23 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02128422A (ja) * | 1988-11-07 | 1990-05-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0424299A3 (en) * | 1989-10-20 | 1991-08-28 | International Business Machines Corporation | Selective silicon nitride plasma etching |
| JPH04275423A (ja) * | 1991-03-04 | 1992-10-01 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1995
- 1995-05-24 JP JP7124976A patent/JPH08321484A/ja active Pending
-
1996
- 1996-05-21 US US08/650,983 patent/US5695602A/en not_active Expired - Fee Related
- 1996-05-21 TW TW085105972A patent/TW399265B/zh active
- 1996-05-22 EP EP96108189A patent/EP0744767A3/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690978A (en) * | 1979-12-22 | 1981-07-23 | Fujitsu Ltd | Method and apparatus for plasma etching |
| JPS57210631A (en) * | 1981-06-19 | 1982-12-24 | Toshiba Corp | Reactive type ion etching method |
| JPH01183125A (ja) * | 1988-01-18 | 1989-07-20 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
| JPH02166733A (ja) * | 1988-12-21 | 1990-06-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03237716A (ja) * | 1990-02-14 | 1991-10-23 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753265B2 (en) | 2001-09-13 | 2004-06-22 | Hynix Semiconductor Inc. | Method for manufacturing bit line |
| JP2007103876A (ja) * | 2005-10-07 | 2007-04-19 | Hitachi High-Technologies Corp | エッチング方法およびエッチング装置 |
| JP4488999B2 (ja) * | 2005-10-07 | 2010-06-23 | 株式会社日立ハイテクノロジーズ | エッチング方法およびエッチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5695602A (en) | 1997-12-09 |
| EP0744767A2 (en) | 1996-11-27 |
| TW399265B (en) | 2000-07-21 |
| EP0744767A3 (en) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI297179B (en) | Use of ammonia for etching organic low-k dielectrics | |
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| JPH08321484A (ja) | 半導体装置の製造方法 | |
| JPH05304119A (ja) | ポリシリコン膜のエッチング方法 | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| US6593243B1 (en) | Method of manufacturing semiconductor device | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JP4865361B2 (ja) | ドライエッチング方法 | |
| JPH10275799A (ja) | シリコン層のエッチング方法 | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| US6299788B1 (en) | Silicon etching process | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| US6531265B2 (en) | Method to planarize semiconductor surface | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPH08236506A (ja) | 半導体装置の製造方法 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| KR20020036255A (ko) | 반도체 소자의 미세 콘택 홀 형성방법 | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 | |
| KR0172293B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100525106B1 (ko) | 반도체 장치의 스토로지 노드 패턴 형성 방법 | |
| KR19990065142A (ko) | 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971209 |