JP2007103876A - エッチング方法およびエッチング装置 - Google Patents

エッチング方法およびエッチング装置 Download PDF

Info

Publication number
JP2007103876A
JP2007103876A JP2005295462A JP2005295462A JP2007103876A JP 2007103876 A JP2007103876 A JP 2007103876A JP 2005295462 A JP2005295462 A JP 2005295462A JP 2005295462 A JP2005295462 A JP 2005295462A JP 2007103876 A JP2007103876 A JP 2007103876A
Authority
JP
Japan
Prior art keywords
etching
gas
trench
hbr
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005295462A
Other languages
English (en)
Other versions
JP4488999B2 (ja
Inventor
Kazuo Takada
和男 高田
Yutaka Kudo
豊 工藤
Satoshi Tani
聡 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005295462A priority Critical patent/JP4488999B2/ja
Priority to TW094140811A priority patent/TWI266369B/zh
Priority to US11/288,105 priority patent/US20070080136A1/en
Publication of JP2007103876A publication Critical patent/JP2007103876A/ja
Priority to US12/054,095 priority patent/US8288287B2/en
Application granted granted Critical
Publication of JP4488999B2 publication Critical patent/JP4488999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

【課題】 高速エッチングレートを維持しつつ、トレンチ側壁面にえぐれや面荒れの無いトレンチエッチングを実現するためのエッチング方法を提供する。
【解決手段】 シリコン基板、または、シリコン酸化物誘電体層を含むシリコン基板に対して、SF6とO2からなる混合ガス、または、SF6、O2とSiF4からなる混合ガスに、その混合された総ガス流量の5%〜16%の範囲で水素を含有するガスを添加した混合ガスプラズマでシリコントレンチを形成して溝または穴を形成するプラズマエッチングを行う。
【選択図】 図1

Description

本発明は半導体デバイスのエッチング方法およびエッチング装置に関する。更に詳細にはトレンチ(溝または穴)のトレンチ壁部分のえぐれや表面荒れを防止するエッチング方法およびエッチング装置に関する。
近年のシリコン(Si)トレンチエッチングは自動車業界で注目を浴びているハイブリッド車対応用の車載用高耐圧IGBT(Insulated Gate Bipolar Transistor)デバイスなどの素子分離技術に用いられている。これは、半導体デバイスの素子分離領域に、ドライエッチングで深いトレンチを形成し、そのトレンチへCVD(Chemical Vaper Deposition)法等で絶縁膜を埋め込み、電気的に素子間を分離する方法である。
また、3次元実装技術としてもSiトレンチの応用が盛んであり、上記と同様に深いトレンチを形成するエッチングは共通の技術となっている。
これらのトレンチを形成する際の形状は、数10μm以上の深穴(または溝)形状が要求される為、スループット確保の為には、高速エッチングが必要となってくる。高速エッチングを実現する為のプラズマエッチング方法としては、塩素系ガスよりもSiとの反応性が高いフッ素系ガスが優位である。
特許文献1に記載のドライエッチング方法では、例えば、SF6/O2/SiF4(六弗化硫黄/酸素/4弗化シリコン)の混合ガス(総流量:24mL/min)にHBr(臭化水素)ガスを80〜150mL/min程度添加し、イオンエッチング効果を高めてトレンチ角度を90度近い形状に制御する方法が提供されている。
特許文献2に記載のドライエッチング方法では、約3μm以下の開口径または開口幅および約15μm以下の深さの加工と約3μm以上の開口径または開口幅および約20μm以上の深さの加工については、SF6,O2,SiF4の混合ガスによる混合ガスプラズマを用い、トレンチを形成するプロセスが提案されている。
特開平11−135489号公報 特開2004−87738号公報
しかしながら、上記従来技術のフッ素系ガス主体の高速エッチングでは、側壁保護効果が不十分となり、特に深いトレンチを形成する場合には、深さ方向のエッチング進行中に既にエッチングされた上層部の側壁保護が保たれなくなり、えぐれや表面荒れを生じるという問題がある。
つまり、上記特許文献1の従来技術では、トレンチ形成後の埋め込みを考慮した場合、若干のテ−パ形状が必要となる場合が多く、その場合は、イオン性が高いとトレンチテ−パ部へのイオン衝撃により、壁が損傷を受け、えぐれや表面荒れを生じる可能性があることについて配慮されておらず、イオン性が高いエッチング手法によるエッチングを実施している為、トレンチ内壁面に与えるイオン衝撃により、保護膜が損傷を受けやすく、結果的に側面のえぐれや荒れが生じるという課題が挙げられる。
また、上記特許文献2の従来技術では、アスペクト比率が高い低開口(3μm未満)および深穴(20μm以上)に対するエッチング方法については記載されておらず、アスペクト比が高い構造のトレンチに対してのエッチング方法が確立されていない為、深さ方向のエッチングが進行する過程において、エッチングが完了した上層部のトレンチ側壁面での側壁保護が不十分となり、エッチング終了過程において側壁荒れが生じるという課題が挙げられる。
本発明の目的は、高速エッチングレートを維持しつつ、トレンチ側壁面にえぐれや面荒れの無いトレンチエッチングを実現するためのエッチング方法およびエッチング装置を提供する事にある。
上記の目的を達成するため、本発明は、シリコン基板、または、シリコン酸化物誘電体層を含むシリコン基板に対して、SF6とO2からなる混合ガス、または、SF6、O2とSiF4からなる混合ガスに、その混合された総ガス流量の5%〜16%の範囲で水素を含有するガスを添加した混合ガスプラズマでシリコントレンチを形成して溝または穴を形成するプラズマエッチングを行うことを特徴とする。
本発明によれば、高速エッチングレートを維持したまま、すなわち、スループットを維持したままで、トレンチ形状、特に側面荒れの無い形状を提供する事ができる。また、トレンチ側壁面の保護には微量のH(水素)を含むガスを添加することにより達成される為、チャンバー内壁などに付着する反応副生成物の急激な増加は無視する事ができるため、チャンバー内はクリーンな状態を維持することができる。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
図1は、本発明の実施例1のプラズマを形成する手段にマイクロ波と磁界を利用した、マイクロ波プラズマエッチング装置を示している。
この装置ではエッチング処理室101にガス導入手段104から多孔構造の例えば、石英からなる透過窓105を介してエッチングガスが供給される。
また、マイクロ波発生器(図示しない)で発信されたマイクロ波を整合器106及び導波管107を通しマイクロ波導入窓108よりエッチング処理室101に輸送して前記エッチングガスをプラズマ化する。
高効率放電のため磁場発生用のソレノイドコイル109をエッチング処理室周辺に配置し、0.0875テスラの磁場をつくり電子サイクロトロン共鳴を用いて高密度プラズマを発生させる。エッチング処理室101には試料台103があり、この上に被処理基板102を設置して、マイクロ波により生成されたガスプラズマによりエッチングする。被処理物を設置する試料台103には高周波電源113が接続され、400kHzから13.56MHzの高周波バイアスを印加できる構造となっている。試料台103表面には、静電吸着電源110より直流電圧を印加することにより静電吸着力が発生し、被処理基板102が静電チャックにより、試料台103に吸着される。
また、試料台103の表面には溝が形成され、固定された被処理基板102裏面間で形成される流路(図示しない)に、冷却ガス供給口112からHe、Ar、O2等の冷却ガスを供給し、流路内を所定圧力に維持できる構造となっている。被処理基板102表面の温度上昇は、流路におけるガス伝熱と接触面からの熱伝導にて、試料台103表面へ熱伝達され、一定温度に維持される。被処理基板102を0℃以下の低温に冷却するため、試料台103内部に埋設された冷媒循環流路には、チラーユニット111により指定の低温に温度制御された冷媒が循環される。
被処理基板102の周囲には、セラミックスや石英製の絶縁カバー114が配置されている。なお、エッチング処理室101に導入されたエッチングガスは、エッチング完了後、図示しない排気ポンプ及び排気配管によりエッチング処理室101の外に排気される。
次に、本発明のSiエッチング方法の具体的な実施例を以下、説明する。
ここでは、前述のプラズマエッチング装置を使用し、SF6,O2,SiF4の混合ガスプラズマを主体としたプロセスにおける一例を示す。被処理基板102の詳細構造とエッチング後の状態を図2に示す。
図2(a)に示す通り、被処理基板202は、SiO2などからなるマスク材201でパターニングされたSi基板において、図2(b)に示すようにトレンチ開口部203のエッチングが進行する。このエッチングはエッチング処理室101に導入されたSF6とO2ガスが、それぞれSi、S、F、Oのイオン及びラジカルに解離し、被処理基板202表面との反応とともにSiFやSiOを生成する。この反応過程で発生したSiF、およびSiF4ガスの解離で発生したSiFが、トレンチ開口部203内のエッチングを牽引する。
一方、トレンチ開口部203内のエッチングの進行と同時に、適度なSiOが側壁保護膜として形成され、Fラジカルによる等方的エッチングを抑制し、異方性・高速エッチングが可能となっている。また、SF6とO2ガスの混合ガスプラズマで基板のシリコンとの反応によって生成したSiOが、比較的薄くチャンバー内壁に形成される為、付着物の剥離による異物発生が少なく、ウエット周期を長くできる利点もある。
また、上述の説明では混合ガスとしてSiF4の含有を必須としたが、側壁保護膜として適度なSiOが形成されればSF6とO2ガスでも本発明は達成される。
図2(b)に示す通り、トレンチ深さが比較的浅い場合(エッチング時間が短い場合)は、トレンチ側壁への損傷が無く、本プロセスにおいても問題なく、エッチングする事が可能であるが、図2(c)に示す通り、更に深くエッチングを行うと、深さ方向のエッチング進行と同時に側壁保護が不十分となり、結果的に側壁荒れ204が発生してしまう。
本プロセスにおいて、このようなSi表面の損傷204を低減するには、エッチャントであるフッ素ラジカル量を減少させる事で抑制できるが、その場合、深さ方向に対するエッチングも抑制されてしまう為、エッチレート低下やエッチストップが発生する。
ここで、本発明にかかるプラズマエッチング方法の処理の一例を、図3にて説明する。
図3は、前述のエッチング条件に対し、HBr(臭化水素)を添加した場合のトレンチエッチング結果を示す。この場合の例として、SF6:150mL/min、O2:30mL/min、SiF4:200mL/minの混合ガスにHBrを30mL/min添加することにより、Siトレンチの側面荒れ204が抑制できた。ここで、HBrの添加流量は総ガス流量の約8%である。
図3(a)は、HBr添加流量(mL/min)に対するSiエッチング量(μm)であるSiトレンチエッチング量依存性を示す図である。HBr添加流量の比較的少ない場合(0〜50mL/min)には、HBrの添加の影響は少なく、Siエッチング量は、略一定値(100μm程度)を示して、エッチングレートを維持することが可能であるが、HBr添加流量が50mL/minを超えると、HBr添加流量が増えるに従って、Siエッチング量が低下していき、HBr添加流量が60mL/minを超えた値になると、エッチング速度は、約2割を越えた値での減少を示し、この状態では、本発明の目的とするエッチングレートを維持しながら、Siトレンチの側面荒れを抑制するという目的は達成されないものとなる。
このHBr添加流量に対するSiエッチング量(μm)であるSiトレンチエッチング量依存性は、HBr以外のHI,HCl,H2,H2O,NH3などの水素を含有するガスでも、同様の傾向を示し、前記水素を含有するガスを、Ar、He、N2で希釈して添加されたガス、または、予め、前述のガスにより希釈されたガスであっても同様である。希釈されたガスの場合には、希釈前の水素を含有するガスの量を添加量として考慮する。
上記のエッチングレートを維持しながら、Siトレンチの側面荒れを抑制することが実行上達成できなくなる60mL/minのHBrの添加量は、SF6:150mL/min、O2:30mL/min、SiF4:200mL/minの混合ガスの380mL/minに対して、約16%に相当している。
図3(b)は、HBr添加流量(mL/min)に対するSi側壁の荒れ量(nm)であるSiトレンチ側壁荒れ量依存性を示す図である。
HBr添加流量の少ない場合(〜0mL/min)には、Si側壁には、約140nmの荒れ量が発生しているが、HBrの添加により荒れ量が低減し、HBr添加流量が20mL/minとなると、荒れ量は約15nmとなり、HBrの添加の無い場合と比較して、Siトレンチ側壁荒れ量の大幅な削減効果を奏する。20mL/minのHBr添加流量は、混合ガスの380mL/minに対して、約5%に相当している。
HBr添加流量を、約5%を超えて、更に、増やすと、Siトレンチ側壁荒れ量は減少して実質的に、Siトレンチ側壁荒れが発生しない状態が続く。
更に、HBrの添加量を増やすと、徐々に、Siトレンチ側壁荒れが増加する。HBrの添加量が約60mL/min(混合ガスの約16%)でも、わずかのSiトレンチ側壁荒れが発生するが、この程度なら実用上問題ない範囲である。
HBrの添加量が約60mL/minを超えると相当量のSiトレンチ側壁荒れが発生し、問題となる。さらに、HBrの添加量が約80mL/min(混合ガスの約21%)の状態では、許容値を超えた相当量のSiトレンチ側壁荒れが発生し、エッチングレートを維持しながらSiトレンチの側面荒れを抑制することはできない。このSiトレンチ側壁荒れの増加の原因は、エッチングに寄与するラジカル種(ここではフッ素など)が余剰となり、結果的にSiトレンチ側壁面などに反応してしまう現象が起き、その結果、側壁荒れが増えることによるものと考えられる。
HBr添加流量に対するSi側壁の荒れ量(nm)であるSiトレンチ側壁荒れ量依存性は、HBr以外のHI,HCl,H2,H2O,NH3などの水素を含有するガスでも、同様の傾向を示し、前記水素を含有するガスを、Ar、He、N2で希釈して添加されたガス、または、予め、前述のガスにより希釈されたガスであっても同様である。希釈されたガスの場合には、希釈前の水素を含有するガスの量を添加量として考慮する。
図3(c)は、HBr添加流量に対するマスク選択比である対マスク選択依存性を示す。ここで、マスク選択比とは、被エッチング材(ここではシリコン)とマスクとなる材料(ここではSiO2)のエッチングレート比を意味している。エッチングに際しては、いかにマスク材を削らずに、被エッチング材をエッチングするかが重要であり、極端な場合、マスク選択比が悪いと、被エッチング材の目標のエッチング量を達成する前にマスクが消滅してしまい、エッチングが成立しないこともあり、エッチング時には、高いマスク選択比を確保することが必要になる。
図3(c)を参照すると、HBr添加流量に応じて、マスク選択比が徐々に減少していく。混合ガスに対して、HBr添加流量が約5%から約16%の範囲では、充分に高いマスク選択比を示している。
HBr添加流量に対するマスク選択比である対マスク選択依存性は、HBr以外の、HI,HCl,H2,H2O,NH3などの水素を含有するガスでも、前記水素を含有するガスを、Ar、He、N2で希釈して添加されたガス、または、予め、前述のガスにより希釈されたガスであっても同様である。
上述したように、図3よりHBrの添加比率が5%以下の場合には、Si側壁荒れ抑制に効果が得られないことが判った。これは、側壁保護効果のあるデポ性反応性生物の供給が不足している状況にあると考えられる。また、添加量が16%以上の場合には、側壁保護効果が得られるはずの反応性生物の生成が過剰となり、深さ方向へのエッチングを阻害する現象が見られた。その結果、徐々にSiのレート低下が見られると同時に対マスク選択比の低下が伴った。また、深さ方向へのレート低下により、Br系のエッチャントも余剰となり、保護されていたはずの側壁への反応が再び始まる為、Si側壁荒れが進行した。これらの結果より、HBrの添加比率は5%〜16%程度が適正であると言える。
図4は、前述のエッチング形状を示す一例である。アスペクト比が比較的小さい構造(被処理基板202に形成されるトレンチ開口部203の径に対する深さの比であるアスペクト比が5程度)では、図4(a)に示す通り、トレンチ側壁に面荒れの無いエッチング形状を得る事が出来た。また、図4(b)に示す通り、アスペクト比が大きい構造(被処理基板202に形成されるトレンチ開口部203の径に対する深さの比であるアスペクト比が7程度)においても、エッチングストップなどの弊害が発生せず、トレンチ側壁に面荒れが無いエッチング形状を得る事が出来た。
また、本発明にかかるプラズマエッチング方法では、電極温度の低温化を併用することにより、生成されたデポ成分の付着確率を向上できるため、常温以上の温度領域でのエッチングに比べて、トレンチ側壁への保護膜となる反応副生成物の希薄な条件下でも保護膜が確保され、側面荒れの無いエッチングが可能となったと考えられる。
表1に示すプロセス条件は、図1の有磁場マイクロ波プラズマエッチング装置で使用される代表的なエッチング条件である。ここで示されるプロセス条件は、本発明にて適正化された条件であり、ヘリコン波エッチング装置、誘導結合型エッチング装置、容量結合型エッチング装置、有磁場RIE装置など他のエッチング装置とは、個々のプロセスファクターの最適値においては、多少異なるものである。
Figure 2007103876
しかし、トレンチエッチングにおける側壁面の面荒れを抑制する方法については、この装置に限定して使用されるものではなく、他のエッチング装置にも適用することが可能である。エッチングプロセスに携わるものであれば、ここに提示したプロセス条件を元に、前記他の装置を最適条件に調整し、順応させることは容易な事である。
本発明のマイクロ波プラズマエッチング装置を示す図である。 従来法によるSi基板の側壁に発生する面荒れを示す図である。 本発明で得られたHBr添加による依存性を示す図である。 本発明で得られたエッチング形状を示す図である。
符号の説明
101 エッチング処理室
102 被処理基板
103 試料台
104 ガス導入手段
105 透過窓
106 整合器
107 導波管
108 マイクロ波導入窓
109 ソレノイドコイル
110 静電吸着電源
111 チラーユニット
112 冷却ガス供給口
113 高周波電源
114 絶縁カバー
201 マスク材
202 被処理基板
203 トレンチ開口部
204 トレンチ側壁の面荒れ層

Claims (10)

  1. SF6とO2からなる混合ガス、または、SF6、O2とSiF4からなる混合ガスに、その混合された総ガス流量の5%〜16%の範囲で水素を含有するガスを添加した混合ガスにより生成したプラズマでシリコン基板、または、シリコン酸化物誘電体層を含むシリコン基板にトレンチ(溝または穴)を形成することを特徴とする形成するエッチング方法。
  2. 請求項1に記載のエッチング方法において、
    前記水素を含有するガスは、HBr,HI,HCl,H2,H2O,NH3であることを特徴とするエッチング方法。
  3. 請求項1に記載のエッチング方法において、
    前記水素を含有するガスは、HBr,HI,HCl,H2,H2O,NH3であり、これらのガスを、Ar、He、N2で希釈して添加されたガス、または、予め、前述のガスにより希釈されたガスであることを特徴とするエッチング方法。
  4. 請求項1に記載のエッチング方法において、
    前記水素を含有するガスは、炭素やフッ素を含まないことを特徴とするエッチング方法。
  5. 請求項1に記載のエッチング方法において、前記シリコン基板、または、シリコン酸化物誘電体層を含むシリコン基板が設置される試料台の温度が0℃以下に制御されていることを特徴とするエッチング方法。
  6. SF6とO2からなる混合ガス、または、SF6、O2とSiF4からなる混合ガスに、その混合された総ガス流量の5%〜16%の範囲で水素を含有するガスを添加した混合ガスを供給するガス供給部及びシリコン基板、または、シリコン酸化物誘電体層を含むシリコン基板を設置する試料台を備え、
    前記混合ガスにより生成したプラズマでシリコン基板、または、シリコン酸化物誘電体層を含むシリコン基板にトレンチ(溝または穴)を形成することを特徴とするエッチング装置。
  7. 請求項6に記載のエッチング装置において、
    前記水素を含有するガスは、HBr,HI,HCl,H2,H2O,NH3であることを特徴とするエッチング装置。
  8. 請求項6に記載のエッチング装置において、
    前記水素を含有するガスは、HBr,HI,HCl,H2,H2O,NH3であり、これらのガスを、Ar、He、N2で希釈して添加されたガス、または、予め、前述のガスにより希釈されたガスであることを特徴とするエッチング装置。
  9. 請求項6に記載のエッチング装置において、
    前記水素を含有するガスは、炭素やフッ素を含まないことを特徴とするエッチング装置。
  10. 請求項6に記載のエッチング装置において、
    前記試料台の温度が0℃以下に制御されていることを特徴とするエッチング装置。
JP2005295462A 2005-10-07 2005-10-07 エッチング方法およびエッチング装置 Active JP4488999B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005295462A JP4488999B2 (ja) 2005-10-07 2005-10-07 エッチング方法およびエッチング装置
TW094140811A TWI266369B (en) 2005-10-07 2005-11-21 Etching method and etching device
US11/288,105 US20070080136A1 (en) 2005-10-07 2005-11-29 Etching method and etching equipment
US12/054,095 US8288287B2 (en) 2005-10-07 2008-03-24 Etching method and etching equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005295462A JP4488999B2 (ja) 2005-10-07 2005-10-07 エッチング方法およびエッチング装置

Publications (2)

Publication Number Publication Date
JP2007103876A true JP2007103876A (ja) 2007-04-19
JP4488999B2 JP4488999B2 (ja) 2010-06-23

Family

ID=37910257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005295462A Active JP4488999B2 (ja) 2005-10-07 2005-10-07 エッチング方法およびエッチング装置

Country Status (3)

Country Link
US (2) US20070080136A1 (ja)
JP (1) JP4488999B2 (ja)
TW (1) TWI266369B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100105725A (ko) * 2007-12-21 2010-09-29 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
WO2011068029A1 (ja) * 2009-12-01 2011-06-09 東京エレクトロン株式会社 半導体装置の製造方法
KR20110084408A (ko) * 2008-10-23 2011-07-22 램 리써치 코포레이션 플라즈마 강화된 산화를 이용하여 패시베이션을 갖는 실리콘 에칭
WO2011115008A1 (ja) * 2010-03-16 2011-09-22 株式会社 アルバック エッチング方法及びエッチング装置
WO2013051282A1 (ja) * 2011-10-06 2013-04-11 東京エレクトロン株式会社 半導体装置の製造方法
JP2014150149A (ja) * 2013-01-31 2014-08-21 Ulvac Japan Ltd エッチング方法及びエッチング装置
US9018098B2 (en) 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
JP2016171171A (ja) * 2015-03-12 2016-09-23 新日鐵住金株式会社 炭化珪素単結晶基板の製造方法
JP2017162999A (ja) * 2016-03-09 2017-09-14 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP2017228580A (ja) * 2016-06-20 2017-12-28 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
JP2021052039A (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体
WO2021188180A1 (en) * 2020-03-16 2021-09-23 Tokyo Electron Limited Sidewall protection layer formation for substrate processing
JP7438529B2 (ja) 2020-03-05 2024-02-27 サムコ株式会社 上部にテーパ形状を持つ、深堀構造を有するシリコン基板の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9338871B2 (en) 2010-01-29 2016-05-10 Applied Materials, Inc. Feedforward temperature control for plasma processing apparatus
US8916793B2 (en) 2010-06-08 2014-12-23 Applied Materials, Inc. Temperature control in plasma processing apparatus using pulsed heat transfer fluid flow
CN102259875B (zh) * 2010-05-25 2013-04-03 中国科学院微电子研究所 一种发光多孔硅的制备方法
US10274270B2 (en) 2011-10-27 2019-04-30 Applied Materials, Inc. Dual zone common catch heat exchanger/chiller
US9299574B2 (en) 2013-01-25 2016-03-29 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US8987139B2 (en) 2013-01-29 2015-03-24 Applied Materials, Inc. Method of patterning a low-k dielectric film
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing
CN104134611B (zh) * 2013-05-03 2017-09-29 无锡华润上华半导体有限公司 硅释放工艺
CN108028197A (zh) 2015-09-30 2018-05-11 株式会社电装 半导体装置的制造方法
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267246A (ja) * 1992-03-24 1993-10-15 Fujitsu Ltd 半導体装置の製造方法
JPH08321484A (ja) * 1995-05-24 1996-12-03 Nec Corp 半導体装置の製造方法
JP2005150399A (ja) * 2003-11-14 2005-06-09 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751265A (en) * 1980-09-10 1982-03-26 Hitachi Ltd Microwave plasma etching device
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
EP0565212A2 (en) * 1986-12-19 1993-10-13 Applied Materials, Inc. Iodine etch process for silicon and silicides
JPS6432627A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Low-temperature dry etching method
JP2734915B2 (ja) * 1992-11-18 1998-04-02 株式会社デンソー 半導体のドライエッチング方法
US5599743A (en) * 1994-04-07 1997-02-04 Matsushita Electronics Corporation Method of manufacturing a semiconductor device
US20010045354A1 (en) * 1997-06-02 2001-11-29 Yiqiong Wang Method of etching high aspect ratio openings in silicon
US6127278A (en) * 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
JP3331979B2 (ja) 1997-08-29 2002-10-07 株式会社デンソー 半導体のエッチング方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6071793A (en) * 1998-02-02 2000-06-06 Chartered Semiconductor Manufacturing Ltd. Locos mask for suppression of narrow space field oxide thinning and oxide punch through effect
JP3920015B2 (ja) * 2000-09-14 2007-05-30 東京エレクトロン株式会社 Si基板の加工方法
JP4504684B2 (ja) * 2001-12-27 2010-07-14 東京エレクトロン株式会社 エッチング方法
JP2004087738A (ja) 2002-08-26 2004-03-18 Tokyo Electron Ltd Siエッチング方法
US20040256353A1 (en) * 2003-04-24 2004-12-23 Tokyo Electron Limited Method and system for deep trench silicon etch
US20050029221A1 (en) * 2003-08-09 2005-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench etching using HDP chamber
US7405162B2 (en) * 2004-09-22 2008-07-29 Tokyo Electron Limited Etching method and computer-readable storage medium
US7416676B2 (en) * 2005-02-16 2008-08-26 Tokyo Electron Limited Plasma etching method and apparatus, control program for performing the etching method, and storage medium storing the control program
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267246A (ja) * 1992-03-24 1993-10-15 Fujitsu Ltd 半導体装置の製造方法
JPH08321484A (ja) * 1995-05-24 1996-12-03 Nec Corp 半導体装置の製造方法
JP2005150399A (ja) * 2003-11-14 2005-06-09 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508431A (ja) * 2007-12-21 2011-03-10 ラム リサーチ コーポレーション シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング
KR20100105725A (ko) * 2007-12-21 2010-09-29 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
KR101588909B1 (ko) 2007-12-21 2016-02-12 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
US9865472B2 (en) 2007-12-21 2018-01-09 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
JP2013243379A (ja) * 2007-12-21 2013-12-05 Lam Research Corporation シリコン層にフィーチャーをエッチングする方法およびその装置
US8598037B2 (en) 2008-10-23 2013-12-03 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
KR101711671B1 (ko) * 2008-10-23 2017-03-02 램 리써치 코포레이션 플라즈마 강화된 산화를 이용하여 패시베이션을 갖는 실리콘 에칭
KR20110084408A (ko) * 2008-10-23 2011-07-22 램 리써치 코포레이션 플라즈마 강화된 산화를 이용하여 패시베이션을 갖는 실리콘 에칭
JP2012507144A (ja) * 2008-10-23 2012-03-22 ラム リサーチ コーポレーション プラズマ助長酸化を使用したパッシベーションを伴うシリコンエッチング方法及び装置
US9018098B2 (en) 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
US8716144B2 (en) 2009-12-01 2014-05-06 Tokyo Electron Limited Method for manufacturing semiconductor device
JP2011119359A (ja) * 2009-12-01 2011-06-16 Tokyo Electron Ltd 半導体装置の製造方法
WO2011068029A1 (ja) * 2009-12-01 2011-06-09 東京エレクトロン株式会社 半導体装置の製造方法
JPWO2011115008A1 (ja) * 2010-03-16 2013-06-27 株式会社アルバック エッチング方法及びエッチング装置
WO2011115008A1 (ja) * 2010-03-16 2011-09-22 株式会社 アルバック エッチング方法及びエッチング装置
JP2013084695A (ja) * 2011-10-06 2013-05-09 Tokyo Electron Ltd 半導体装置の製造方法
WO2013051282A1 (ja) * 2011-10-06 2013-04-11 東京エレクトロン株式会社 半導体装置の製造方法
JP2014150149A (ja) * 2013-01-31 2014-08-21 Ulvac Japan Ltd エッチング方法及びエッチング装置
JP2016171171A (ja) * 2015-03-12 2016-09-23 新日鐵住金株式会社 炭化珪素単結晶基板の製造方法
JP2017162999A (ja) * 2016-03-09 2017-09-14 パナソニックIpマネジメント株式会社 素子チップの製造方法
KR102199233B1 (ko) * 2016-06-20 2021-01-06 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 반도체 제조 장치
CN107527791A (zh) * 2016-06-20 2017-12-29 东京毅力科创株式会社 半导体装置的制造方法和半导体制造装置
KR20170142926A (ko) * 2016-06-20 2017-12-28 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 반도체 제조 장치
US10529559B2 (en) 2016-06-20 2020-01-07 Tokyo Electron Limited Method of manufacturing semiconductor device, and semiconductor manufacturing apparatus
JP2017228580A (ja) * 2016-06-20 2017-12-28 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
CN107527791B (zh) * 2016-06-20 2021-10-26 东京毅力科创株式会社 半导体装置的制造方法和半导体制造装置
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
JP2021052039A (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体
JP7349861B2 (ja) 2019-09-24 2023-09-25 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体
JP7438529B2 (ja) 2020-03-05 2024-02-27 サムコ株式会社 上部にテーパ形状を持つ、深堀構造を有するシリコン基板の製造方法
WO2021188180A1 (en) * 2020-03-16 2021-09-23 Tokyo Electron Limited Sidewall protection layer formation for substrate processing
US11232954B2 (en) 2020-03-16 2022-01-25 Tokyo Electron Limited Sidewall protection layer formation for substrate processing

Also Published As

Publication number Publication date
TWI266369B (en) 2006-11-11
US20070080136A1 (en) 2007-04-12
TW200715400A (en) 2007-04-16
US20080176409A1 (en) 2008-07-24
US8288287B2 (en) 2012-10-16
JP4488999B2 (ja) 2010-06-23

Similar Documents

Publication Publication Date Title
JP4488999B2 (ja) エッチング方法およびエッチング装置
CN108475695B (zh) 制造用于半导体应用的环绕式水平栅极器件的纳米线的方法
JP4554461B2 (ja) 半導体装置の製造方法
JP4593402B2 (ja) エッチング方法およびエッチング装置
US7226868B2 (en) Method of etching high aspect ratio features
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
JP3527901B2 (ja) プラズマエッチング方法
JP4653603B2 (ja) プラズマエッチング方法
US20060021704A1 (en) Method and apparatus for etching Si
TW201335991A (zh) 電漿蝕刻方法
US9224616B2 (en) Etching method and plasma processing apparatus
KR102280572B1 (ko) 플라즈마 처리 방법
WO2005055303A1 (ja) プラズマエッチング方法
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
JP6579786B2 (ja) プラズマエッチング方法
JP4577328B2 (ja) 半導体装置の製造方法
TWI512826B (zh) Dry etching method
KR20210023738A (ko) 에칭 방법 및 기판 처리 장치
TWI792230B (zh) 基片的低溫蝕刻方法及其裝置
JP4994161B2 (ja) メタルゲートのドライエッチング方法
JP2008010692A (ja) ドライエッチング方法
JP6871550B2 (ja) エッチング装置
JP2024007355A (ja) SiC半導体におけるトレンチプロファイル角度の制御
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체
JP2021125513A (ja) 酸化物半導体膜のエッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4488999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350