KR102199233B1 - 반도체 장치의 제조 방법 및 반도체 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR102199233B1
KR102199233B1 KR1020170077156A KR20170077156A KR102199233B1 KR 102199233 B1 KR102199233 B1 KR 102199233B1 KR 1020170077156 A KR1020170077156 A KR 1020170077156A KR 20170077156 A KR20170077156 A KR 20170077156A KR 102199233 B1 KR102199233 B1 KR 102199233B1
Authority
KR
South Korea
Prior art keywords
gas
film
etching
silicon
concave portion
Prior art date
Application number
KR1020170077156A
Other languages
English (en)
Other versions
KR20170142926A (ko
Inventor
미츠히로 오카다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170142926A publication Critical patent/KR20170142926A/ko
Application granted granted Critical
Publication of KR102199233B1 publication Critical patent/KR102199233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01111—Halogens

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 실리콘을 함유하는 성막 가스를 표면에 오목부가 형성된 피처리체에 공급하여, 오목부 내를 실리콘으로 충전해서 실리콘층을 형성함에 있어서, 상기 실리콘층에서의 보이드의 함유나 심의 형성을 방지할 수 있는 기술을 제공하는 것이다. 성막 가스를 피처리체(웨이퍼(W))에 공급하여, 상기 피처리체의 표면의 오목부(42) 내에 실리콘막(44)을 형성한다. 이어서, 실리콘막(44)을 에칭하기 위한 할로겐 가스와, 상기 할로겐 가스에 의한 에칭 후의 실리콘막(44)의 표면의 거칠음을 억제하기 위한 거칠음 억제 가스를 포함하는 처리 가스를 상기 피처리체에 공급하고, 열에너지를 부여해서 활성화하여, 상기 오목부(42)의 측벽에 형성된 상기 실리콘막(44)을 에칭해서 상기 오목부(42)의 개구 폭을 확장한다. 그러한 후, 성막 가스를 상기 피처리체에 공급하여, 상기 오목부(42) 내에 잔류한 상기 실리콘막 상에 실리콘을 퇴적시켜, 상기 실리콘을 충전한다.

Description

반도체 장치의 제조 방법 및 반도체 제조 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR MANUFACTURING APPARATUS}
본 발명은, 실리콘을 함유하는 성막 가스를 피처리체에 공급하여, 당해 피처리체의 표면에 형성된 오목부 내에 실리콘을 충전하는 기술에 관한 것이다.
예를 들어 반도체 장치의 논리 소자를 형성하기 위해서, 기판인 반도체 웨이퍼(이하, 웨이퍼라고 기재함)의 표면에 실리콘을 포함하는 성막 가스를 공급함으로써, 당해 웨이퍼의 표면에 있어서 하방을 향해서 형성된 오목부 내에 실리콘을 충전함으로써 실리콘층을 형성하는 처리가 행하여지는 경우가 있다.
상기 오목부에 대해서, 내측의 측벽의 정상부가 부풀어 올라, 오목부 내에서의 상부측의 개구 폭이, 하부측의 개구 폭에 비해 작아지도록 형성되어 있는 경우가 있다. 그러한 형상의 오목부에 대하여 상기 성막 가스를 비교적 오래 공급하면, 오목부 내에의 실리콘의 충전이 종료되기 전에 오목부의 상부가 폐색됨으로써, 오목부 내에 형성되는 실리콘층에는 보이드가 포함되어버릴 우려가 있으므로, DED(Deposition Etch Deposition)라고 불리는 방식으로, 오목부에의 실리콘의 충전이 행하여지는 경우가 있다. 이 방식에서는, 1회째의 성막 가스의 공급에 의한 성막 처리, 에칭 가스의 공급에 의한 에칭 처리, 2회째의 성막 가스의 공급에 의한 성막 처리가, 이 순서대로 행하여진다. 또한, 특허문헌 1에는, 염소 가스 및 브롬화 수소 가스의 혼합 가스인 에칭 가스를 플라즈마화하여, 웨이퍼 표면의 실리콘을 에칭하는 처리에 대해서 기재되어 있다.
일본 특허 제3093445호(단락 0022)
상기 DED 방식에 대해서 더욱 상세하게 설명하면, 1회째의 성막 처리는 상기 오목부의 상부의 폐색이 일어나기 전에 종료하여, 오목부 내에 실리콘막이 형성된 상태로 한다. 계속되는 에칭 처리는, 오목부 내의 상부측의 개구 폭이 확대되고, 또한 오목부 내에 실리콘막이 잔류하도록 행하여진다. 이렇게 에칭이 행하여진 후의 2회째의 성막 처리에서는, 상기 보이드의 형성이 억제되면서, 오목부 내에 실리콘이 충전된다.
상기와 같은 에칭 처리를 행하기 위해서, 에칭 가스로서는 오목부의 하방측에 달하기 전에 오목부의 상부측에서 실리콘막과 반응하도록, 실리콘에 대하여 반응성이 비교적 큰 가스, 예를 들어 염소 가스가 사용된다. 그러나, 이 염소 가스에 의한 에칭을 행함으로써, 실리콘막의 표면의 거칠음이 비교적 커진다. 발명의 실시 형태의 항목에서 상세하게 설명하므로, 여기에서는 간단하게 설명하면, 그와 같이 거칠음이 비교적 큰 실리콘막의 표면에, 2회째의 성막 처리 시에 실리콘이 퇴적되면, 오목부 내에 형성되는 실리콘층에는 미소한 보이드가 포함되거나, 심이 형성되어버릴 우려가 있다. 그리고, 이 실리콘층을 이방성 에칭함에 있어서, 보이드나 심이 형성된 개소는 다른 개소보다도 실리콘의 밀도가 낮기 때문에 에칭이 크게 진행되어버린다.
본 발명은, 실리콘을 함유하는 성막 가스를 표면에 오목부가 형성된 피처리체에 공급하여, 오목부 내를 실리콘으로 충전해서 실리콘층을 형성함에 있어서, 당해 실리콘층에서의 보이드의 함유나 심의 형성을 방지할 수 있는 기술을 제공한다.
본 발명의 반도체 장치의 제조 방법은, 실리콘을 함유하는 성막 가스를 피처리체에 공급하여, 상기 피처리체의 표면에 형성된 오목부 내에 실리콘막을 형성하는 공정과,
이어서, 상기 실리콘막을 에칭하기 위한 할로겐 가스와, 상기 할로겐 가스에 의한 에칭 후의 상기 실리콘막의 표면의 거칠음을 억제하기 위한 거칠음 억제 가스를 포함하는 처리 가스를 상기 피처리체에 공급하는 공정과,
상기 처리 가스에 열에너지를 부여해서 활성화하여, 상기 오목부의 측벽에 형성된 상기 실리콘막을 에칭해서 상기 오목부의 개구 폭을 확장하는 에칭 공정과,
그러한 후, 상기 성막 가스를 상기 피처리체에 공급하여, 상기 오목부 내에 잔류한 상기 실리콘막 상에 실리콘을 퇴적시켜 상기 오목부 내에 실리콘을 충전하는 공정,
을 포함한다.
본 발명의 반도체 제조 장치는, 피처리체를 수납하는 진공 용기와,
상기 피처리체를 가열하는 가열부와,
상기 진공 용기 내에 실리콘을 함유하는 성막 가스를 공급하는 성막 가스 공급부와,
상기 진공 용기 내에 실리콘막을 에칭하기 위한 할로겐 가스를 공급하는 에칭 가스 공급부와,
상기 할로겐 가스에 의한 에칭 후의 상기 실리콘막의 표면의 거칠음을 억제하기 위한 거칠음 억제 가스를 공급하는 거칠음 억제 가스 공급부와,
상기 성막 가스를 상기 피처리체에 공급하여, 상기 피처리체의 표면에 형성된 오목부 내에 실리콘막을 형성하는 스텝과, 이어서 상기 할로겐 가스와 상기 거칠음 억제 가스를 포함하는 처리 가스를 상기 피처리체에 공급하는 스텝과, 상기 처리 가스에 열에너지를 부여해서 활성화하여, 상기 오목부의 측벽에 형성된 상기 실리콘막을 에칭해서 상기 오목부의 개구 폭을 확장하는 에칭 스텝과, 그러한 후, 상기 성막 가스를 상기 피처리체에 공급하여, 상기 오목부 내에 잔류한 상기 실리콘막 상에 실리콘을 퇴적시켜 상기 오목부 내에 실리콘을 충전하는 스텝을 실시하도록 제어 신호를 출력하는 제어부,
를 포함한다.
본 발명에 따르면, 에칭 가스인 할로겐 가스와 에칭 후의 막의 표면을 평탄화하기 위한 거칠음 억제 가스를 포함하는 처리 가스에 열에너지를 공급하여, 피처리체의 오목부 내에 형성된 실리콘막의 에칭을 행한 후, 성막 가스를 공급해서 잔류한 실리콘막 상에 실리콘을 퇴적시켜 오목부 내에 실리콘을 충전한다. 그에 의해, 당해 오목부 내에서 성장하는 실리콘막의 표면의 평탄성을 높게 할 수 있다. 그 결과, 이 실리콘막으로부터 형성되는 실리콘층이 보이드를 포함하거나, 당해 실리콘층에 심이 형성되거나 하는 것을 억제할 수 있다.
도 1은 본 발명의 반도체 제조 장치에 관한 종형 열처리 장치의 종단 측면도이다.
도 2는 상기 종형 열처리 장치에 의해 처리되는 웨이퍼의 종단 측면도이다.
도 3은 상기 종형 열처리 장치에 의해 처리되는 웨이퍼의 종단 측면도이다.
도 4는 상기 종형 열처리 장치에 의해 처리되는 웨이퍼의 종단 측면도이다.
도 5는 상기 종형 열처리 장치에 의해 처리되는 웨이퍼의 종단 측면도이다.
도 6은 상기 종형 열처리 장치에 의해 처리되는 웨이퍼의 종단 측면도이다.
도 7은 상기 종형 열처리 장치에 의해 처리되는 웨이퍼의 종단 측면도이다.
도 8은 비교예의 처리를 받은 웨이퍼의 종단 측면도이다.
도 9는 비교예의 처리를 받은 웨이퍼의 종단 측면도이다.
도 10은 비교예의 처리를 받은 웨이퍼의 종단 측면도이다.
도 11은 평가 시험의 결과를 나타내는 그래프도이다.
도 12는 평가 시험의 결과를 나타내는 그래프도이다.
도 13은 평가 시험의 결과를 나타내는 그래프도이다.
본 발명에 따른 반도체 제조 장치의 일 실시 형태인 종형 열처리 장치(1)에 대해서, 도 1의 종단 측면도를 참조하면서 설명한다. 이 종형 열처리 장치(1)는, 반도체 장치의 논리 소자를 기판인 웨이퍼(W)에 형성하기 위해서, 배경기술의 항목 및 발명이 해결하고자 하는 과제의 항목에서 설명한 DED를 행한다. 즉, 성막 처리 및 에칭 처리를 웨이퍼(W)에 대하여 행한다. 이 성막 처리는, 열 CVD(Chemical Vapor Deposition)에 의한 처리이며, 에칭 처리는 에칭 가스에 열에너지를 공급해서 행하여지는 반응성 가스 에칭이다.
종형 열처리 장치(1)는, 길이 방향이 수직 방향으로 향해진 대략 원통 형상의 진공 용기인 반응관(11)을 구비하고 있다. 반응관(11)은, 내부관(12)과, 당해 내부관(12)을 덮음과 함께 내부관(12)과 일정한 간격을 갖도록 형성된 천장이 있는 외부관(13)으로 구성된 이중관 구조를 갖는다. 내부관(12) 및 외부관(13)은, 내열 재료, 예를 들어 석영에 의해 형성되어 있다.
외부관(13)의 하방에는, 통 형상으로 형성된 스테인리스강(SUS)으로 이루어지는 매니폴드(14)가 배치되어 있다. 매니폴드(14)는, 외부관(13)의 하단과 기밀하게 접속되어 있다. 또한, 내부관(12)은, 매니폴드(14)의 내벽으로부터 돌출됨과 함께, 매니폴드(14)와 일체로 형성된 지지 링(15)에 지지되어 있다.
매니폴드(14)의 하방에는 덮개(16)가 배치되고, 보트 엘리베이터(10)에 의해 덮개(16)는 상승 위치와, 하강 위치와의 사이에서 승강 가능하게 구성된다. 도 1에서는, 상승 위치에 위치하는 상태의 덮개(16)를 나타내고 있고, 이 상승 위치에서 덮개(16)는, 매니폴드(14)의 하방측의 반응관(11)의 개구부(17)를 폐쇄하여, 당해 반응관(11) 내를 기밀하게 한다. 덮개(16)에는, 예를 들어 석영으로 이루어지는 웨이퍼 보트(3)가 적재되어 있다. 웨이퍼 보트(3)는, 피처리체인 다수매의 웨이퍼(W)를, 수직 방향으로 소정의 간격을 두고 수평으로 유지 가능하게 구성되어 있다. 반응관(11)의 주위에는, 반응관(11)을 둘러싸도록 단열체(18)가 설치되고, 그 내벽면에는, 예를 들어 가열부인 저항 발열체로 이루어지는 히터(19)가 설치되어 있어, 반응관(11) 내를 가열할 수 있다.
매니폴드(14)에 있어서, 상기 지지 링(15)의 하방측에는, 처리 가스 도입관(21) 및 퍼지 가스 도입관(31)이 삽입 관통되고, 각 가스 도입관(21, 31)의 하류 단은, 내부관(12) 내의 웨이퍼(W)에 가스를 공급할 수 있도록 배치되어 있다. 예를 들어 처리 가스 도입관(21)의 상류측은 분기해서 분기로(22A 내지 22E)를 형성하고, 분기로(22A 내지 22E)의 각 상류단은, 디이소프로필아미노실란(DIPAS) 가스의 공급원(23A), 디실란(Si2H6) 가스의 공급원(23B), 모노아미노실란(SiH4) 가스의 공급원(23C), 염소(Cl2) 가스의 공급원(23D), 브롬화 수소(HBr) 가스의 공급원(23E)에 접속되어 있다. 그리고, 분기로(22A 내지 22E)에는, 각각 가스 공급 기구(24A 내지 24E)가 개재하여 설치되어 있다. 가스 공급 기구(24A 내지 24E)는, 각각 밸브나 매스 플로우 컨트롤러를 구비하고 있고, 가스 공급원(23A 내지 23E)으로부터 처리 가스 도입관(21)에 공급되는 처리 가스의 유량을 각각 제어할 수 있도록 구성되어 있다.
SiH4 가스는, 웨이퍼(W)에 실리콘(Si)막을 성막하기 위한 성막 가스이며, 가스 공급원(23C) 및 가스 공급 기구(24C)는, 성막 가스 공급부를 구성한다. Cl2 가스는 Si막을 에칭하기 위한 에칭 가스이며, 가스 공급원(23D), 가스 공급 기구(24D)는 에칭 가스 공급부를 구성한다. HBr 가스는, 이 에칭되는 Si막의 표면의 평탄성을 높게 하기 위한 거칠음 억제 가스이며, 가스 공급원(23E) 및 가스 공급 기구(24E)는, 거칠음 억제 가스 공급부를 구성한다.
또한, 퍼지 가스 도입관(31)의 상류측은, 퍼지 가스인 질소(N2) 가스의 공급원(32)에 접속되어 있다. 퍼지 가스 도입관(31)에는, 가스 공급 기구(33)가 개재하여 설치되어 있다. 가스 공급 기구(33)는, 가스 공급 기구(24A 내지 24E)와 마찬가지로 구성되고, 도입관(31)의 하류측에의 퍼지 가스의 유량을 제어한다.
또한 매니폴드(14)에는, 지지 링(15)의 상방에서의 측면에 배기구(25)가 개구되어 있어, 내부관(12)에서 발생한 배기 가스 등은, 내부관(12)과 외부관(13)과의 사이에 형성된 공간을 통해서 당해 배기구(25)에 배기된다. 배기구(25)에는 배기관(26)이 기밀하게 접속되어 있다. 배기관(26)에는, 그 상류측에서부터 밸브(27)와, 진공 펌프(28)가 이 순서대로 개재하여 설치되어 있다. 밸브(27)의 개방도가 조정됨으로써, 반응관(11) 내의 압력이 원하는 압력으로 제어된다.
이 종형 열처리 장치(1)에는, 컴퓨터에 의해 구성된 제어부(30)가 설치되어 있고, 제어부(30)는 프로그램을 구비하고 있다. 이 프로그램은, 웨이퍼(W)에 대하여 후술하는 일련의 처리 동작을 행할 수 있도록, 종형 열처리 장치(1)의 각 부에 제어 신호를 출력하여, 당해 각 부의 동작을 제어할 수 있도록 스텝 군이 짜여져 있다. 구체적으로는, 보트 엘리베이터(10)에 의한 덮개(16)의 승강, 히터(19)의 출력(즉 웨이퍼(W)의 온도), 밸브(27)의 개방도, 가스 공급 기구(24A 내지 24E, 33)에 의한 각 가스의 반응관(11) 내에의 공급 유량 등이 제어되도록, 제어 신호가 출력된다. 이 프로그램은, 예를 들어 하드 디스크, 플렉시블 디스크, 콤팩트 디스크, 마그네트 옵티컬 디스크(MO), 메모리 카드 등의 기억 매체에 저장된 상태로 제어부(30)에 저장된다.
이어서, 이 종형 열처리 장치(1)에서 처리되는 웨이퍼(W)의 표면부에 대해서, 도 2의 종단 측면도를 참조하면서 설명한다. 웨이퍼(W)의 표면부는 실리콘(Si)층(41)을 구비하고 있다. 이 Si층(41)에는 다수의 오목부(42)가 형성되어 있고, 각 오목부(42)를 구성하는 측벽의 정상부는 가로 방향으로 불룩해져 있다. 따라서, 오목부(42)의 하부측(저부측)의 개구 폭(L1)에 비해, 상부측의 개구 폭(L2)은 작다. 또한, Si층(41)의 표층은 산화되어 있어, 산화 실리콘막(43)으로서 구성되어 있다. 그리고, 도면 중에서는 오목부(42) 내의 높이를 H1로서 나타내고 있고, 오목부(42)에 관한 애스펙트비(높이(H1)/상부측의 개구 폭(L2))는, 예를 들어 2 이상이다.
계속해서, 종형 열처리 장치(1)에서 실시되는 처리에 대해서, 웨이퍼(W)의 종단 측면이 변화하는 모습을 도시하는 도 3 내지 도 6을 참조하면서 설명한다. 우선, 도 2에서 설명한 웨이퍼(W)가 도시하지 않은 반송 기구에 의해 웨이퍼 보트(3)에 반송되어 유지된다. 그 후, 웨이퍼 보트(3)가 하강 위치에 위치하는 덮개(16) 상에 배치된다. 그리고 덮개(16)가 상승 위치를 향해서 상승하고, 웨이퍼 보트(3)가 반응관(11) 내에 반입되고, 덮개(16)에 의해 반응관(11)의 개구부(17)가 폐쇄되어, 당해 반응관(11) 내가 기밀하게 된다. 계속해서, 반응관(11) 내에 퍼지 가스의 공급이 행하여짐과 함께 반응관(11) 내가 배기되어 소정의 압력의 진공 분위기로 됨과 함께, 히터(19)에 의해 웨이퍼(W)가 소정의 온도로 되도록 가열된다.
그 후, 퍼지 가스의 공급이 정지되고, 반응관(11) 내에 DIPAS 가스가 공급된다. 이 DIPAS 가스가, 웨이퍼(W)의 산화 실리콘막(43)의 표면에 퇴적되어, 산화 실리콘막(43)을 피복하도록 제1 시드층이 형성된다. 그러한 후, DIPAS 가스의 공급이 정지되고, 반응관(11) 내에 퍼지 가스가 공급되어, 반응관(11) 내로부터 DIPAS 가스가 퍼지된 후, 반응관(11) 내에 Si2H6 가스가 공급된다. 이 Si2H6 가스가 제1 시드층 상에 퇴적되어, 당해 제1 시드층을 피복하도록 제2 시드층이 형성된다. 그 후, Si2H6 가스의 공급이 정지되고, 반응관(11) 내에 퍼지 가스가 공급되어, 반응관(11) 내로부터 Si2H6 가스가 퍼지된다.
그 후, 퍼지 가스의 공급이 정지되고, 반응관(11) 내에 SiH4 가스가 공급된다. SiH4 가스는 제2 시드층 상에 퇴적되어, Si막(44)이 제2 시드층을 피복하도록 웨이퍼(W)의 표면 전체에 형성된다. 그리고, SiH4 가스의 퇴적이 계속되어, Si막(44)이 성장한다. 즉, Si막(44)의 막 두께가 상승한다. 그리고, 예를 들어 도 3에 도시한 바와 같이, 오목부(42) 내의 상부측이 이 Si막(44)에 의해 폐색되기 전에, SiH4 가스의 공급이 정지된다. 또한, 제1 시드층 및 제2 시드층에 대해서는, 그 두께가 미소하기 때문에, 이 도 3을 포함하는 각 도면에서 표시를 생략하고 있다.
상기 SiH4 가스의 공급 정지 후에, 반응관(11) 내에 퍼지 가스가 공급되어, 반응관(11) 내로부터 SiH4 가스가 퍼지된다. 이 퍼지가 행하여지는 한편, 예를 들어 웨이퍼(W)의 온도가 250℃ 내지 450℃, 예를 들어 400℃로 됨과 함께 반응관(11) 내의 압력이 예를 들어 2Pa(0.15Torr) 내지 5.33×103Pa(4Torr)로 된다. 그리고, 처리 가스 도입관(21)에 Cl2 가스 및 HBr 가스가 공급되고, 당해 처리 가스 도입관(21) 내에서 혼합되어, 반응관(11) 내의 웨이퍼(W)에 공급된다(도 3). 후술하는 Cl2 가스에 의한 에칭 효과 및 HBr 가스에 의한 Si막(44)의 거칠음 억제 효과를 모두 확실하게 얻기 위해서, 예를 들어 HBr 가스의 유량/Cl2 가스의 유량이 1/4 이상으로 되도록 공급된다. 보다 구체적으로는, 예를 들어 Cl2 가스가 1,000sccm, HBr 가스가 250sccm 내지 1,000sccm으로 각각 반응관(11) 내에 공급된다(도 4).
Cl2 가스는 Si막(44)의 에칭 가스이며, 반응관(11) 내에서 가열되어 열에너지가 공급됨으로써, Cl의 라디칼 등의 활성종을 발생한다. 이 활성종은 Si에 대한 반응성이 비교적 높기 때문에, 웨이퍼(W)의 오목부(42) 내의 하부에 도달할 때까지 오목부(42)의 외측 및 오목부(42) 내의 상부측의 Si와 반응해서 SiCl4(사염화규소)를 발생하여, Si막(44)이 에칭된다. 따라서, 오목부(42) 내의 하부측의 Si막(44)의 막 두께의 감소에 비해, 오목부(42) 내의 상부측의 Si막(44)의 막 두께의 감소가 커지도록 에칭이 행하여져, 오목부(42) 내의 상부측의 개구 폭이 확대된다. 또한, 1몰의 Cl2로부터, 2몰의 Cl 라디칼이 생성한다. 즉, 비교적 많은 활성종이 생성되기 때문에, 이 개구 폭의 확대를 비교적 큰 속도로 진행시킬 수 있다.
그런데, HBr 가스는, 이 Cl2 가스에 의해 에칭되는 Si막(44)의 표면을 평탄화하기 위한 평탄화용 처리 가스이다. 발명이 해결하고자 하는 과제의 항목에서 설명한 바와 같이, HBr 가스 및 Cl2 가스 중, Cl2 가스를 웨이퍼(W)에 공급해서 에칭을 행하면, 에칭 종료 후의 Si막(44)의 표면의 거칠음이 비교적 크지만, 후술하는 평가 시험에서 설명한 바와 같이, HBr 가스 및 Cl2 가스를 웨이퍼(W)에 공급해서 에칭을 행함으로써, Si막(44)의 표면의 거칠음을 억제할 수 있다. 이렇게 Si막(44)의 표면의 거칠음을 억제할 수 있는 것은, 가열된 HBr 가스 그 자체가 Si막(44)에 작용하고 있거나, 또는 HBr 가스가 가열되어 발생하는 H 라디칼 및 Br 라디칼 중 H 라디칼과, 상기 Cl2 가스로부터 발생한 Cl 라디칼이 반응해서 생성하는 HCl(염산)이 Si막(44)에 작용하고 있는 것에 의한 것이라 생각된다.
그러한 후, 반응관(11) 내에의 Cl2 가스 및 HBr 가스의 공급이 정지되고 에칭 처리가 종료된다(도 5). 상기와 같이 에칭 처리 중에 있어서 오목부(42) 내의 하부측에서는 Si막(44)의 에칭이 억제되어 있기 때문에, 이 에칭 종료 시에는 도 5에 도시한 바와 같이, 오목부(42) 내에 Si막(44)이 잔류하고 있다. 그리고, 상기한 바와 같이, 이와 같이 잔류한 Si막(44)의 표면의 평탄성은 비교적 높다.
퍼지 가스가 공급되어, 혼합 가스가 반응관(11)으로부터 제거되는 한편, 웨이퍼(W)의 온도가 소정의 온도로 됨과 함께, 반응관(11) 내가 소정의 진공 압력으로 된다. 그리고, 퍼지 가스의 공급이 정지되고, 반응관(11) 내에 SiH4 가스가 공급되어 Si막(44) 상에 SiH4 가스가 퇴적되어, Si막(44)이 성장한다. 평탄성이 비교적 높은 Si막(44)의 표면에 대하여 그와 같이 가스가 퇴적되기 때문에, 도 6에 도시하는 바와 같이 성장 중에 있어서의 Si막(44)의 표면의 평탄성도 비교적 높다. 또한 Si막(44)의 성장이 진행되어, 오목부(42) 내에서는 당해 오목부의 측면으로부터 성장한 Si막(44)의 표면끼리 접합하여, Si층(45)이 형성된다(도 7). 서로 접합되는 Si막(44)의 표면의 평탄성이 비교적 높으므로, 이 접합부에 보이드가 포함되거나, 심이 형성되는 것이 억제된다.
그 후, 반응관(11) 내에의 SiH4 가스의 공급이 정지되고 성막 처리가 종료된다. 그리고, 퍼지 가스가 공급되어 SiH4 가스가 반응관(11)으로부터 제거된다. 또한, 한편으로 웨이퍼(W)가 강온한다. 계속해서, 덮개(16)가 하강해서 반응관(11)으로부터 웨이퍼 보트(3)가 반출된 후, 도시하지 않은 반송 기구에 의해 웨이퍼 보트(3)로부터 웨이퍼(W)가 취출된다. 반도체 장치의 논리 소자를 제조하기 위한 후의 프로세스에 있어서, 예를 들어 오목부(42) 내에 형성된 Si층(45)은, 하방을 향해서, 이방성 에칭되어 제거된다. 이 Si층(45)의 에칭은, 예를 들어 오목부(42)의 저부를 구성하고 있던 Si층(41)이 에칭되지 않도록 행하여진다. 그리고, 이 Si층(45)의 에칭 시에, Si층(45)에는 보이드 및 심이 형성되어 있지 않기 때문에, 당해 Si층(45)의 에칭은 각 부에서 균일성 높게 진행됨으로써, Si층(41)이 에칭되어버리는 것을 방지할 수 있다.
상기 도 3 내지 도 7에서 설명한 처리(이하, 실시예의 처리라고 기재하는 경우가 있음)에 의한 효과를 명확하게 나타내기 위해서, 비교예의 처리에 대해서, 웨이퍼(W)의 종단 측면이 변화하는 모습을 도시하는 도 8 내지 도 10을 사용해서 설명한다. 이 비교예의 처리에서는, Si막(44)의 에칭 시에 Cl2 가스 및 HBr 가스의 혼합 가스를 웨이퍼(W)에 공급하는 대신에 Cl2 가스만을 공급하는 것 이외는, 실시예의 처리와 마찬가지의 처리인 것으로 한다. 우선 상기 제1 시드층 및 제2 시드층의 형성 후에 Si막(44)이 형성된다. 그러한 후, 웨이퍼(W)에 Cl2 가스가 공급되어 Si막(44)이 에칭된다. 도 8은 이 에칭 종료 시의 웨이퍼(W)를 나타내고 있고, 이미 설명한 바와 같이 잔류하는 Si막(44)의 표면의 거칠음이 비교적 크다. 또한, 이 도 5와 상기 도 8에서, 화살표의 끝의 점선의 원 프레임 내에는, 확대한 Si막(44)의 단면을 나타내고 있다.
그 후, 웨이퍼(W)에 SiH4 가스가 공급되어, 오목부(42) 내에 잔류하고 있는 Si막(44)의 표면에 SiH4 가스가 퇴적되고, 당해 Si막(44)이 성장하는데, 성장 전의 Si막(44)의 거칠음이 크기 때문에, 도 9에 도시하는 바와 같이 성장 중에 있어서의 Si막(44)의 표면의 평탄성도 비교적 낮아진다. 그 결과, 오목부(42) 내의 측면으로부터 성장한 Si막(44)의 표면끼리 접합하여, 오목부(42) 내에 Si층(45)이 형성되었을 때, 이 접합부에 미소한 보이드(46) 및 심이 형성되어버린다(도 10).
이상의 비교예의 처리를 참조하여 명백해진 바와 같이, 상기 실시예의 처리에 의하면, Cl2 가스 및 HBr 가스를 웨이퍼(W)에 공급해서 에칭을 행함으로써, 오목부(42) 내에 잔류하는 Si막(44)의 평탄성을 높게 할 수 있다. 그에 의해 Si막(44) 상에 SiH4 가스를 퇴적시킴으로써 오목부(42) 내에 Si층(45)을 형성함에 있어서, Si층(45) 중에 보이드 및 심이 형성되는 것을 억제할 수 있다.
상기 실시예의 처리에서 도 5에 도시한 바와 같이, 에칭 후, 오목부(42) 내에 실리콘을 매립하기 전의 Si막(44)의 표면 조도(Ra)를 A1로 한다. 또한, 비교예의 처리에서 도 8에 도시한 바와 같이, 에칭 후, 오목부(42) 내에 실리콘을 매립하기 전의 Si막(44)의 표면 조도(Ra)를 B1로 한다. 예를 들어 A1/B1은, 0.8 이하인 것이 바람직하다. 또한, 어떤 실험을 행한 결과에 의하면, A1은 0.18nm이며, B1은 0.25nm이었다. 즉, A1/B1은 0.72이었다.
또한, 본 발명은 상기 실시예의 처리에 한정되지 않고, 다양한 변형 형태로 행할 수 있다. 예를 들어, 상기 실시예의 처리에서는, 반응관(11)에 공급되기 전에 Cl2 가스 및 HBr 가스가 서로 혼합되어 있지만, 반응관(11) 내에 각각 별도의 경로로부터 Cl2 가스 및 HBr 가스가 공급되어, 웨이퍼(W) 표면에서 이들 가스가 혼합되도록 해도 된다. 또한, 상기 처리에서는 산화 실리콘막(43) 상에 성막 처리를 행하고, Si막(44)을 형성한 후에는 에칭 처리, 성막 처리를 1회씩 행함으로써 오목부(42)에 실리콘을 매립하고 있지만, Si막(44)의 형성 후, 에칭 처리 및 성막 처리를 복수회 반복함으로써, 오목부(42)에 실리콘을 매립해도 된다.
또한, 이미 설명한 HCl의 작용에 의해 Si막(44)의 표면이 평탄화되는 경우에는, HBr 가스 대신에 당해 HCl 가스를 거칠음 억제 가스로서 반응관(11) 내에 공급하여, Cl2 가스에 의한 에칭 처리를 행해도 된다. 또한, HI(요오드화 수소) 가스는, HBr 가스와 마찬가지로 할로겐과 수소로 이루어지는 화합물이며, Br(브롬), I(요오드)의 각 전기 음성도는 서로 비슷한 값을 나타내므로, HBr 가스, HI 가스는 서로 유사한 성질을 나타낸다. 따라서, HBr 가스 대신에 당해 HI 가스를 반응관(11) 내에 공급해도 HBr 가스를 공급한 경우와 마찬가지의 효과가 얻어진다고 생각되므로, HI 가스를 거칠음 억제 가스로서 공급할 수 있다. 또한, 에칭에 사용되는 할로겐 가스로서는 Cl2 가스에 한정되지 않고, 예를 들어 F2(불소) 가스나 Br2(브롬) 가스이어도 된다.
(평가 시험)
본 발명에 관련해서 행하여진 평가 시험에 대해서 설명한다. 상기 종형 열처리 장치(1)를 사용하여, 웨이퍼(W)의 표면에 형성된 Si막(44)에 대해서, 상기 실시예의 처리 중의 에칭 처리와 마찬가지의 에칭 처리를 행하였다. 처리 조건으로서, 웨이퍼(W)의 온도는 400℃, 반응관(11) 내의 압력은 26.6Pa, Cl2 가스의 유량은 1,000sccm으로 각각 설정하였다. 그리고, HBr 가스의 유량에 대해서는, 처리를 행할 때마다 0 내지 1,000sccm의 범위에서 변경하였다. 에칭 처리된 각 웨이퍼(W)에 대해서는, Si막(44)의 에칭 레이트(단위 시간당 에칭량), 웨이퍼(W)에 잔류한 Si막(44)의 표면의 Haze(헤이즈), WinW에 대해서 측정하였다.
상기 헤이즈의 측정은, 암시야 검사 장치에서 레이저광을 웨이퍼(W)에 조사하여, 산란한 광을 당해 장치 내의 수광부에서 수광해서 생성된 저주파 신호를 측정함으로써 행하였다. 또한, 상기 WinW에 대해서는, 웨이퍼(W)의 면내의 다수의 개소에서 에칭 레이트를 측정하여, 하기의 식 (1)에 따라서 계산을 행함으로써 산출하고 있으며, 이 값의 절댓값이 낮을수록 웨이퍼(W)의 면내에서의 에칭의 균일성이 높은 것을 나타내고 있다.
WinW(±％)=±(에칭 레이트의 최댓값-에칭 레이트의 최솟값)/(에칭 레이트의 평균값)×100/2 … 식 (1)
도 11 내지 도 13은, 평가 시험의 결과를 나타내는 그래프이다. 각 도면의 그래프 모두 횡축은, HBr 가스의 유량(단위: sccm)을 나타내고 있다. 도 11의 그래프의 종축은 에칭 레이트(단위: Å/분), 도 12의 그래프의 종축은 Haze(단위: ppm), 도 13의 그래프의 종축은 WinW(단위: ±％)를 각각 나타내고 있다. 도 11의 그래프에 도시한 바와 같이, HBr 가스의 유량으로서 설정된 0sccm 내지 1,000sccm의 범위에서, HBr 가스의 유량이 클수록 에칭 레이트가 낮다. 그러나, HBr 가스가 0sccm일 때의 에칭 레이트는 37.05Å/분이며, HBr 가스가 1,000sccm일 때의 에칭 레이트는 28.96Å/분으로, 이들 에칭 레이트의 사이에 큰 차는 보이지 않는다. 즉, HBr 가스를 Cl2 가스와 함께 공급해도, Cl2 가스의 Si막(44)에 대한 에칭 작용은 크게 영향받지 않는 것을 알 수 있다.
또한, 도 12의 그래프로부터는, HBr 가스의 유량이 클수록 Haze의 값이 작은 값을 나타내는 것을 알 수 있다. 즉, HBr 가스의 유량이 클수록, 에칭 후의 Si막(44)의 평탄성이 높다. 구체적으로, HBr 가스의 유량이 0sccm일 때의 Haze는 0.809ppm이며, HBr 가스의 유량이 1,000sccm일 때의 Haze는 0.440ppm이었다. 따라서, 이 평가 시험의 결과로부터 HBr 가스를 Cl2 가스와 함께 공급해서 에칭을 행함으로써, Si막(44)의 평탄성을 높게 할 수 있음이 확인되었다. 또한, 그래프로부터, HBr 가스의 유량이 250sccm 이상, 즉 HBr 가스의 유량/Cl2 가스의 유량이 1/4 이상으로 되는 범위에서는, Haze의 값은 크게 변화하지 않고, 0.5ppm 이하이었다. 즉, 당해 범위에서, Haze를 특히 낮게 억제할 수 있다.
상기와 같이 이 평가 시험에서, HBr 가스의 유량이 0sccm일 때의 Haze는 대략 0.8ppm이며, HBr 가스의 유량이 250sccm 내지 1,000sccm일 때의 Haze는 대략 0.5ppm이다. 이 결과로부터, 상기 실시예의 처리에 있어서, Si막(44)의 에칭 처리의 종료 후에 있어서의 당해 Si막(44)의 표면의 Haze를 Appm으로 하고, 비교예의 처리에 대해서, 1회째의 Si막(44)의 성막 처리 및 Si막(44)의 에칭 처리의 종료 후에 있어서의 당해 Si막(44)의 표면에서의 Haze를 Bppm으로 하면, A/B=0.5/0.8=0.625일 때는, Si막(44)의 표면 거칠음이 거의 한계까지 억제되어 있게 되므로, A/B가 0.8 이하일 때는, 충분히 Si막(44)의 표면의 조도가 억제되어 있다고 할 수 있으며, A/B가 0.7 이하일 때는, 더욱 충분히 Si막(44)의 표면의 조도가 억제되어 있다고 할 수 있다. 상기 실시예의 처리에서는, 그러한 값이 되도록 HBr 가스가 공급되는 것이 보다 바람직하다.
또한 도 13의 그래프에 도시된 바와 같이, HBr 가스의 유량이 0sccm인 경우, 즉 HBr 가스를 공급하지 않는 경우의 WinW의 값보다도, HBr 가스를 공급한 경우의 WinW의 값이 더 작다. 즉, HBr 가스를 공급함으로써, 에칭의 면내에서의 균일성이 높게 되어 있다. 구체적으로, HBr 가스가 0sccm일 때의 WinW는 3.19％이며, HBr 가스가 1,000sccm일 때의 WinW는 2.58％이었다. 따라서, Cl2 가스와 함께 HBr 가스를 웨이퍼(W)에 공급해서 에칭을 행함으로써, Si막(44)의 거칠음을 억제하는 것 외에, 에칭의 면내 균일성도 높게 할 수 있는 효과도 얻어지는 것으로 확인되었다.
W : 웨이퍼 1 : 종형 열처리 장치
11 : 반응관 19 : 히터
21, 31 : 가스 도입관 23A 내지 23E, 32 : 가스 공급원
24A 내지 24E, 33 : 가스 공급 기구
27 : 밸브 30 : 제어부

Claims (7)

  1. 실리콘을 함유하는 성막 가스를 피처리체에 공급하여, 상기 피처리체의 표면에 형성된 오목부 내에 실리콘막을 형성하는 공정과,
    이어서, 상기 실리콘막을 에칭하기 위한 할로겐 가스와, 상기 할로겐 가스에 의한 에칭 후의 상기 실리콘막의 표면의 거칠음을 억제하기 위한 거칠음 억제 가스를 포함하는 처리 가스를 상기 피처리체에 공급하는 공정과,
    상기 처리 가스에 열에너지를 부여해서 활성화하여, 상기 오목부의 측벽에 형성된 상기 실리콘막을 플라즈마가 형성되지 않는 분위기에서 에칭해서 상기 오목부의 개구 폭을 확장하는 에칭 공정과,
    그러한 후, 상기 성막 가스를 상기 피처리체에 공급하여, 상기 오목부 내에 잔류한 상기 실리콘막 상에 실리콘을 퇴적시켜 상기 오목부 내에 실리콘을 충전하는 공정,
    을 포함하고,
    상기 실리콘막을 형성하는 공정은, 종단면으로 보아, 하부측에 비해 상부측이 부풀어 오른 측벽을 갖는 상기 오목부 내에 실리콘막을 형성하는 공정이고,
    상기 에칭 공정은, 상기 오목부의 측벽에 형성된 상기 실리콘막에 대해서, 하부측의 막 두께가 상부측의 막 두께에 비해 두꺼워지도록 에칭하는 공정인 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 할로겐 가스는 염소 가스인 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 에칭 공정은, 상기 피처리체를 250℃ 내지 450℃로 가열하는 공정을 포함하는 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 처리 가스는, 상기 거칠음 억제 가스의 유량/상기 할로겐 가스의 유량이 1/4 이상으로 되도록 상기 거칠음 억제 가스 및 상기 할로겐 가스를 포함하는 반도체 장치의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 거칠음 억제 가스는 브롬화 수소 가스인 반도체 장치의 제조 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 에칭 공정에 의해 에칭된 상기 실리콘막의 표면의 헤이즈의 값/상기 처리 가스를 구성하는 상기 할로겐 가스 및 상기 거칠음 억제 가스 중 상기 할로겐 가스만을 상기 피처리체에 공급해서 상기 에칭 공정이 행하여졌을 때의 상기 실리콘막의 표면의 헤이즈의 값은, 0.8 이하인 반도체 장치의 제조 방법.
  7. 피처리체를 수납하는 진공 용기와,
    상기 피처리체를 가열하는 가열부와,
    상기 진공 용기 내에 실리콘을 함유하는 성막 가스를 공급하는 성막 가스 공급부와,
    상기 진공 용기 내에 실리콘막을 에칭하기 위한 할로겐 가스를 공급하는 에칭 가스 공급부와,
    상기 할로겐 가스에 의한 에칭 후의 상기 실리콘막의 표면의 거칠음을 억제하기 위한 거칠음 억제 가스를 공급하는 거칠음 억제 가스 공급부와,
    상기 성막 가스를 상기 피처리체에 공급하여, 상기 피처리체의 표면에 형성된 오목부 내에 실리콘막을 형성하는 스텝과, 이어서 상기 할로겐 가스와 상기 거칠음 억제 가스를 포함하는 처리 가스를 상기 피처리체에 공급하는 스텝과, 상기 처리 가스에 열에너지를 부여해서 활성화하여, 상기 오목부의 측벽에 형성된 상기 실리콘막을 플라즈마가 형성되지 않는 분위기에서 에칭해서 상기 오목부의 개구 폭을 확장하는 에칭 스텝과, 그러한 후, 상기 성막 가스를 상기 피처리체에 공급하여, 상기 오목부 내에 잔류한 상기 실리콘막 상에 실리콘을 퇴적시켜 상기 오목부 내에 실리콘을 충전하는 스텝을 실시하도록 제어 신호를 출력하는 제어부,
    를 포함하고,
    상기 실리콘막을 형성하는 스텝은, 종단면으로 보아, 하부측에 비해 상부측이 부풀어 오른 측벽을 갖는 상기 오목부 내에 실리콘막을 형성하는 스텝이고,
    상기 에칭 스텝은, 상기 오목부의 측벽에 형성된 상기 실리콘막에 대해서, 하부측의 막 두께가 상부측의 막 두께에 비해 두꺼워지도록 에칭하는 스텝인 반도체 제조 장치.
KR1020170077156A 2016-06-20 2017-06-19 반도체 장치의 제조 방법 및 반도체 제조 장치 KR102199233B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016121874A JP6693292B2 (ja) 2016-06-20 2016-06-20 半導体装置の製造方法及び半導体製造装置
JPJP-P-2016-121874 2016-06-20

Publications (2)

Publication Number Publication Date
KR20170142926A KR20170142926A (ko) 2017-12-28
KR102199233B1 true KR102199233B1 (ko) 2021-01-06

Family

ID=60661379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170077156A KR102199233B1 (ko) 2016-06-20 2017-06-19 반도체 장치의 제조 방법 및 반도체 제조 장치

Country Status (5)

Country Link
US (1) US10529559B2 (ko)
JP (1) JP6693292B2 (ko)
KR (1) KR102199233B1 (ko)
CN (1) CN107527791B (ko)
TW (1) TWI710669B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892505B (zh) * 2017-07-12 2023-05-16 应用材料公司 用于硅间隙填充的循环保形沉积/退火/蚀刻
US11056347B2 (en) * 2019-05-28 2021-07-06 Tokyo Electron Limited Method for dry etching compound materials
JP2022095463A (ja) * 2020-12-16 2022-06-28 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
JP2022113991A (ja) 2021-01-26 2022-08-05 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
JP2022184550A (ja) 2021-06-01 2022-12-13 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294626A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法
JP2007103876A (ja) * 2005-10-07 2007-04-19 Hitachi High-Technologies Corp エッチング方法およびエッチング装置
US20140199824A1 (en) 2013-01-17 2014-07-17 Tokyo Electron Limited Method and apparatus for forming silicon film
JP2015032712A (ja) 2013-08-02 2015-02-16 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP2015126161A (ja) * 2013-12-27 2015-07-06 東京エレクトロン株式会社 凹部を充填する方法及び処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093445B2 (ja) 1991-05-20 2000-10-03 東京エレクトロン株式会社 プラズマエッチング方法
US5573973A (en) * 1993-03-19 1996-11-12 National Semiconductor Corporation Integrated circuit having a diamond thin film trench arrangement as a component thereof and method
US6774045B1 (en) * 2001-07-11 2004-08-10 Lam Research Corporation Residual halogen reduction with microwave stripper
JP3093445U (ja) 2002-10-16 2003-05-09 益添 朱 ローラースケートの収納輪セット構造
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294626A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法
JP2007103876A (ja) * 2005-10-07 2007-04-19 Hitachi High-Technologies Corp エッチング方法およびエッチング装置
US20140199824A1 (en) 2013-01-17 2014-07-17 Tokyo Electron Limited Method and apparatus for forming silicon film
JP2015032712A (ja) 2013-08-02 2015-02-16 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP2015126161A (ja) * 2013-12-27 2015-07-06 東京エレクトロン株式会社 凹部を充填する方法及び処理装置

Also Published As

Publication number Publication date
TWI710669B (zh) 2020-11-21
TW201802295A (zh) 2018-01-16
CN107527791B (zh) 2021-10-26
JP2017228580A (ja) 2017-12-28
CN107527791A (zh) 2017-12-29
US10529559B2 (en) 2020-01-07
US20170365465A1 (en) 2017-12-21
KR20170142926A (ko) 2017-12-28
JP6693292B2 (ja) 2020-05-13

Similar Documents

Publication Publication Date Title
KR102199233B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
US10513774B2 (en) Substrate processing apparatus and guide portion
KR102430053B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR20170095749A (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 프로그램 및 원료 가스 노즐
KR102138961B1 (ko) 반도체 장치의 제조 방법, 열처리 장치 및 기억 매체
KR101993043B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US9934960B2 (en) Method of manufacturing semiconductor device
WO2018088003A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102297247B1 (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
CN113518836B (zh) 半导体装置的制造方法、记录介质、基板处理装置和基板处理方法
JP2017188598A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7159446B2 (ja) 基板処理方法、基板処理装置、プログラムおよび半導体装置の製造方法
US11965240B2 (en) Cleaning method, method of manufacturing semiconductor device, and substrate processing apparatus
KR102165125B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20240038582A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20220086484A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2022113991A (ja) 半導体装置の製造方法及び基板処理装置
KR20220117153A (ko) 기판 처리 장치, 기판 처리 방법, 반도체 장치의 제조 방법 및 프로그램
KR20230002048A (ko) 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
JP2022184550A (ja) 半導体装置の製造方法及び基板処理装置
KR20220118913A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant