JP6693292B2 - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP6693292B2
JP6693292B2 JP2016121874A JP2016121874A JP6693292B2 JP 6693292 B2 JP6693292 B2 JP 6693292B2 JP 2016121874 A JP2016121874 A JP 2016121874A JP 2016121874 A JP2016121874 A JP 2016121874A JP 6693292 B2 JP6693292 B2 JP 6693292B2
Authority
JP
Japan
Prior art keywords
gas
film
etching
silicon
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016121874A
Other languages
English (en)
Other versions
JP2017228580A5 (ja
JP2017228580A (ja
Inventor
岡田　充弘
充弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016121874A priority Critical patent/JP6693292B2/ja
Priority to TW106119394A priority patent/TWI710669B/zh
Priority to US15/624,432 priority patent/US10529559B2/en
Priority to KR1020170077156A priority patent/KR102199233B1/ko
Priority to CN201710469560.5A priority patent/CN107527791B/zh
Publication of JP2017228580A publication Critical patent/JP2017228580A/ja
Publication of JP2017228580A5 publication Critical patent/JP2017228580A5/ja
Application granted granted Critical
Publication of JP6693292B2 publication Critical patent/JP6693292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01111—Halogens

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、シリコンを含有する成膜ガスを被処理体に供給して、当該被処理体の表面に形成された凹部内にシリコンを充填する技術分野に関する。
例えば半導体装置の論理素子を形成するために、基板である半導体ウエハ（以下、ウエハと記載する）の表面にシリコンを含む成膜ガスを供給することによって、当該ウエハの表面において下方に向けて形成された凹部内にシリコンを充填することでシリコン層を形成する処理が行われる場合が有る。
上記の凹部について、内側の側壁の頂部が膨らみ、凹部内における上部側の開口幅が、下部側の開口幅に比べて小さくなるように形成されている場合が有る。そのような形状の凹部に対して上記の成膜ガスを比較的長く供給すると、凹部内へのシリコンの充填が終了する前に凹部の上部が閉塞されることによって、凹部内に形成されるシリコン層にはボイドが含まれてしまうおそれがあるので、ＤＥＤ（Deposition Etch Deposition）と呼ばれる方式で、凹部へのシリコンの充填が行われる場合が有る。この方式においては、１回目の成膜ガスの供給による成膜処理、エッチングガスの供給によるエッチング処理、２回目の成膜ガスの供給による成膜処理が、この順で行われる。なお、特許文献１には、塩素ガス及び臭化水素ガスの混合ガスであるエッチングガスをプラズマ化して、ウエハ表面のシリコンをエッチングする処理について記載されている。
特許第３０９３４４５号（段落００２２）
上記のＤＥＤ方式についてさらに詳しく説明すると、１回目の成膜処理は上記の凹部の上部の閉塞が起きる前に終了し、凹部内にシリコン膜が形成された状態とする。続くエッチング処理は、凹部内の上部側の開口幅が拡大され、且つ凹部内にシリコン膜が残留するように行われる。このようにエッチングが行われた後の２回目の成膜処理では、上記のボイドの形成が抑制されつつ、凹部内にシリコンが充填される。
上記のようなエッチング処理を行うために、エッチングガスとしては凹部の下方側に達する前に凹部の上部側でシリコン膜と反応するように、シリコンに対して反応性が比較的大きいガス、例えば塩素ガスが用いられる。しかし、この塩素ガスによるエッチングを行うことで、シリコン膜の表面の荒れが比較的大きくなる。発明の実施の形態の項目にて詳しく述べるのでここでは簡単に説明すると、そのように荒れが比較的大きいシリコン膜の表面に、２回目の成膜処理時にシリコンが堆積すると、凹部内に形成されるシリコン層には微小なボイドが含まれたり、シームが形成されてしまう懸念が有る。そして、このシリコン層を異方性エッチングするにあたり、ボイドやシームが形成された箇所は他の箇所よりもシリコンの密度が低いためにエッチングが大きく進行してしまう。
本発明はこのような背景の下になされたものであり、その目的は、シリコンを含有する成膜ガスを表面に凹部が形成された被処理体に供給し、凹部内をシリコンで充填してシリコン層を形成するにあたり、当該シリコン層におけるボイドの含有やシームの形成を防ぐことができる技術を提供することである。
本発明の半導体装置の製造方法は、シリコンを含有する成膜ガスを被処理体に供給して、当該被処理体の表面に形成された凹部内にシリコン膜を形成する工程と、
次に、前記シリコン膜をエッチングするためのハロゲンガスと、当該ハロゲンガスによるエッチング後のシリコン膜の表面の荒れを抑えるための荒れ抑制ガスと、を含む処理ガスを前記被処理体に供給する工程と、
当該処理ガスに熱エネルギーを与えて活性化し、前記凹部の側壁に形成された前記シリコン膜をプラズマが形成されない雰囲気でエッチングして当該凹部の開口幅を広げるエッチング工程と、
然る後、前記成膜ガスを前記被処理体に供給し、前記凹部内に残留した前記シリコン膜上にシリコンを堆積させて当該凹部内にシリコンを充填する工程と、
を備え、
前記シリコン膜を形成する工程は、縦断面視、下部側に比べて上部側が膨らんだ側壁を有する前記凹部内にシリコン膜を形成する工程であり、
前記エッチング工程は、前記凹部の側壁に形成された前記シリコン膜について、下部側の膜厚が上部側の膜厚に比べて大きくなるようにエッチングする工程であることを特徴とする。
本発明の半導体製造装置は、被処理体を収納する真空容器と、
前記被処理体を加熱する加熱部と、
前記真空容器内にシリコンを含有する成膜ガスを供給する成膜ガス供給部と、
前記真空容器内にシリコン膜をエッチングするためのハロゲンガスを供給するエッチングガス供給部と、
当該ハロゲンガスによるエッチング後のシリコン膜の表面の荒れを抑えるための荒れ抑制ガスを供給する荒れ抑制ガス供給部と、
前記成膜ガスを被処理体に供給して、当該被処理体の表面に形成された凹部内にシリコン膜を形成するステップと、次に、前記ハロゲンガスと前記荒れ抑制ガスとを含む処理ガスを前記被処理体に供給するステップと、当該処理ガスに熱エネルギーを与えて活性化し、前記凹部の側壁に形成された前記シリコン膜をプラズマが形成されない雰囲気でエッチングして当該凹部の開口幅を広げるエッチングステップと、然る後、前記成膜ガスを前記被処理体に供給し、前記凹部内に残留した前記シリコン膜上にシリコンを堆積させて当該凹部内にシリコンを充填するステップと、を実施するように制御信号を出力する制御部と、
を備え、
前記シリコン膜を形成するステップは、縦断面視、下部側に比べて上部側が膨らんだ側壁を有する前記凹部内にシリコン膜を形成するステップであり、
前記エッチングステップは、前記凹部の側壁に形成された前記シリコン膜について、下部側の膜厚が上部側の膜厚に比べて大きくなるようにエッチングするステップであることを特徴とする。
本発明によれば、エッチングガスであるハロゲンガスとエッチング後の膜の表面を平坦化するための荒れ抑制ガスとを含む処理ガスに熱エネルギーを供給して、被処理体の凹部内に形成されたシリコン膜のエッチングを行った後、成膜ガスを供給して残留したシリコン膜上にシリコンを堆積させて凹部内にシリコンを充填する。それによって、当該凹部内にて成長するシリコン膜の表面の平坦性を高くすることができる。その結果、このシリコン膜から形成されるシリコン層がボイドを含んだり、当該シリコン層にシームが形成されたりすることを抑えることができる。
本発明の半導体製造装置に係る縦型熱処理装置の縦断側面図である。 前記縦型熱処理装置によって処理されるウエハの縦断側面図である。 前記縦型熱処理装置によって処理されるウエハの縦断側面図である。 前記縦型熱処理装置によって処理されるウエハの縦断側面図である。 前記縦型熱処理装置によって処理されるウエハの縦断側面図である。 前記縦型熱処理装置によって処理されるウエハの縦断側面図である。 前記縦型熱処理装置によって処理されるウエハの縦断側面図である。 比較例の処理を受けたウエハの縦断側面図である。 比較例の処理を受けたウエハの縦断側面図である。 比較例の処理を受けたウエハの縦断側面図である。 評価試験の結果を示すグラフ図である。 評価試験の結果を示すグラフ図である。 評価試験の結果を示すグラフ図である。
本発明に係る半導体製造装置の一実施形態である縦型熱処理装置１について、図１の縦断側面図を参照しながら説明する。この縦型熱処理装置１は半導体装置の論理素子を基板であるウエハＷに形成するために、背景技術の項目及び発明が解決しようとする課題の項目において説明したＤＥＤを行う。つまり、成膜処理及びエッチング処理をウエハＷに対して行う。この成膜処理は、熱ＣＶＤ（Chemical Vapor Deposition）による処理であり、エッチング処理はエッチングガスに熱エネルギーを供給して行われる反応性ガスエッチングである。
縦型熱処理装置１は、長手方向が垂直方向に向けられた略円筒状の真空容器である反応管１１を備えている。反応管１１は、内管１２と、当該内管１２を覆うとともに内管１２と一定の間隔を有するように形成された有天井の外管１３とから構成された二重管構造を有する。内管１２及び外管１３は、耐熱材料、例えば、石英により形成されている。
外管１３の下方には、筒状に形成されたステンレス鋼（ＳＵＳ）からなるマニホールド１４が配置されている。マニホールド１４は、外管１３の下端と気密に接続されている。また、内管１２は、マニホールド１４の内壁から突出するとともに、マニホールド１４と一体に形成された支持リング１５に支持されている。
マニホールド１４の下方には蓋体１６が配置され、ボートエレベータ１０により蓋体１６は上昇位置と、下降位置との間で昇降自在に構成される。図１では、上昇位置に位置する状態の蓋体１６を示しており、この上昇位置において蓋体１６は、マニホールド１４の下方側の反応管１１の開口部１７を閉鎖し、当該反応管１１内を気密にする。蓋体１６には、例えば、石英からなるウエハボート３が載置されている。ウエハボート３は、被処理体である多数枚のウエハＷを、垂直方向に所定の間隔をおいて水平に保持可能に構成されている。反応管１１の周囲には、反応管１１を取り囲むように断熱体１８が設けられ、その内壁面には、例えば、加熱部である抵抗発熱体からなるヒーター１９が設けられており、反応管１１内を加熱することができる。
マニホールド１４において、上記の支持リング１５の下方側には、処理ガス導入管２１及びパージガス導入管３１が挿通され、各ガス導入管２１、３１の下流端は、内管１２内のウエハＷにガスを供給できるように配設されている。例えば処理ガス導入管２１の上流側は分岐して分岐路２２Ａ〜２２Ｅを形成し、分岐路２２Ａ〜２２Ｅの各上流端は、ジイソプロピルアミノシラン（ＤＩＰＡＳ）ガスの供給源２３Ａ、ジシラン（Ｓｉ２Ｈ６）ガスの供給源２３Ｂ、モノアミノシラン（ＳｉＨ４）ガスの供給源２３Ｃ、塩素（Ｃｌ２）ガスの供給源２３Ｄ、臭化水素（ＨＢｒ）ガスの供給源２３Ｅに接続されている。そして分岐路２２Ａ〜２２Ｅには、各々ガス供給機構２４Ａ〜２４Ｅが介設されている。ガス供給機構２４Ａ〜２４Ｅは各々バルブやマスフローコントローラを備えており、ガス供給源２３Ａ〜２３Ｅから処理ガス導入管２１へ供給される処理ガスの流量を各々制御できるように構成されている。
ＳｉＨ４ガスは、ウエハＷにシリコン（Ｓｉ）膜を成膜するための成膜ガスであり、ガス供給源２３Ｃ及びガス供給機構２４Ｃは成膜ガス供給部を構成する。Ｃｌ２ガスはＳｉ膜をエッチングするためのエッチングガスであり、ガス供給源２３Ｄ、ガス供給機構２４Ｄはエッチングガス供給部を構成する。ＨＢｒガスはこのエッチングされるＳｉ膜の表面の平坦性を高くするための荒れ抑制ガスであり、ガス供給源２３Ｅ及びガス供給機構２４Ｅは荒れ抑制ガス供給部を構成する。
また、パージガス導入管３１の上流側は、パージガスである窒素（Ｎ２）ガスの供給源３２に接続されている。パージガス導入管３１には、ガス供給機構３３が介設されている。ガス供給機構３３はガス供給機構２４Ａ〜２４Ｅと同様に構成され、導入管３１の下流側へのパージガスの流量を制御する。
またマニホールド１４には、支持リング１５の上方における側面に排気口２５が開口しており、内管１２で発生した排ガス等は内管１２と外管１３との間に形成された空間を通って当該排気口２５に排気される。排気口２５には排気管２６が気密に接続されている。排気管２６には、その上流側からバルブ２７と、真空ポンプ２８とがこの順に介設されている。バルブ２７の開度が調整されることによって、反応管１１内の圧力が所望の圧力に制御される。
この縦型熱処理装置１には、コンピュータにより構成された制御部３０が設けられており、制御部３０はプログラムを備えている。このプログラムは、ウエハＷに対して後述の一連の処理動作を行うことができるように、縦型熱処理装置１の各部に制御信号を出力して、当該各部の動作を制御することができるようにステップ群が組まれている。具体的には、ボートエレベータ１０による蓋体１６の昇降、ヒーター１９の出力（即ちウエハＷの温度）、バルブ２７の開度、ガス供給機構２４Ａ〜２４Ｅ、３３による各ガスの反応管１１内への供給流量などが制御されるように、制御信号が出力される。このプログラムは例えばハードディスク、フレキシブルディスク、コンパクトディスク、マグネットオプティカルディスク（ＭＯ）、メモリーカード等の記憶媒体に格納された状態で制御部３０に格納される。
次に、この縦型熱処理装置１で処理されるウエハＷの表面部について、図２の縦断側面図を参照しながら説明する。ウエハＷの表面部はシリコン（Ｓｉ）層４１を備えている。このＳｉ層４１には多数の凹部４２が形成されており、各凹部４２を構成する側壁の頂部は横方向に膨らんでいる。従って、凹部４２の下部側（底部側）の開口幅Ｌ１に比べて、上部側の開口幅Ｌ２は小さい。また、Ｓｉ層４１の表層は酸化されており、酸化シリコン膜４３として構成されている。そして、図中では凹部４２内の高さをＨ１として示しており、凹部４２についてのアスペクト比（高さＨ１／上部側の開口幅Ｌ２）は、例えば２以上である。
続いて、縦型熱処理装置１にて実施される処理について、ウエハＷの縦断側面が変化する様子を示す図３〜図６を参照しながら説明する。先ず、図２で説明したウエハＷが図示しない搬送機構によってウエハボート３に搬送されて保持される。その後、ウエハボート３が下降位置に位置する蓋体１６上に配置される。そして蓋体１６が上昇位置に向けて上昇し、ウエハボート３が反応管１１内に搬入され、蓋体１６によって反応管１１の開口部１７が閉鎖されて、当該反応管１１内が気密となる。続いて、反応管１１内にパージガスの供給が行われると共に反応管１１内が排気されて所定の圧力の真空雰囲気とされると共に、ヒーター１９によってウエハＷが所定の温度になるように加熱される。
その後、パージガスの供給が停止し、反応管１１内にＤＩＰＡＳガスが供給される。このＤＩＰＡＳガスが、ウエハＷの酸化シリコン膜４３の表面に堆積し、酸化シリコン膜４３を被覆するように第１のシード層が形成される。然る後、ＤＩＰＡＳガスの供給が停止し、反応管１１内にパージガスが供給されて、反応管１１内からＤＩＰＡＳガスがパージされた後、反応管１１内にＳｉ２Ｈ６ガスが供給される。このＳｉ２Ｈ６ガスが第１のシード層上に堆積して、当該第１のシード層を被覆するように第２のシード層が形成される。その後、Ｓｉ２Ｈ６ガスの供給が停止し、反応管１１内にパージガスが供給されて、反応管１１内からＳｉ２Ｈ６ガスがパージされる。
その後、パージガスの供給が停止し、反応管１１内にＳｉＨ４ガスが供給される。ＳｉＨ４ガスは第２のシード層上に堆積し、Ｓｉ膜４４が第２のシード層を被覆するようにウエハＷの表面全体に形成される。そして、ＳｉＨ４ガスの堆積が続けられ、Ｓｉ膜４４が成長する。つまり、Ｓｉ膜４４の膜厚が上昇する。そして、例えば図３に示すように、凹部４２内の上部側がこのＳｉ膜４３によって閉塞される前に、ＳｉＨ４ガスの供給が停止する。なお、第１のシード層及び第２のシード層については、その厚さが微小であるため、この図３を含む各図で表示を省略している。
上記のＳｉＨ４ガスの供給停止後に、反応管１１内にパージガスが供給され、反応管１１内からＳｉＨ４ガスがパージされる。このパージが行われる一方で、例えばウエハＷの温度が２５０℃〜４５０℃、例えば４００℃とされると共に反応管１１内の圧力が例えば２Ｐａ（０．１５Ｔｏｒｒ）〜５．３３×１０３Ｐａ（４Ｔｏｒｒ）とされる。そして、処理ガス導入管２１にＣｌ２ガス及びＨＢｒガスが供給され、当該処理ガス導入管２１内で混合されて、反応管１１内のウエハＷに供給される（図３）。後述するＣｌ２ガスによるエッチング効果及びＨＢｒガスによるＳｉ膜４４の荒れの抑制効果を共に確実に得るために、例えばＨＢｒガスの流量／Ｃｌ２ガスの流量が１／４以上となるように供給される。より具体的には、例えばＣｌ２ガスが１０００ｓｃｃｍ、ＨＢｒガスが２５０ｓｃｃｍ〜１０００ｓｃｃｍで夫々反応管１１内に供給される（図４）。
Ｃｌ２ガスはＳｉ膜４３のエッチングガスであり、反応管１１内において加熱されて熱エネルギーが供給されることで、Ｃｌのラジカルなどの活性種を生じる。この活性種はＳｉに対する反応性が比較的高いため、ウエハＷの凹部４２内の下部へ達するまでに凹部４２の外側及び凹部４２内の上部側のＳｉと反応してＳｉＣｌ４（四塩化ケイ素）を生じ、Ｓｉ膜４３がエッチングされる。従って、凹部４２内の下部側のＳｉ膜４４の膜厚の減少に比べて、凹部４２内の上部側のＳｉ膜４４の膜厚の減少が大きくなるようにエッチングが行われ、凹部４２内の上部側の開口幅が拡大する。また１モルのＣｌ２から、２モルのＣｌラジカルが生成する。つまり比較的多くの活性種が生成するため、この開口幅の拡大を比較的大きな速度で進行させることができる。
ところで、ＨＢｒガスは、このＣｌ２ガスによりエッチングされるＳｉ膜４３の表面を平坦化するための平坦化用の処理ガスである。発明が解決しようとする課題の項目で述べたように、ＨＢｒガス及びＣｌ２ガスのうち、Ｃｌ２ガスをウエハＷに供給してエッチングを行うと、エッチング終了後のＳｉ膜４３の表面の荒れが比較的大きいが、後述する評価試験で説明するように、ＨＢｒガス及びＣｌ２ガスをウエハＷに供給してエッチングを行うことで、Ｓｉ膜４４の表面の荒れを抑えることができる。このようにＳｉ膜４４の表面の荒れを抑えることができるのは、加熱されたＨＢｒガスそのものがＳｉ膜４４に作用しているか、あるいはＨＢｒガスが加熱されて生じるＨラジカル及びＢｒラジカルのうちのＨラジカルと、上記のＣｌ２ガスから生じたＣｌラジカルとが反応して生成するＨＣｌ（塩酸）が、Ｓｉ膜４４に作用していることによると考えられる。
然る後、反応管１１内へのＣｌ２ガス及びＨＢｒガスの供給が停止してエッチング処理が終了する（図５）。上記のようにエッチング処理中において凹部４２内の下部側ではＳｉ膜４４のエッチングが抑えられているため、このエッチング終了時には図５に示すように、凹部４２内にＳｉ膜４４が残留している。そして、上記のように、このように残留したＳｉ膜４４の表面の平坦性は比較的高い。
パージガスが供給されて、混合ガスが反応管１１から除去される一方で、ウエハＷの温度が所定の温度とされると共に、反応管１１内が所定の真空圧力とされる。そして、パージガスの供給が停止し、反応管１１内にＳｉＨ４ガスが供給されてＳｉ膜４４上にＳｉＨ４ガスが堆積して、Ｓｉ膜４４が成長する。平坦性が比較的高いＳｉ膜４４の表面に対してそのようにガスが堆積するため、図６に示すように成長中におけるＳｉ膜４４の表面の平坦性も比較的高い。さらにＳｉ膜４４の成長が進み、凹部４２内では当該凹部の側面から成長したＳｉ膜４４の表面同士が接合し、Ｓｉ層４５が形成される（図７）。互いに接合されるＳｉ膜４４の表面の平坦性が比較的高いので、この接合部にボイドが含まれたり、シームが形成されることが抑制される。
その後、反応管１１内へのＳｉＨ４ガスの供給が停止して成膜処理が終了する。そして、パージガスが供給されてＳｉＨ４ガスが反応管１１から除去される。また、その一方でウエハＷが降温する。続いて、蓋体１６が下降して反応管１１からウエハボート３が搬出された後、図示しない搬送機構によってウエハボート３からウエハＷが取り出される。半導体装置の論理素子を製造するための後のプロセスにおいて、例えば凹部４２内に形成されたＳｉ層４５は下方に向けて、異方性エッチングされて除去される。このＳｉ層４５のエッチングは、例えば凹部４２の底部を構成していたＳｉ層４１がエッチングされないように行われる。そして、このＳｉ層４５のエッチング時に、Ｓｉ層４５にはボイド及びシームが形成されていないため、当該Ｓｉ層４５のエッチングは各部で均一性高く進行することで、Ｓｉ層４１がエッチングされてしまうことを防ぐことができる。
上記の図３〜図７で説明した処理（以下、実施例の処理と記載する場合が有る）による効果を明確に示すために、比較例の処理について、ウエハＷの縦断側面が変化する様子を示す図８〜図１０を用いて説明する。この比較例の処理では、Ｓｉ膜４４のエッチング時にＣｌ２ガス及びＨＢｒガスの混合ガスをウエハＷに供給する代わりにＣｌ２ガスのみを供給すること以外は、実施例の処理と同様の処理であるものとする。先ず上記の第１のシード層及び第２のシード層の形成後にＳｉ膜４４が形成される。然る後、ウエハＷにＣｌ２ガスが供給されてＳｉ膜４４がエッチングされる。図８はこのエッチング終了時のウエハＷを示しており、既述のように残留するＳｉ膜４４の表面の荒れが比較的大きい。なお、この図５と上記の図８において、矢印の先の点線の円枠内には、拡大したＳｉ膜４４の断面を示している。
その後、ウエハＷにＳｉＨ４ガスが供給され、凹部４２内に残留しているＳｉ膜４４の表面にＳｉＨ４ガスが堆積し、当該Ｓｉ膜４４が成長するが、成長前のＳｉ膜４４の荒れが大きいため、図９に示すように成長中におけるＳｉ膜４４の表面の平坦性も比較的低くなる。その結果、凹部４２内の側面から成長したＳｉ膜４４の表面同士が接合し、凹部４２内にＳｉ層４５が形成されたときに、この接合部に微小なボイド４６及びシームが形成されてしまう（図１０）。
以上の比較例の処理を参照して明らかなように、上記の実施例の処理によれば、Ｃｌ２ガス及びＨＢｒガスをウエハＷに供給してエッチングを行うことで、凹部４２内に残留するＳｉ膜４４の平坦性を高くすることができる。それによってＳｉ膜４４上にＳｉＨ４ガスを堆積させることで凹部４２内にＳｉ層４５を形成するにあたり、Ｓｉ層４５中にボイド及びシームが形成されることを抑制することができる。
上記の実施例の処理で図５に示したようにエッチング後、凹部４２内にシリコンを埋込む前のＳｉ膜４４の表面粗さＲａをＡ１とする。また、比較例の処理で図８に示したようにエッチング後、凹部４２内にシリコンを埋込む前のＳｉ膜４４の表面粗さＲａをＢ１とする。例えばＡ１／Ｂ１は、０．８以下であることが好ましい。なお、ある実験を行った結果によれば、Ａ１は０．１８ｎｍであり、Ｂ１は０．２５ｎｍであった。つまり、Ａ１／Ｂ１は０．７２であった。
なお、本発明は上記の実施例の処理に限られず、種々の変形態様で行うことができる。例えば、上記の実施例の処理では、反応管１１に供給される前にＣｌ２ガス及びＨＢｒガスが互いに混合されているが、反応管１１内に別々の経路からＣｌ２ガス及びＨＢｒガスが供給され、ウエハＷ表面でこれらのガスが混合されるようにしてもよい。また、上記の処理では酸化シリコン膜４３上に成膜処理を行い、Ｓｉ膜４４を形成した後は、エッチング処理、成膜処理を１回ずつ行うことで凹部４２にシリコンを埋込んでいるが、Ｓｉ膜４４の形成後、エッチング処理及び成膜処理を複数回繰り返し行うことで、凹部４２にシリコンを埋込んでもよい。
さらに、既述のＨＣｌの作用によりＳｉ膜４４の表面が平坦化される場合は、ＨＢｒガスの代わりに当該ＨＣｌガスを荒れ抑制ガスとして反応管１１内に供給して、Ｃｌ２ガスによるエッチング処理を行ってもよい。また、ＨＩ（ヨウ化水素）ガスは、ＨＢｒガスと同様にハロゲンと水素とからなる化合物であり、Ｂｒ（臭素）、Ｉ（ヨウ素）の各電気陰性度は互いに近い値を示すので、ＨＢｒガス、ＨＩガスは互いに類似した性質を示す。従って、ＨＢｒガスの代わりに当該ＨＩガスを反応管１１内に供給してもＨＢｒガスを供給した場合と同様の効果が得られると考えられるので、ＨＩガスを荒れ抑制ガスとして供給することができる。また、エッチングに用いられるハロゲンガスとしてはＣｌ２ガスに限られず、例えばＦ２（フッ素）ガスやＢｒ２（臭素）ガスであってもよい。
（評価試験）
本発明に関連して行われた評価試験について説明する。上記の縦型熱処理装置１を用いて、ウエハＷの表面に形成されたＳｉ膜４４について、上記の実施例の処理中のエッチング処理と同様のエッチング処理を行った。処理条件として、ウエハＷの温度は４００℃、反応管１１内の圧力は２６．６Ｐａ、Ｃｌ２ガスの流量は１０００ｓｃｃｍに夫々設定した。そして、ＨＢｒガスの流量については処理を行う毎に０〜１０００ｓｃｃｍの範囲で変更した。エッチング処理された各ウエハＷについては、Ｓｉ膜４４のエッチングレート（（単位時間あたりのエッチング量））、ウエハＷに残留したＳｉ膜４４の表面のＨａｚｅ（ヘイズ）、ＷｉｎＷについて測定した。
上記のヘイズの測定は、暗視野検査装置にてレーザー光をウエハＷに照射し、散乱した光を当該装置内の受光部にて受光して生成された低周波信号を測定することにより行った。また、上記のＷｉｎＷについては、ウエハＷの面内の多数の箇所にてエッチングレートを測定し、下記の式１に従って計算を行うことで算出しており、この値の絶対値が低いほどウエハＷの面内におけるエッチングの均一性が高いことを表している。
ＷｉｎＷ（±％）＝±（エッチングレートの最大値−エッチングレートの最小値）／（エッチングレートの平均値）×１００／２・・・式１
図１１〜図１３は、評価試験の結果を示すグラフである。各図のグラフとも横軸は、ＨＢｒガスの流量（単位：ｓｃｃｍ）を示している。図１１のグラフの縦軸はエッチングレート（単位：Å／分）、図１２のグラフの縦軸はＨａｚｅ（単位：ｐｐｍ）、図１３のグラフの縦軸はＷｉｎＷ（単位：±％）を夫々示している。図１１のグラフに示すように、ＨＢｒガスの流量として設定された０ｓｃｃｍ〜１０００ｓｃｃｍの範囲において、ＨＢｒガスの流量が大きいほどエッチングレートが低い。しかし、ＨＢｒガスが０ｓｃｃｍであるときのエッチングレートは３７．０５Å／分であり、ＨＢｒガスが１０００ｓｃｃｍであるときのエッチングレートは２８．９６Å／分であり、これらのエッチングレートの間に大きな差は見られない。つまり、ＨＢｒガスをＣｌ２ガスと共に供給しても、Ｃｌ２ガスのＳｉ膜４４に対するエッチング作用は大きく影響されないことが分かる。
また、図１２のグラフからは、ＨＢｒガスの流量が大きいほどＨａｚｅの値が小さい値を示すことが分かる。即ち、ＨＢｒガスの流量が大きいほど、エッチング後のＳｉ膜４４の平坦性が高い。具体的に、ＨＢｒガスの流量が０ｓｃｃｍであるときのＨａｚｅは０．８０９ｐｐｍであり、ＨＢｒガスの流量が１０００ｓｃｃｍであるときのエッチングレートは０．４４０ｐｐｍであった。従って、この評価試験の結果からＨＢｒガスをＣｌ２ガスと共に供給してエッチングを行うことで、Ｓｉ膜４４の平坦性を高くすることができることが確認された。また、グラフより、ＨＢｒガスの流量が２５０ｓｃｃｍ以上、つまりＨＢｒガスの流量／Ｃｌ２ガスの流量が１／４以上となる範囲では、Ｈａｚｅの値は大きく変化せず、０．５ｐｐｍ以下であった。つまり、当該範囲において、Ｈａｚｅを特に低く抑えることができている。
上記のようにこの評価試験において、ＨＢｒガスの流量が０ｓｃｃｍのときのＨａｚｅは概ね０．８ｐｐｍであり、ＨＢｒガスの流量が２５０ｓｃｃｍ〜１０００ｓｃｃｍのときのＨａｚｅは概ね０．５ｐｐｍである。この結果から、上記の実施例の処理において、Ｓｉ膜４４のエッチング処理の終了後における当該Ｓｉ膜４４の表面のＨａｚｅをＡｐｐｍとし、比較例の処理について、１回目のＳｉ膜４４の成膜処理及びＳｉ膜４４のエッチング処理の終了後における当該Ｓｉ膜４４の表面におけるＨａｚｅをＢｐｐｍとすると、Ａ／Ｂ＝０．５／０．８＝０．６２５であるときには、Ｓｉ膜４４の表面の荒れが略限界まで抑制されていることになるので、Ａ／Ｂが０．８以下であるときには、十分にＳｉ膜４４の表面の粗さが抑制されていると言え、Ａ／Ｂが０．７以下であるときには、さらに十分にＳｉ膜４４の表面の粗さが抑制されていると言える。上記の実施例の処理では、そのような値になるようにＨＢｒガスが供給されることがより好ましい。
さらに図１３のグラフに示されるように、ＨＢｒガスの流量が０ｓｃｃｍである場合、つまりＨＢｒガスを供給しない場合のＷｉｎＷの値よりも、ＨＢｒガスを供給した場合のＷｉｎＷの値の方が小さい。つまり、ＨＢｒガスを供給することで、エッチングの面内における均一性が高くなっている。具体的に、ＨＢｒガスが０ｓｃｃｍであるときのＷｉｎＷは３．１９％であり、ＨＢｒガスが１０００ｓｃｃｍであるときのＷｉｎＷは２．５８％であった。従って、Ｃｌ２ガスと共にＨＢｒガスをウエハＷに供給してエッチングを行うことで、Ｓｉ膜４４の荒れを抑える他に、エッチングの面内均一性も高くすることができる効果も得られることが確認された。
Ｗ ウエハ
１ 縦型熱処理装置
１１ 反応管
１９ ヒーター
２１、３１ ガス導入管
２３Ａ〜２３Ｅ、３２ ガス供給源
２４Ａ〜２４Ｅ、３３ ガス供給機構
２７ バルブ
３０ 制御部

Claims (7)

  1. シリコンを含有する成膜ガスを被処理体に供給して、当該被処理体の表面に形成された凹部内にシリコン膜を形成する工程と、
    次に、前記シリコン膜をエッチングするためのハロゲンガスと、当該ハロゲンガスによるエッチング後のシリコン膜の表面の荒れを抑えるための荒れ抑制ガスと、を含む処理ガスを前記被処理体に供給する工程と、
    当該処理ガスに熱エネルギーを与えて活性化し、前記凹部の側壁に形成された前記シリコン膜をプラズマが形成されない雰囲気でエッチングして当該凹部の開口幅を広げるエッチング工程と、
    然る後、前記成膜ガスを前記被処理体に供給し、前記凹部内に残留した前記シリコン膜上にシリコンを堆積させて当該凹部内にシリコンを充填する工程と、
    を備え、
    前記シリコン膜を形成する工程は、縦断面視、下部側に比べて上部側が膨らんだ側壁を有する前記凹部内にシリコン膜を形成する工程であり、
    前記エッチング工程は、前記凹部の側壁に形成された前記シリコン膜について、下部側の膜厚が上部側の膜厚に比べて大きくなるようにエッチングする工程であることを特徴とする半導体装置の製造方法。
  2. 前記ハロゲンガスは塩素ガスであることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記エッチング工程は、前記被処理体を２５０℃〜４５０℃に加熱する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記処理ガスは、前記荒れ抑制ガスの流量／前記ハロゲンガスの流量が１／４以上となるように当該荒れ抑制ガス及びハロゲンガスを含むことを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記荒れ抑制ガスは臭化水素ガスであることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記エッチング工程によりエッチングされた前記シリコン膜の表面のヘイズの値／前記処理ガスを構成するハロゲンガス及び荒れ抑制ガスのうち前記ハロゲンガスのみを前記被処理体に供給して前記エッチング工程が行われたときの前記シリコン膜の表面のヘイズの値は、０.８以下であることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置の製造方法。
  7. 被処理体を収納する真空容器と、
    前記被処理体を加熱する加熱部と、
    前記真空容器内にシリコンを含有する成膜ガスを供給する成膜ガス供給部と、
    前記真空容器内にシリコン膜をエッチングするためのハロゲンガスを供給するエッチングガス供給部と、
    当該ハロゲンガスによるエッチング後のシリコン膜の表面の荒れを抑えるための荒れ抑制ガスを供給する荒れ抑制ガス供給部と、
    前記成膜ガスを被処理体に供給して、当該被処理体の表面に形成された凹部内にシリコン膜を形成するステップと、次に、前記ハロゲンガスと前記荒れ抑制ガスとを含む処理ガスを前記被処理体に供給するステップと、当該処理ガスに熱エネルギーを与えて活性化し、前記凹部の側壁に形成された前記シリコン膜をプラズマが形成されない雰囲気でエッチングして当該凹部の開口幅を広げるエッチングステップと、然る後、前記成膜ガスを前記被処理体に供給し、前記凹部内に残留した前記シリコン膜上にシリコンを堆積させて当該凹部内にシリコンを充填するステップと、を実施するように制御信号を出力する制御部と、
    を備え、
    前記シリコン膜を形成するステップは、縦断面視、下部側に比べて上部側が膨らんだ側壁を有する前記凹部内にシリコン膜を形成するステップであり、
    前記エッチングステップは、前記凹部の側壁に形成された前記シリコン膜について、下部側の膜厚が上部側の膜厚に比べて大きくなるようにエッチングするステップであることを特徴とする半導体製造装置。
JP2016121874A 2016-06-20 2016-06-20 半導体装置の製造方法及び半導体製造装置 Active JP6693292B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016121874A JP6693292B2 (ja) 2016-06-20 2016-06-20 半導体装置の製造方法及び半導体製造装置
TW106119394A TWI710669B (zh) 2016-06-20 2017-06-12 半導體裝置之製造方法及半導體製造裝置
US15/624,432 US10529559B2 (en) 2016-06-20 2017-06-15 Method of manufacturing semiconductor device, and semiconductor manufacturing apparatus
KR1020170077156A KR102199233B1 (ko) 2016-06-20 2017-06-19 반도체 장치의 제조 방법 및 반도체 제조 장치
CN201710469560.5A CN107527791B (zh) 2016-06-20 2017-06-20 半导体装置的制造方法和半导体制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016121874A JP6693292B2 (ja) 2016-06-20 2016-06-20 半導体装置の製造方法及び半導体製造装置

Publications (3)

Publication Number Publication Date
JP2017228580A JP2017228580A (ja) 2017-12-28
JP2017228580A5 JP2017228580A5 (ja) 2019-01-10
JP6693292B2 true JP6693292B2 (ja) 2020-05-13

Family

ID=60661379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016121874A Active JP6693292B2 (ja) 2016-06-20 2016-06-20 半導体装置の製造方法及び半導体製造装置

Country Status (5)

Country Link
US (1) US10529559B2 (ja)
JP (1) JP6693292B2 (ja)
KR (1) KR102199233B1 (ja)
CN (1) CN107527791B (ja)
TW (1) TWI710669B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019013891A1 (en) * 2017-07-12 2019-01-17 Applied Materials, Inc. CYCLIC CONFORMAL DEPOSITION / REINFORCEMENT / ETCHING FOR FILLING INS
US11056347B2 (en) 2019-05-28 2021-07-06 Tokyo Electron Limited Method for dry etching compound materials
JP2022095463A (ja) 2020-12-16 2022-06-28 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
JP2022113991A (ja) * 2021-01-26 2022-08-05 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
JP2022184550A (ja) 2021-06-01 2022-12-13 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093445B2 (ja) 1991-05-20 2000-10-03 東京エレクトロン株式会社 プラズマエッチング方法
US5573973A (en) * 1993-03-19 1996-11-12 National Semiconductor Corporation Integrated circuit having a diamond thin film trench arrangement as a component thereof and method
JP2000294626A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法
US6774045B1 (en) * 2001-07-11 2004-08-10 Lam Research Corporation Residual halogen reduction with microwave stripper
JP3093445U (ja) 2002-10-16 2003-05-09 益添 朱 ローラースケートの収納輪セット構造
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
JP4488999B2 (ja) * 2005-10-07 2010-06-23 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5925704B2 (ja) * 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法

Also Published As

Publication number Publication date
CN107527791A (zh) 2017-12-29
JP2017228580A (ja) 2017-12-28
KR102199233B1 (ko) 2021-01-06
US20170365465A1 (en) 2017-12-21
US10529559B2 (en) 2020-01-07
TWI710669B (zh) 2020-11-21
KR20170142926A (ko) 2017-12-28
CN107527791B (zh) 2021-10-26
TW201802295A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
JP6693292B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP6476369B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR20220113328A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102264071B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2017224684A (ja) 半導体装置の製造方法、熱処理装置及び記憶媒体。
KR20210063249A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7155390B2 (ja) 基板処理方法、基板処理装置、プログラム及び半導体装置の製造方法
JP7018849B2 (ja) 成膜方法及び成膜装置
WO2019186637A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7058520B2 (ja) シリコン膜の成膜方法及び基板処理装置
WO2020054299A1 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP7004608B2 (ja) 半導体膜の形成方法及び成膜装置
JP7159446B2 (ja) 基板処理方法、基板処理装置、プログラムおよび半導体装置の製造方法
US20220238374A1 (en) Method for manufacturing semiconductor device and substrate processing apparatus
JP2022184550A (ja) 半導体装置の製造方法及び基板処理装置
KR20220086484A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP7326555B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7113041B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
KR20240038582A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20230035619A (ko) 반도체 장치의 제조 방법, 프로그램, 기판 처리 장치 및 기판 처리 방법
KR20220117153A (ko) 기판 처리 장치, 기판 처리 방법, 반도체 장치의 제조 방법 및 프로그램
JP2008243837A (ja) 成膜装置及び成膜方法並びに記憶媒体

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200330

R150 Certificate of patent or registration of utility model

Ref document number: 6693292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250