KR20220113328A - 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20220113328A
KR20220113328A KR1020220096222A KR20220096222A KR20220113328A KR 20220113328 A KR20220113328 A KR 20220113328A KR 1020220096222 A KR1020220096222 A KR 1020220096222A KR 20220096222 A KR20220096222 A KR 20220096222A KR 20220113328 A KR20220113328 A KR 20220113328A
Authority
KR
South Korea
Prior art keywords
gas
substrate
film
wafer
base
Prior art date
Application number
KR1020220096222A
Other languages
English (en)
Other versions
KR102513888B1 (ko
Inventor
기미히코 나카타니
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20220113328A publication Critical patent/KR20220113328A/ko
Application granted granted Critical
Publication of KR102513888B1 publication Critical patent/KR102513888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

선택 성장에서의 선택성을 높인다. (a) 표면에 제1 하지와 제2 하지가 노출된 기판에 대하여 아미노실란계 가스를 공급함으로써, 제1 하지 및 제2 하지 중 한쪽 하지의 표면에 아미노실란계 가스에 포함되는 실리콘을 흡착시키는 공정과, (b) 한쪽 하지의 표면에 실리콘을 흡착시킨 후의 기판에 대하여 불소 함유 가스를 공급함으로써, 한쪽 하지의 표면에 흡착시킨 실리콘과 불소 함유 가스를 반응시켜, 한쪽 하지의 표면을 개질시키는 공정과, (c) 한쪽 하지의 표면을 개질시킨 후의 기판에 대하여 성막 가스를 공급함으로써, 제1 하지 및 제2 하지 중 한쪽 하지와는 상이한 다른 쪽 하지의 표면 상에 막을 형성하는 공정을 갖는다.

Description

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 {METHOD OF PROCESSING SUBSTRATE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판의 표면에 노출된 복수 종류의 하지 중 특정 하지의 표면 상에 선택적으로 막을 성장시켜 형성하는 처리(이하, 이 처리를 선택 성장 또는 선택 성막이라고도 함)가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2013-243193호 공보
본 개시의 목적은, 상술한 선택 성장에서의 선택성을 높이는 것이 가능한 기술을 제공하는 데 있다.
본 개시의 일 형태에 의하면,
(a) 표면에 제1 하지와 제2 하지가 노출된 기판에 대하여 아미노실란계 가스를 공급함으로써, 상기 제1 하지 및 상기 제2 하지 중 한쪽 하지의 표면에 상기 아미노실란계 가스에 포함되는 실리콘을 흡착시키는 공정과,
(b) 상기 한쪽 하지의 표면에 실리콘을 흡착시킨 후의 상기 기판에 대하여 불소 함유 가스를 공급함으로써, 상기 한쪽 하지의 표면에 흡착시킨 실리콘과 상기 불소 함유 가스를 반응시켜, 상기 한쪽 하지의 표면을 개질시키는 공정과,
(c) 상기 한쪽 하지의 표면을 개질시킨 후의 상기 기판에 대하여 성막 가스를 공급함으로써, 상기 제1 하지 및 상기 제2 하지 중 상기 한쪽 하지와는 상이한 다른 쪽 하지의 표면 상에 막을 형성하는 공정
을 행하는 기술이 제공된다.
본 개시에 의하면, 상술한 선택 성장에서의 선택성을 높이는 것이 가능하게 된다.
도 1은 본 개시의 일 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러(121)의 개략 구성도이며, 컨트롤러(121)의 제어계를 블록도로 나타내는 도면이다.
도 4는 본 개시의 일 형태의 선택 성장에서의 처리 시퀀스를 도시하는 도면이다.
도 5(a)는, 표면에, 실리콘 산화막을 포함하는 하지(200a) 및 실리콘 질화막을 포함하는 하지(200b)가 각각 노출된 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 5(b)는, 아미노실란계 가스를 공급함으로써, 하지(200a)의 표면에 실리콘을 선택적으로 흡착시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다.
도 5(c)는, 불소 함유 가스를 공급함으로써, 실리콘을 흡착시킨 하지(200a)의 표면을, 선택적으로 개질시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 5(d)는, 하지(200b)의 표면 상에 실리콘 질화막을 선택적으로 형성한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 5(e)는, 도 5(d)에 도시하는 웨이퍼(200)를 대기 폭로한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다.
<본 개시의 일 형태>
이하, 본 개시의 일 형태에 대해서, 주로, 도 1 내지 도 4를 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원형으로, 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스강(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 거치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 내지 제3 공급부로서의 노즐(249a 내지 249c)이, 매니폴드(209)의 측벽을 관통하도록 각각 마련되어 있다. 노즐(249a 내지 249c)을, 각각 제1 내지 제3 노즐이라고도 칭한다. 노즐(249a 내지 249c)은, 예를 들어 석영 또는 SiC 등의 내열성 재료에 의해 구성되어 있다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다. 노즐(249a 내지 249c)은 각각 상이한 노즐이며, 노즐(249a, 249c) 각각은, 노즐(249b)에 인접해서 마련되어 있다.
가스 공급관(232a 내지 232c)에는, 가스류의 상류측에서부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 마련되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232d, 232e)이 각각 접속되어 있다. 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 가스 공급관(232f, 232g)이 각각 접속되어 있다. 가스 공급관(232d 내지 232g)에는, 가스류의 상류측부터 순서대로, MFC(241d 내지 241g) 및 밸브(243d 내지 243g)가 각각 마련되어 있다. 가스 공급관(232a 내지 232g)은, 예를 들어, SUS 등의 금속 재료에 의해 구성되어 있다.
도 2에 도시한 바와 같이, 노즐(249a 내지 249c)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립하도록 각각 마련되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 평면으로 보아, 노즐(249b)은, 처리실(201) 내에 반입되는 웨이퍼(200)의 중심을 사이에 두고 후술하는 배기구(231a)와 일직선 상에 대향하도록 배치되어 있다. 노즐(249a, 249c)은, 노즐(249b)과 배기구(231a)의 중심을 통과하는 직선 L을, 반응관(203)의 내벽(웨이퍼(200)의 외주부)을 따라 양측으로부터 사이에 두도록 배치되어 있다. 직선 L은, 노즐(249b)과 웨이퍼(200)의 중심을 통과하는 직선이기도 하다. 즉, 노즐(249c)은, 직선 L을 사이에 두고 노즐(249a)과 반대측에 마련되어 있다고 할 수도 있다. 노즐(249a, 249c)은, 직선 L을 대칭 축으로 해서 선 대칭으로 배치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 마련되어 있다. 가스 공급 구멍(250a 내지 250c)은, 각각이, 평면으로 보아 배기구(231a)와 대향(대면)하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 웨이퍼(200) 상에 형성되는 막을 구성하는 주 원소로서의 실리콘(Si)과 할로겐 원소를 포함하는 가스, 즉, 할로실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 할로실란계 가스는, 성막 가스, 즉, Si 소스(원료 가스)로서 작용한다. 할로겐 원소에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 클로로실란계 가스를 사용할 수 있고, 예를 들어 실리콘테트라클로라이드(SiCl4) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 불소 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 불소 함유 가스로서는, 예를 들어 불소(F2) 가스를 사용할 수 있다.
가스 공급관(232c)으로부터는, 질소(N) 함유 가스인 질화수소계 가스가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. 질화수소계 가스는, 성막 가스, 즉, N 소스(질화 가스, 질화제)로서 작용한다. 질화수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232g)으로부터는, Si와 아미노기를 포함하는 가스인 아미노실란계 가스가, MFC(241g), 밸브(243g), 가스 공급관(232c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다.
아미노실란계 가스로서는, 예를 들어 조성식 중에(1분자 중에) 1개의 아미노기를 포함하는 원료인 모노아미노실란(SiH3R) 가스를 사용할 수 있다. 여기서, R은, 1개의 N 원자에, 1개 이상의 C 원자를 포함하는 탄화수소기가 1개 또는 2개 배위한 아미노기(NH2로 표현되는 아미노기의 H의 한쪽 또는 양쪽을 1개 이상의 C 원자를 포함하는 탄화수소기로 치환한 것)를 나타내고 있다. 아미노기의 일부를 구성하는 탄화수소기가 1개의 N에 2개 배위하고 있을 경우는, 그 2개가 동일한 탄화수소기이어도 되고, 상이한 탄화수소기이어도 된다. 또한, 탄화수소기는, 이중 결합이나 삼중 결합 등의 불포화 결합을 포함하고 있어도 된다. 또한, 아미노기는 환상 구조를 갖고 있어도 된다. 아미노기는, SiH3R 분자의 중심 원자인 Si에 결합하고 있으므로, 이 아미노기를, 리간드(배위자) 또는 아미노 리간드라고도 한다.
SiH3R 가스로서는, 예를 들어 에틸메틸아미노실란(SiH3[N(CH3)C2H5)]) 가스, 디메틸아미노실란(SiH3[N(CH3)2]) 가스, 디이소프로필아미노실란(SiH3[N(C3H7)2]) 가스, 디세컨더리부틸아미노실란(SiH3[H(C4H9)2]) 가스, 디메틸피페리디노실란(SiH3[NC5H8(CH3)2]) 가스, 디에틸피페리디노실란(SiH3[NC5H8(C2H5)2]) 가스를 사용할 수 있다.
가스 공급관(232d 내지 232f)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241d 내지 241f), 밸브(243d 내지 243f), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로, 가스 공급관(232a, 232c), MFC(241a, 241c), 밸브(243a, 243c)에 의해, 성막 가스 공급계(원료 가스 공급계, 반응 가스 공급계)가 구성된다. 주로, 가스 공급관(232g), MFC(241g), 밸브(243g)에 의해, 아미노실란계 가스 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 불소 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232d 내지 232f), MFC(241d 내지 241f), 밸브(243d 내지 243f)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243g)나 MFC(241a 내지 241g) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232g) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232g) 내의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243g)의 개폐 동작이나 MFC(241a 내지 241g)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있어, 가스 공급관(232a 내지 232g) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있고, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하도록 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 도 2에 도시한 바와 같이, 배기구(231a)는, 평면으로 보아, 웨이퍼(200)를 사이에 두고 노즐(249a 내지 249c)(가스 공급 구멍(250a 내지 250c))과 대향(대면)하는 위치에 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라서 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다. 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에 대한 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241g), 밸브(243a 내지 243g), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241g)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243g)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200)의 표면에 노출된 복수 종류의 하지 중 특정 하지의 표면 상에 선택적으로 막을 성장시켜 형성하는 선택 성장(선택 성막)의 처리 시퀀스 예에 대해서, 주로, 도 4, 도 5(a) 내지 도 5(e)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 처리 시퀀스에서는,
표면에 실리콘 산화막(SiO막)을 포함하는 제1 하지(하지(200a))와 실리콘 질화막(SiN막)을 포함하는 제2 하지(하지(200b))가 노출된 웨이퍼(200)에 대하여 아미노실란계 가스로서 SiH3R 가스를 공급함으로써, 하지(200a) 및 하지(200b) 중 한쪽 하지(여기서는 하지(200a))의 표면에 SiH3R 가스에 포함되는 Si를 흡착시키는 스텝 A와,
하지(200a)의 표면에 Si를 흡착시킨 후의 웨이퍼(200)에 대하여 불소 함유 가스로서 F2 가스를 공급함으로써, 하지(200a)의 표면에 흡착시킨 Si와 F2 가스를 반응시켜, 하지(200a)의 표면을 개질시키는 스텝 B와,
하지(200a)의 표면을 개질시킨 후의 웨이퍼(200)에 대하여 성막 가스로서 SiCl4 가스 및 NH3 가스를 공급함으로써, 하지(200a) 및 하지(200b) 중 상술한 한쪽 하지와는 상이한 다른 쪽 하지(여기서는 하지(200b))의 표면 상에, 막으로서, Si 및 N을 포함하는 막인 SiN막을 형성하는 스텝 C를 행한다.
또한, 도 4는, 스텝 C에서, 웨이퍼(200)에 대하여 SiCl4 가스를 공급하는 스텝 C1과, 웨이퍼(200)에 대하여 NH3 가스를 공급하는 스텝 C2를 비동시로 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행하는 경우를 나타내고 있다.
본 명세서에서는, 상술한 처리 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용한다.
SiH3R→F2→(SiCl4→NH3)×n ⇒ SiN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 통해서 매니폴드(209)의 하단을 시일한 상태가 된다.
도 5(a)에 도시하는 바와 같이, 웨이퍼(200)의 표면에는, 복수 종류의 하지, 여기에서는 일례로서, 산소(O) 함유막, 즉 산화막으로서의 SiO막을 포함하는 하지(200a)와, O 비함유막, 즉 비산화막인 질화막으로서의 SiN막을 포함하는 하지(200b)가 미리 노출된 상태로 되어 있다. 하지(200a)는 전역(전체면)에 걸쳐 수산기(OH) 종단(終端)된 표면을 갖고 있다. 하지(200b)는 많은 영역이 OH 종단되어 있지 않은 표면, 즉, 일부 영역이 OH 종단된 표면을 갖고 있다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포가 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에 대한 통전 정도가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(선택 성장)
그 후, 다음의 스텝 A 내지 C를 순차 실행한다.
[스텝 A]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 표면에 하지(200a)와 하지(200b)가 노출된 웨이퍼(200)에 대하여 SiH3R 가스를 공급한다.
구체적으로는, 밸브(243g)를 개방하여, 가스 공급관(232g) 내에 SiH3R 가스를 흘린다. SiH3R 가스는, MFC(241g)에 의해 유량 조정되어, 가스 공급관(232c), 노즐(249c)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 SiH3R 가스가 공급된다(SiH3R 가스 공급). 이때, 밸브(243d, 243e)를 개방하여, 노즐(249a, 249b) 각각을 통해서 처리실(201) 내에 N2 가스를 공급한다. N2 가스의 공급은 실시하지 않아도 된다.
본 스텝에서의 처리 조건으로서는,
SiH3R 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 1 내지 500sccm
SiH3R 가스 공급 시간: 1초 내지 60분
N2 가스 공급 유량(가스 공급관마다): 0 내지 10000sccm
처리 온도: 실온(25℃) 내지 600℃, 바람직하게는 실온 내지 450℃
처리 압력: 1 내지 2000Pa, 바람직하게는 1 내지 1000Pa
이 예시된다. 여기에서 설명한 조건은, 처리실(201) 내에서 SiH3R 가스가 기상 분해(열분해)하지 않는 조건이다.
또한, 본 명세서에서의 「1 내지 2000Pa」과 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「1 내지 2000Pa」이란 「1Pa 이상 2000Pa 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
상술한 조건 하에서 웨이퍼(200)에 대하여 SiH3R 가스를 공급함으로써, 도 5(b)에 도시하는 바와 같이, SiH3R 가스에 포함되는 Si의 하지(200b)의 표면에의 흡착을 억제하면서, SiH3R 가스에 포함되는 Si를, 하지(200a)의 표면에 선택적(우선적)으로 흡착시키는 것이 가능하게 된다. 이때, 하지(200b)의 표면의 일부에 SiH3R 가스에 포함되는 Si가 흡착되기도 하지만, 그 흡착량은, 하지(200a)의 표면에의 Si의 흡착량보다도 소량이 된다. 이러한 선택적(우선적)인 흡착이 가능하게 되는 것은, 본 스텝에서의 처리 조건을, 처리실(201) 내에서 SiH3R 가스가 기상 분해하지 않는 조건으로 하고 있기 때문이다. 또한, 하지(200a)의 표면이 전역에 걸쳐서 OH 종단되어 있는 것에 반해, 하지(200b)의 표면의 많은 영역이 OH 종단되어 있지 않기(표면의 일부 영역이 OH 종단되어 있기) 때문이다. 본 스텝에서는, 처리실(201) 내에서 SiH3R 가스가 기상 분해하지 않으므로, 하지(200a, 200b)의 표면에는, SiH3R에 포함되는 Si가 다중 퇴적되지 않는다. 본 스텝에서는, 하지(200a)의 표면에서는, 표면의 전역에 형성된 OH 종단과 SiH3R이 반응하여, SiH3R에 포함되는 Si가 하지(200a)의 표면의 전역에 화학 흡착된다. 이에 반해, 하지(200b)의 표면에서는, 표면의 많은 영역에 OH 종단이 존재하지 않으므로, 그 많은 영역에는, SiH3R에 포함되는 Si가 화학 흡착되지 않는다. 단, 하지(200b)의 표면의 일부 영역에 형성된 OH 종단과 SiH3R이 반응하여, SiH3R에 포함되는 Si가, 그 일부 영역에, 화학 흡착되기도 한다. 또한, SiH3R에 포함되는 Si가 하지의 표면에 화학 흡착될 때, Si에 H가 결합한 상태에서 화학 흡착되게 된다.
또한, SiH3R 가스의 공급을 소정 시간 계속하면, 하지(200a)의 표면에의 Si의 화학 흡착이 포화한다. 즉, 하지(200a)의 표면에의 Si의 화학 흡착에는 셀프 리미트가 걸린다. 즉, 하지(200a)의 표면 상에 1층의 Si층이 형성되면, 더이상 하지(200a)의 표면 상에 Si가 화학 흡착되지 않게 된다. 그 결과, 하지(200a)의 표면 상에 흡착되는 Si의 양은, 하지(200a)의 표면 전역에 걸쳐서 대략 균일한 양이 된다.
하지(200a)의 표면에 Si를 선택적으로 흡착시킨 후, 밸브(243g)를 폐쇄하여, 처리실(201) 내의 SiH3R 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243d 내지 243f)를 개방하여, 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 N2 가스를 공급한다. 노즐(249a 내지 249c)로부터 공급되는 N2 가스는, 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내가 퍼지된다(퍼지).
아미노실란계 가스로서는, 1분자 중에 아미노기를 1개만 포함하는 상술한 모노아미노실란 가스 외에, 1분자 중에 아미노기를 2개 포함하는 디아미노실란(SiH2RR') 가스나, 1분자 중에 아미노기를 3개 포함하는 트리아미노실란(SiHRR'R") 가스를 사용할 수 있다.
또한, 아미노실란계 가스로서는, 하기 일반식 [1]로 표현되는 아미노실란 화합물을 사용할 수 있다.
SiAx[(NB2)(4-x)] [1]
식 [1] 중, A는, 수소 원자, 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기, 또는 메톡시기, 에톡시기, 프로폭시기, 부톡시기 등의 알콕시기를 나타낸다. 알킬기는, 직쇄상 알킬기뿐만 아니라, 이소프로필기, 이소부틸기, 세컨더리부틸기, 터셔리부틸기 등의 분지상 알킬기이어도 된다. 알콕시기는, 직쇄상 알콕시기뿐만 아니라, 이소프로폭시기, 이소부톡시기 등의 분지상 알콕시기이어도 된다. B는, 수소 원자, 또는 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기를 나타낸다. 알킬기는, 직쇄상 알킬기뿐만 아니라, 이소프로필기, 이소부틸기, 세컨더리부틸기, 터셔리부틸기 등의 분지상 알킬기이어도 된다. 복수의 A는, 동일해도 되고 상이해도 되고, 2개의 B는 동일해도 되고 상이해도 된다. x는 1 내지 3의 정수이다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
[스텝 B]
스텝 A가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 하지(200a)의 표면에 Si를 선택적으로 흡착시킨 후의 웨이퍼(200)에 대하여 F2 가스를 공급한다.
구체적으로는, 밸브(243b)를 개방하여, 가스 공급관(232b) 내에 F2 가스를 흘린다. F2 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 F2 가스가 공급된다(F2 가스 공급). 이때, 밸브(243d, 243f)를 개방하여, 노즐(249a, 249c) 각각을 통해서 처리실(201) 내에 N2 가스를 공급한다. N2 가스의 공급은 실시하지 않아도 된다.
본 스텝에서의 처리 조건으로서는,
F2 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 1 내지 500sccm
F2 가스 공급 시간: 1초 내지 60분
처리 온도: 실온 내지 550℃, 바람직하게는 실온 내지 450℃
가 예시된다. 다른 조건은, 스텝 A에서의 처리 조건과 마찬가지로 한다. 여기에서 설명한 조건은, 하지(200a)의 표면을 에칭하지 않는 조건이며, 또한, 후술하는 바와 같이 하지(200a)의 표면이 개질(F 종단)되는 조건이다.
상술한 조건 하에서 웨이퍼(200)에 대하여 F2 가스를 공급함으로써, 하지(200a)의 표면에 흡착시킨 Si와 F2 가스를 반응시켜, 하지(200a)의 표면을, 에칭하지 않고 개질시키는 것이 가능하게 된다. 개질 후의 하지(200a)는, F 종단(SiF 종단)된 표면을 갖게 된다. 또한, 개질 후의 하지(200a)의 최표면에 존재하는 원자에 주목했을 경우, 하지(200a)는 F 종단된 표면을 갖는다고 할 수 있다. 또한, 개질 후의 하지(200a)의 최표면에 존재하는 원자와, 그 원자에 결합하고 있는 원자에 주목했을 경우, 하지(200a)는 SiF 종단된 표면을 갖는다고 할 수 있다. 본 명세서에서는, 편의상, 주로 전자의 호칭을 사용하기로 한다. 하지(200a)의 표면이 F 종단됨으로써, 하지(200a)의 표면에서는, 후술하는 스텝 C에서 성막 반응이 진행되지 않게 된다. 정확하게는, 성막 반응이 발생할 때까지의 시간, 즉, 인큐베이션 타임을 장기화하는 것이 가능하게 된다. 또한, 하지(200a)의 표면에 SiH3R에 포함되어 있던 유기 성분이 잔류하고 있었을 경우는, 하지(200a)의 표면에 흡착시킨 Si와 F2 가스가 반응할 때, 하지(200a)의 표면으로부터, 그 유기 성분이 제거되게 된다.
도 5(c)에 도시하는 바와 같이, 본 스텝에서는, 하지(200b)의 표면의 개질을 억제하면서, 하지(200a)의 표면을 선택적(우선적)으로 개질시키는 것이 가능하게 된다. 이때, 하지(200b)의 표면의 일부가 개질되는 경우도 있지만, 그 개질량은, 하지(200a)의 표면의 개질량보다도 소량이 된다. 이러한 선택적(우선적)인 개질이 가능하게 되는 것은, 스텝 A를 실시한 후, 하지(200b)의 표면의 많은 영역에 Si가 흡착되어 있지 않은 것에 반해, 하지(200a)의 표면의 전역에 Si가 흡착되어 있기 때문이다. 하지(200b)의 표면의 많은 영역에서는, Si가 흡착되어 있지 않으므로 Si와 F2의 반응이 진행되지 않고, 결과적으로, 그 많은 영역에는 F 종단이 형성되지 않는다. 단, 상술한 바와 같이, 하지(200b)의 표면의 일부 영역에 Si가 흡착되어 있는 경우도 있으며, 그 경우, 그 일부 영역에 F 종단이 형성되는 경우도 있다. 이에 반해, 하지(200a)의 표면에서는, 그 표면의 전역에 있어서, 표면에 흡착되어 있는 Si와 F2가 반응하여, F 함유 라디칼이 생성되고, 이 라디칼의 작용에 의해, 그 표면의 전역에 매우 안정된 F 종단(SiF 종단)이 형성된다. F 함유 라디칼로서는, F, SiF, SiF2, SiF3, SiHF, SiH2F, SiHF2 등을 들 수 있다.
또한, 상술한 바와 같이, 스텝 A에서 하지(200a) 상에 흡착시키는 Si의 양은, 하지(200a)의 표면 전역에 걸쳐서 대략 균일한 양으로 되어 있다. 그 때문에, 본 스텝에서는, 하지(200a)의 표면에서 발생하는 F 함유 라디칼의 양이, 그 면내 전역에 걸쳐서 대략 균일한 양이 된다. 그 결과, 상술한 하지(200a)의 개질이, 그 표면 전역에 걸쳐서 대략 균일하게 진행된다.
또한, 하지(200b)의 표면의 많은 영역에서는, 상술한 바와 같이 Si가 흡착되어 있지 않으므로 Si와 F2의 반응이 진행되지 않고, F 함유 라디칼이 생성되지 않아, 그 많은 영역은 개질되지 않는다. 단, 하지(200b)의 표면의 일부 영역에 Si가 흡착되어 있을 경우는, 그 일부 영역에 있어서, Si와 F2가 반응하여, F 함유 라디칼이 생성되고, 그 일부 영역이 개질되는 경우도 있는 것은 상술한 바와 같다. 그 결과, 하지(200b)의 표면은, 에칭 대미지를 거의 받지 않고, 그 표면의 많은 영역에 흡착 사이트가 유지되게 된다.
하지(200a, 200b) 중 하지(200a)의 표면을 선택적으로 개질시킨 후, 밸브(243b)를 폐쇄하여, 처리실(201) 내의 F2 가스의 공급을 정지한다. 그리고, 스텝 A에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
불소 함유 가스로서는, F2 가스 외에, 3불화염소(ClF3) 가스, 불화염소(ClF) 가스, F2+산화질소(NO) 가스, ClF+NO 가스, 3불화질소(NF3) 가스, 6불화텅스텐(WF6) 가스, 불화니트로실(FNO) 가스, 혹은 이들의 혼합 가스를 사용할 수 있다.
(스텝 C)
이 스텝에서는, 스텝 C1, C2를 순차 실행한다.
〔스텝 C1〕
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 하지(200a, 200b) 중 하지(200a)의 표면을 선택적으로 개질시킨 후의 웨이퍼(200)에 대하여 SiCl4 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 SiCl4 가스를 흘린다. SiCl4 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 SiCl4 가스가 공급된다(SiCl4 가스 공급). 이때, 밸브(243e, 243f)를 개방하여, 노즐(249b, 249c) 각각을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에 있어서의 처리 조건으로서는,
SiCl4 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm
SiCl4 가스 공급 시간: 1 내지 180초, 바람직하게는 10 내지 120초
처리 온도: 350 내지 600℃, 바람직하게는 400 내지 550℃
처리 압력: 1 내지 2000Pa, 바람직하게는 10 내지 1333Pa
이 예시된다. 다른 처리 조건은, 스텝 A에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 SiCl4 가스를 공급함으로써, 하지(200a, 200b) 중 개질되어 있지 않은 영역을 포함하는 하지(200b)의 표면 상에, Cl을 포함하는 Si 함유층이 형성된다. 즉, 하지(200b) 중 개질되어 있지 않은 영역, 즉, 흡착 사이트가 유지된 영역을 기점으로 해서, Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, 하지(200b)의 표면에의, SiCl4의 물리 흡착이나, SiCl4의 일부가 분해한 물질(SiClX)의 화학 흡착이나, SiCl4의 열분해에 의한 Si의 퇴적 등에 의해 형성된다. Cl을 포함하는 Si 함유층은, SiCl4나 SiClX의 흡착층(물리 흡착층이나 화학 흡착층)이어도 되고, Cl을 포함하는 Si의 퇴적층이어도 된다. 본 명세서에서는, Cl을 포함하는 Si 함유층을, 간단히 Si 함유층이라고도 칭한다.
본 스텝에서는, 하지(200a)의 표면 상에의 Si 함유층의 형성을 억제하면서, 하지(200b)의 표면 상에 Si 함유층을 선택적으로 형성하는 것이 가능하다. 또한, 어떠한 요인에 의해, 하지(200a)의 표면의 개질이 불충분해지는 경우 등에 있어서는, 하지(200a)의 표면 상에, 극히 약간 Si 함유층이 형성되는 경우도 있지만, 이 경우에도, 하지(200a)의 표면 상에 형성되는 Si 함유층의 두께는, 하지(200b)의 표면 상에 형성되는 Si 함유층의 두께에 비해서 훨씬 얇아진다. 이러한 Si 함유층의 선택적인 형성이 가능하게 되는 것은, 하지(200a)의 표면에 존재하는 F 종단이, 하지(200a)의 표면 상에의 Si 함유층의 형성(Si의 흡착)을 저해하는 요인, 즉, 인히비터(inhibitor)로서 작용하기 때문이다. 또한, 하지(200a)의 표면에 존재하는 F 종단은, 본 스텝을 실시할 때도, 소멸하지 않고 안정적으로 유지된다.
하지(200b)의 표면 상에 Si 함유층이 형성된 후, 밸브(243a)를 폐쇄하여, 처리실(201) 내의 SiCl4 가스의 공급을 정지한다. 그리고, 스텝 A에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
원료 가스(성막 가스)로서는, SiCl4 가스 외에, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스나, 테트라브로모실란(SiBr4) 가스 등의 브로모실란계 가스나, 테트라요오도실란(SiI4) 가스 등의 요오도실란계 가스를 사용할 수 있다.
〔스텝 C2〕
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 하지(200b) 상에 형성된 Si 함유층에 대하여 NH3 가스를 공급한다.
구체적으로는, 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 NH3 가스를 흘린다. NH3 가스는, MFC(241c)에 의해 유량 조정되어, 노즐(249c)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급된다(NH3 가스 공급). 이때, 밸브(243d, 243e)를 개방하여, 노즐(249a, 249b) 각각을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 유량: 10 내지 10000sccm
NH3 가스 공급 시간: 1 내지 60초, 바람직하게는 5 내지 50초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 1333Pa
이 예시된다. 다른 처리 조건은, 스텝 A에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 하지(200b)의 표면 상에 형성된 Si 함유층의 적어도 일부가 질화(개질)된다. Si 함유층이 개질됨으로써, 하지(200b)의 표면 상에, Si 및 N을 포함하는 층, 즉, 실리콘 질화층(SiN층)이 형성된다. SiN층을 형성할 때, Si 함유층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiN층은, 스텝 C1에서 형성된 Si 함유층에 비해 Cl 등의 불순물이 적은 층으로 된다. 또한, 하지(200a)의 표면은, 본 스텝을 실시할 때도, 개질되지 않고 유지된다. 즉, 하지(200a)의 표면은, 개질(NH 종단)되지 않고, F 종단된 채 안정적으로 유지된다.
하지(200b)의 표면 상에 SiN층이 형성된 후, 밸브(243c)를 폐쇄하여, 처리실(201) 내의 NH3 가스의 공급을 정지한다. 그리고, 스텝 A에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(성막 가스)로서는, NH3 가스 외에, 예를 들어
디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다.
〔소정 횟수 실시〕
상술한 스텝 C1, C2를 비동시로, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 도 5(d)에 도시하는 바와 같이, 웨이퍼(200)의 표면에 노출된 하지(200a, 200b) 중 하지(200b)의 표면 상에 SiN막을 선택적으로 형성할 수 있다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1 사이클당 형성되는 SiN층의 두께를 원하는 막 두께보다도 얇게 하여, SiN층을 적층함으로써 형성되는 막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
또한, 스텝 C1, C2를 실시할 때, 하지(200a)의 표면에 존재하는 F 종단은, 소멸되지 않고 유지되므로, 하지(200a)의 표면에는, SiN막은 형성되지 않는다. 단, 어떠한 요인에 의해, 하지(200a)의 표면의 개질이 불충분해지는 경우 등에 있어서는, 하지(200a)의 표면 상에, 극히 약간 SiN막이 형성되는 경우도 있지만, 이 경우에도, 하지(200a)의 표면 상에 형성되는 SiN막의 두께는, 하지(200b)의 표면 상에 형성되는 SiN막의 두께에 비해서 훨씬 얇아진다. 본 명세서에서, 하지(200a, 200b) 중 「하지(200b)의 표면 상에 선택적으로 SiN막을 형성하는」이란, 하지(200a)의 표면 상에 SiN막을 전혀 생성하지 않는 경우뿐만 아니라, 상술한 바와 같이, 하지(200a)의 표면 상에, 극히 얇은 SiN막을 형성하는 경우를 포함하는 것으로 한다.
(애프터 퍼지 및 대기압 복귀)
하지(200b) 상에의 SiN막의 선택적인 형성이 완료된 후, 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서의 N2 가스를 처리실(201) 내에 공급하고, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 통하여 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
또한, 도 5(e)에 도시하는 바와 같이, 하지(200a)의 표면에 존재하는 F 종단은, 처리 후의 웨이퍼(200)가 대기 폭로되었을 때, 소정의 반응물, 구체적으로는, 대기 중의 수분(H2O)과 반응함으로써 소멸된다. 즉, 처리 후의 웨이퍼(200)의 대기 폭로에 의해, 하지(200a)의 표면에 존재하는 F 종단을 제거할 수 있다. 하지(200a)의 표면으로부터 F 종단을 제거함으로써, 하지(200a)의 표면 상태가 리셋되어, 이후의 공정에서, 하지(200a)의 표면 상에의 성막 처리를 진행시키는 것이 가능하게 된다.
(3) 본 형태에 의한 효과
본 형태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 스텝 A 내지 C를 행함으로써, 웨이퍼(200)의 표면에 노출되어 있는 하지(200a, 200b) 중 하지(200b)의 표면 상에 SiN막을 선택적으로 형성하는 것이 가능하게 된다. 이에 의해, 예를 들어 반도체 디바이스를 제작할 때, 포토리소그래피를 포함하는 패터닝 처리를 생략하는 등, 그것들의 공정을 간소화시키는 것이 가능하게 된다. 결과적으로, 반도체 디바이스의 생산성을 향상시키고, 제조 비용을 저감시키는 것이 가능하게 된다.
(b) 스텝 A에서는, 하지(200a) 상에 선택적으로(우선적으로) 흡착시키는 Si의 양을, 하지(200a)의 표면 전역에 걸쳐서 대략 균일한 양으로 하는 것이 가능하게 된다. 이에 의해, 스텝 B에서는, 하지(200a)의 표면 전역을 대략 균일하게 개질시키는 것이 가능하게 된다. 결과적으로, 스텝 C에서는, 하지(200a) 상에의 SiN막의 형성을, 그 표면 전역에 걸쳐서 대략 균일하면서도 또한 확실하게 저해하는 것이 가능하게 된다. 즉, 선택 성장에서의 선택성을 높이는 것이 가능하게 된다.
(c) 스텝 C를 행한 후, 처리 후의 웨이퍼(200)를 대기 폭로함으로써, 하지(200a)의 표면에 존재하는 인히비터로서의 F 종단을 소멸시키는 것이 가능하게 된다. 이와 같이, F 종단을 간편하게 제거할 수 있으므로, 인히비터를 제거하는 공정을 별도 마련할 필요가 없어, 반도체 디바이스의 제조 공정을 간소화시키고, 반도체 디바이스의 생산성을 향상시켜, 제조 비용을 저감시키는 것이 가능하게 된다.
(d) 스텝 A 내지 C 중 적어도 어느 것을, 바람직하게는 스텝 A 내지 C 각각을, 논 플라스마의 분위기 하에서 행하므로, 웨이퍼(200)에의 플라스마 대미지를 회피할 수 있어, 본 방법의 플라스마 대미지를 염려하는 공정에의 적용도 가능하게 된다.
(e) 상술한 효과는, SiHR3 가스 이외의 아미노실란계 가스를 사용하는 경우나, F2 가스 이외의 불소 함유 가스를 사용하는 경우나, SiCl4 가스 이외의 원료 가스를 사용하는 경우나, NH3 가스 이외의 반응 가스를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<본 개시의 다른 양태>
이상, 본 개시의 양태를 구체적으로 설명했다. 그러나, 본 개시는 상술한 양태에 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 웨이퍼(200)의 표면에, SiO막을 포함하는 하지(200a) 및 SiN막을 포함하는 하지(200b) 외에도, 텅스텐막(W막), 텅스텐 질화막(WN막), 티타늄 질화막(TiN막) 등의 도전성의 금속계 박막을 포함하는 하지가 노출되어 있어도 된다. 또한, SiN막을 포함하는 하지(200b) 대신에, 상술한 금속계 박막을 포함하는 하지가 노출되어 있어도 된다. 이러한 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다. 즉, SiO막 상에의 성막을 회피하면서, SiN막의 표면 상이나 상술한 금속계 박막의 표면 상에 선택적으로 막을 형성하는 것이 가능하게 된다.
또한 예를 들어, 스텝 A에서, 아미노실란계 가스로서, 모노아미노실란 가스 대신에 디아미노실란 가스나 트리아미노실란 가스를 사용하도록 해도 된다. 이러한 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다. 단, 스텝 A에서, 아미노실란계 가스로서 1분자 중에 포함되는 아미노기의 수가 적은 가스를 사용할수록, 하지(200a)의 표면에의 Si의 흡착 밀도가 높아져, 스텝 B에서, 하지(200a)의 표면에 형성되는 SiF 종단의 밀도가 높아진다. 결과적으로, 스텝 C에서, 하지(200a)의 표면에 대한 성막 저해 효과를 높게 하는 것이 가능하게 된다. 이 점에서는, 아미노실란계 가스로서, 1분자 중에 포함되는 아미노기의 수가 1개인 모노아미노실란을 사용하는 것이 특히 바람직하다.
또한 예를 들어, 스텝 C에서, 스텝 C1, C2를 비동시로 행하는 사이클을 개시하기 전에, 처리실(201) 내의 웨이퍼(200), 즉, 하지(200a, 200b) 중 하지(200a)의 표면을 선택적으로 개질시킨 후의 웨이퍼(200)에 대하여, NH3 가스를 소정 시간 공급하는 스텝(NH3 프리플로우)을 행하도록 해도 된다. 이 경우에도, 하지(200a)의 표면에 존재하는 F 종단은 소멸되지 않고 안정적으로 유지되기 때문에, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 하지(200b)의 표면에서의 흡착 사이트를 적정화시킬 수 있어, 하지(200b) 상에 형성되는 SiN막의 품질을 향상시키는 것이 가능하게 된다.
또한 예를 들어, 스텝 C에서, 원료 가스로서, SiCl4 가스 외에, 상술한 클로로실란계 가스나, 티타늄테트라클로라이드(TiCl4) 가스 등의 할로겐화 금속 가스를 사용하도록 해도 된다. 또한 예를 들어, 반응 가스로서, NH3 가스 등의 N 함유 가스 외에, 산소(O2) 가스 등의 O 함유 가스, 트리에틸아민((C2H5)3N, 약칭: TEA) 가스 등의 N 및 C 함유 가스, 프로필렌(C3H6) 가스 등의 C 함유 가스, 트리클로로보란(BCl3) 가스 등의 붕소(B) 함유 가스를 사용하도록 해도 된다. 그리고, 이하에 나타내는 가스 공급 시퀀스에 의해, 하지(200a, 200b) 중 개질되어 있지 않은 하지(200b)의 표면 상에, 실리콘 산질화막(SiON막), 실리콘 탄질화막(SiCN막), 실리콘 산탄질화막(SiOCN막), 실리콘 산탄화막(SiOC막), 실리콘 붕질화막(SiBN막), 실리콘 붕탄질화막(SiBCN막), 티타늄 질화막(TiN막), 티타늄산 질화막(TiON막) 등의 막을 형성하도록 해도 된다. 하지(200a)의 표면 상에 형성되는 F 종단은 매우 안정되므로, 이러한 경우, 즉, 성막 가스로서 수증기(H2O 가스) 등의 OH기를 포함하는 가스를 사용하지 않을 경우에는, 상술한 양태와 마찬가지의 효과가 얻어진다.
SiH3R→F2→(SiCl4→NH3→O2)×n ⇒ SiON
SiH3R→F2→(HCDS→C3H6→NH3)×n ⇒ SiCN
SiH3R→F2→(HCDS→C3H6→NH3→O2)×n ⇒ SiOCN
SiH3R→F2→(HCDS→TEA→O2)×n ⇒ SiOC(N)
SiH3R→F2→(DCS→BCl3→NH3)×n ⇒ SiBN
SiH3R→F2→(DCS→C3H6→BCl3→NH3)×n ⇒ SiBCN
SiH3R→F2→(TiCl4→NH3)×n ⇒ TiN
SiH3R→F2→(TiCl4→NH3→O2)×n ⇒ TiON
각 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 각 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 각 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
상술한 양태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명했다. 본 개시는 상술한 양태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 양태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명했다. 본 개시는 상술한 양태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 양태와 마찬가지의 처리 수순, 처리 조건에서 각 처리를 행할 수 있어, 상술한 양태와 마찬가지의 효과가 얻어진다.
상술한 양태는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.

Claims (1)

  1. 제1항의 장치.
KR1020220096222A 2019-03-18 2022-08-02 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102513888B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019049691A JP6860605B2 (ja) 2019-03-18 2019-03-18 半導体装置の製造方法、基板処理装置、およびプログラム
JPJP-P-2019-049691 2019-03-18
KR1020220026160A KR102430053B1 (ko) 2019-03-18 2022-02-28 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220026160A Division KR102430053B1 (ko) 2019-03-18 2022-02-28 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Publications (2)

Publication Number Publication Date
KR20220113328A true KR20220113328A (ko) 2022-08-12
KR102513888B1 KR102513888B1 (ko) 2023-03-27

Family

ID=72515256

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020200029475A KR102370578B1 (ko) 2019-03-18 2020-03-10 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR1020220026160A KR102430053B1 (ko) 2019-03-18 2022-02-28 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR1020220096222A KR102513888B1 (ko) 2019-03-18 2022-08-02 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020200029475A KR102370578B1 (ko) 2019-03-18 2020-03-10 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR1020220026160A KR102430053B1 (ko) 2019-03-18 2022-02-28 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Country Status (5)

Country Link
US (3) US11158501B2 (ko)
JP (2) JP6860605B2 (ko)
KR (3) KR102370578B1 (ko)
CN (2) CN116435177A (ko)
TW (2) TWI819348B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6860605B2 (ja) * 2019-03-18 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7056682B2 (ja) * 2020-03-12 2022-04-19 株式会社三洋物産 遊技機
JP7198854B2 (ja) * 2021-03-17 2023-01-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP7374961B2 (ja) 2021-07-27 2023-11-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7385636B2 (ja) * 2021-09-24 2023-11-22 株式会社Kokusai Electric 基板処理方法、基板処理装置、半導体装置の製造方法およびプログラム
TW202323562A (zh) 2021-09-27 2023-06-16 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP7426978B2 (ja) 2021-12-08 2024-02-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7315744B1 (ja) * 2022-03-14 2023-07-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024042235A (ja) 2022-09-15 2024-03-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024047456A (ja) 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
JP2024047208A (ja) 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226437A (ja) * 1994-02-10 1995-08-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08107144A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
KR20130005262A (ko) * 2010-02-17 2013-01-15 에이에스엠 아메리카, 인코포레이티드 증착으로부터 반응성 부위의 비활성화
JP2013243193A (ja) 2012-05-18 2013-12-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR20160130165A (ko) * 2015-05-01 2016-11-10 어플라이드 머티어리얼스, 인코포레이티드 표면 블록 화학작용을 이용한 박막 유전체의 선택적 증착
JP2017174919A (ja) * 2016-03-23 2017-09-28 東京エレクトロン株式会社 窒化膜の形成方法
KR20170132090A (ko) * 2016-05-23 2017-12-01 도쿄엘렉트론가부시키가이샤 성막 장치
JP2017222928A (ja) * 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積
JP2018011057A (ja) * 2016-07-11 2018-01-18 東京エレクトロン株式会社 周期的処理を使用した選択的膜堆積のための方法及び装置
JP2018117038A (ja) * 2017-01-18 2018-07-26 東京エレクトロン株式会社 保護膜形成方法
KR20180093826A (ko) * 2017-02-14 2018-08-22 램 리써치 코포레이션 실리콘 옥사이드의 선택적인 증착
KR20180093823A (ko) * 2017-02-14 2018-08-22 에이에스엠 아이피 홀딩 비.브이. 선택적 패시베이션 및 선택적 증착
KR20180113632A (ko) * 2016-03-03 2018-10-16 어플라이드 머티어리얼스, 인코포레이티드 주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791246B2 (ja) * 1999-06-15 2006-06-28 日亜化学工業株式会社 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP6629312B2 (ja) * 2014-07-03 2020-01-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 選択的堆積のための方法及び装置
US20160064275A1 (en) * 2014-08-27 2016-03-03 Applied Materials, Inc. Selective Deposition With Alcohol Selective Reduction And Protection
US9553100B2 (en) * 2014-12-04 2017-01-24 Sandisk Techologies Llc Selective floating gate semiconductor material deposition in a three-dimensional memory structure
CN107406977A (zh) * 2015-02-26 2017-11-28 应用材料公司 使用自组装单层的选择性电介质沉积的方法
WO2017046921A1 (ja) * 2015-09-17 2017-03-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
WO2017048911A1 (en) * 2015-09-19 2017-03-23 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation
US10388515B2 (en) * 2015-11-16 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate
US10157787B2 (en) * 2015-12-17 2018-12-18 Applied Materials, Inc. Method and apparatus for depositing cobalt in a feature
US9716005B1 (en) * 2016-03-18 2017-07-25 Applied Materials, Inc. Plasma poisoning to enable selective deposition
JP6554438B2 (ja) * 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
JP7085561B2 (ja) * 2017-03-17 2022-06-16 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素含有表面への選択的堆積
US9911595B1 (en) * 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
US10355111B2 (en) * 2017-04-26 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Deposition selectivity enhancement and manufacturing method thereof
US10900120B2 (en) * 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
WO2019071215A1 (en) * 2017-10-06 2019-04-11 Applied Materials, Inc. METHODS AND PRECURSORS FOR SELECTIVE DEPOSITION OF METALLIC FILMS
KR102604652B1 (ko) * 2018-01-10 2023-11-22 제이에스알 가부시끼가이샤 패턴 형성 방법
KR20230137501A (ko) * 2018-05-28 2023-10-04 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
JP6860605B2 (ja) * 2019-03-18 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20200354834A1 (en) * 2019-05-08 2020-11-12 International Business Machines Corporation Methods of area-selective atomic layer deposition
JP6953480B2 (ja) * 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2022551523A (ja) * 2019-10-11 2022-12-09 クアンタム－エスアイ インコーポレイテッド 気相における表面修飾

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226437A (ja) * 1994-02-10 1995-08-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08107144A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
KR20130005262A (ko) * 2010-02-17 2013-01-15 에이에스엠 아메리카, 인코포레이티드 증착으로부터 반응성 부위의 비활성화
JP2013243193A (ja) 2012-05-18 2013-12-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR20160130165A (ko) * 2015-05-01 2016-11-10 어플라이드 머티어리얼스, 인코포레이티드 표면 블록 화학작용을 이용한 박막 유전체의 선택적 증착
KR20180113632A (ko) * 2016-03-03 2018-10-16 어플라이드 머티어리얼스, 인코포레이티드 주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단
JP2017174919A (ja) * 2016-03-23 2017-09-28 東京エレクトロン株式会社 窒化膜の形成方法
KR20170132090A (ko) * 2016-05-23 2017-12-01 도쿄엘렉트론가부시키가이샤 성막 장치
JP2017222928A (ja) * 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積
JP2018011057A (ja) * 2016-07-11 2018-01-18 東京エレクトロン株式会社 周期的処理を使用した選択的膜堆積のための方法及び装置
KR20180006864A (ko) * 2016-07-11 2018-01-19 도쿄엘렉트론가부시키가이샤 주기적 처리를 사용하는 선택적 막 퇴적을 위한 방법 및 장치
JP2018117038A (ja) * 2017-01-18 2018-07-26 東京エレクトロン株式会社 保護膜形成方法
KR20180085358A (ko) * 2017-01-18 2018-07-26 도쿄엘렉트론가부시키가이샤 보호막 형성 방법
KR20180093826A (ko) * 2017-02-14 2018-08-22 램 리써치 코포레이션 실리콘 옥사이드의 선택적인 증착
KR20180093823A (ko) * 2017-02-14 2018-08-22 에이에스엠 아이피 홀딩 비.브이. 선택적 패시베이션 및 선택적 증착

Also Published As

Publication number Publication date
JP2020155452A (ja) 2020-09-24
JP2021101486A (ja) 2021-07-08
KR20220032034A (ko) 2022-03-15
TW202200823A (zh) 2022-01-01
US20240055252A1 (en) 2024-02-15
KR102513888B1 (ko) 2023-03-27
JP7050985B2 (ja) 2022-04-08
JP6860605B2 (ja) 2021-04-14
US11837466B2 (en) 2023-12-05
KR102370578B1 (ko) 2022-03-04
KR102430053B1 (ko) 2022-08-05
US20210366706A1 (en) 2021-11-25
CN111710604B (zh) 2023-05-16
US20200303186A1 (en) 2020-09-24
KR20200111103A (ko) 2020-09-28
TW202035762A (zh) 2020-10-01
TWI739263B (zh) 2021-09-11
CN116435177A (zh) 2023-07-14
CN111710604A (zh) 2020-09-25
US11158501B2 (en) 2021-10-26
TWI819348B (zh) 2023-10-21

Similar Documents

Publication Publication Date Title
KR102430053B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102345313B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7254044B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102559830B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR20210128475A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR20240005996A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2024062662A1 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
KR20210119301A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant