KR20180113632A - 주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단 - Google Patents

주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단 Download PDF

Info

Publication number
KR20180113632A
KR20180113632A KR1020187028591A KR20187028591A KR20180113632A KR 20180113632 A KR20180113632 A KR 20180113632A KR 1020187028591 A KR1020187028591 A KR 1020187028591A KR 20187028591 A KR20187028591 A KR 20187028591A KR 20180113632 A KR20180113632 A KR 20180113632A
Authority
KR
South Korea
Prior art keywords
substrate
sam
rti
exposing
acid
Prior art date
Application number
KR1020187028591A
Other languages
English (en)
Other versions
KR102149907B1 (ko
Inventor
토빈 카우프만-오스본
키이스 타춘 웡
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20180113632A publication Critical patent/KR20180113632A/ko
Application granted granted Critical
Publication of KR102149907B1 publication Critical patent/KR102149907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

본원에서 설명되는 구현들은 일반적으로, 선택적 영역 증착을 달성하기 위해 자기-조립 단분자층(SAM)이 사용되는, 반도체 디바이스들의 제작을 위한 프로세스들에 관한 것이다. 본원에서 설명되는 방법들은, 후속하여 증착되는 재료들의 증착을 차단하는 데 적합한 SAM 층들을 형성하기 위해 활용될 수 있는, SAM 분자 및 히드록실 모이어티 노출 동작들을 교번시키는 것에 관한 것이다.

Description

주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단
[0001] 본원에서 설명되는 구현들은 일반적으로, 선택적 영역 증착을 달성하기 위해 자기-조립 단분자층이 사용되는, 반도체 디바이스들의 제작을 위한 프로세스들에 관한 것이다.
[0002] 서브-하프 미크론(sub-half micron) 및 더 작은 피처(feature)들을 신뢰가능하게 생산하는 것은 반도체 디바이스들의 차세대 VLSI(very large scale integration) 및 ULSI(ultra large scale integration)에 대한 핵심 기술 난제들 중 하나이다. 그러나, 회로 기술의 한계들이 푸시(push)됨에 따라, VLSI 및 ULSI 기술의 치수들의 축소는 프로세싱 성능들에 대해 부가적인 요구들을 제기하였다.
[0003] 차세대 디바이스들에 대해 회로 밀도들이 증가됨에 따라, 배선(interconnect)들, 이를테면 비아들, 트렌치들, 콘택들, 게이트 구조들 및 다른 피처들, 뿐만 아니라 그 배선들 사이의 유전체 재료들의 폭들이 45 nm 및 32 nm 치수들 그리고 그 이상으로 감소된다. 차세대 디바이스들 및 구조들의 제작을 가능하게 하기 위해, 반도체 칩들에서 피처들의 3차원(3D) 적층이 종종 활용된다. 특히, FinFET(fin field effect transistor)들이 종종, 반도체 칩들에 3차원(3D) 구조들을 형성하기 위해 활용된다. 종래의 2개의 차원들 대신에 3개의 차원들로 트랜지스터들을 배열함으로써, 집적 회로(IC)들에 다수의 트랜지스터들이 서로 매우 근접하게 배치될 수 있다. 회로 밀도들 및 적층이 증가됨에 따라, 이전에 증착된 재료들 상에 후속 재료들을 선택적으로 증착하는 능력이 점점 더 바람직하게 된다.
[0004] 자기-조립 단분자층(SAM)들은 후속 재료 증착 선택성을 개선하기 위해 마스킹 재료로서 활용될 수 있다. SAM들은 일반적으로, 표면 케미스트리(chemistry) 의존적이고, 다양한 재료들 상에 우선적으로(preferentially) 형성될 수 있다. 그러나, SAM들은 증착 직후(as deposited) 층들에서 핀홀들 또는 공극들을 나타낼 수 있으며, 이는 후속 재료 층들의 증착을 효과적으로 방지하지 않을 수 있다. SAM들의 다른 단점은 증착을 위한 시간이 매우 길 수 있어서, 반도체 제조 프로세스들에서 경제적으로 실용적이지 않다는 것이다.
[0005] 따라서, SAM 형성의 개선된 방법들이 필요하다.
[0006] 일 구현에서, 기판을 프로세싱하는 방법이 제공된다. 방법은, 제1 재료 상에 SAM의 선택적 증착을 달성하기 위해, 자기-조립 단분자층(“SAM”) 분자에 기판을 노출시키는 단계를 포함하며, 여기서, 기판은 노출된 제1 재료 및 노출된 제2 재료를 포함한다. 기판은 히드록실 모이어티(hydroxyl moiety)에 노출될 수 있으며, SAM 분자에 기판을 노출시키는 것 및 히드록실 모이어티에 기판을 노출시키는 것은 각각, 약 1:1 내지 약 100:1의 횟수 비율로 반복될 수 있다. 반복을 수행한 후에, 기판은 SAM 분자에 노출될 수 있고, 노출된 제2 재료 상에 제3 재료가 선택적으로 증착될 수 있으며, 제1 재료로부터 SAM이 제거될 수 있다.
[0007] 다른 구현에서, 기판을 프로세싱하는 방법이 제공된다. 방법은, 제1 프로세싱 챔버에서 제1 재료 상에 SAM의 선택적 증착을 달성하기 위해, 자기-조립 단분자층(“SAM”) 분자에 기판을 노출시키는 단계를 포함하며, 여기서, 기판은 노출된 제1 재료 및 노출된 제2 재료를 포함한다. 기판은 제2 프로세싱 챔버로 이송될 수 있으며, 제2 프로세싱 챔버에서, 기판은 수증기로부터 형성된 히드록실 모이어티에 노출될 수 있다. 제1 프로세싱 챔버에서 SAM 분자에 기판을 노출시키는 것 및 제2 프로세싱 챔버에서 히드록실 모이어티에 기판을 노출시키는 것은 각각, 약 1:1 내지 약 100:1의 횟수 비율로 반복될 수 있다. 반복을 수행한 후에, 기판은 제1 프로세싱 챔버에서 SAM 분자에 노출될 수 있고, 노출된 제2 재료 상에 제3 재료가 선택적으로 증착될 수 있으며, 제1 재료로부터 SAM이 제거될 수 있다.
[0008] 또 다른 구현에서, 기판을 프로세싱하는 방법이 제공된다. 방법은, 프로세싱 챔버에서 제1 재료 상에 SAM의 선택적 증착을 달성하기 위해, 자기-조립 단분자층(“SAM”) 분자에 기판을 노출시키는 단계를 포함하며, 여기서, 기판은 노출된 제1 재료 및 노출된 제2 재료를 포함한다. 기판은 주변 공기 환경으로 이송될 수 있고, 주변 공기 환경에서, 주변 공기로부터 형성된 히드록실 모이어티에 노출될 수 있다. 프로세싱 챔버에서 SAM 분자에 기판을 노출시키는 것 및 주변 공기 환경에서 히드록실 모이어티에 기판을 노출시키는 것은 각각, 약 1:1 내지 약 100:1의 횟수 비율로 반복될 수 있다. 반복을 수행한 후에, 기판은 프로세싱 챔버에서 SAM 분자에 노출될 수 있고, 노출된 제2 재료 상에 제3 재료가 선택적으로 증착될 수 있으며, 제1 재료로부터 SAM이 제거될 수 있다.
[0009] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 구현들을 참조로 하여 이루어질 수 있는데, 이러한 구현들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 구현들을 도시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 구현들을 허용할 수 있기 때문이다.
[0010] 도 1은 본원에서 설명되는 구현들에 따른, SAM 재료들을 이용한 선택적 증착의 방법을 도시하는 흐름도를 예시한다.
[0011] 도 2a 내지 도 2d는 본원에서 설명되는 구현들에 따라 프로세싱된 워크피스(workpiece)의 개략적인 단면도를 예시한다.
[0012] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 구현의 엘리먼트들 및 특징들이 추가적인 설명 없이 다른 구현들에 유익하게 포함될 수 있다는 것이 고려된다.
[0013] 다음의 개시내용은 선택적 증착을 달성하기 위해 자기-조립 단분자층이 사용되는, 반도체 디바이스들의 제작을 위한 프로세스들을 설명한다. 본 개시내용의 다양한 구현들의 철저한 이해를 제공하기 위해, 특정 세부사항들이 다음의 설명 및 도 2a 및 도 2b에서 제시된다. 반도체 디바이스들 및 자기-조립 단분자층들과 종종 연관되는 구조들 및 시스템들을 설명하는 다른 세부사항들은 다양한 구현들의 설명을 불필요하게 모호하게 하는 것을 피하기 위해 다음의 개시내용에서 제시되지 않는다.
[0014] 도면들에 도시된 세부사항들, 치수들, 각도들, 및 다른 특징들 중 다수는 단지 특정한 구현들의 예시일 뿐이다. 따라서, 본 개시내용의 사상 또는 범위로부터 벗어나지 않으면서, 다른 구현들이 다른 세부사항들, 컴포넌트들, 및 특징들을 가질 수 있다. 부가하여, 본 개시내용의 추가적인 구현들은 아래에서 설명되는 세부사항들 중 몇몇 없이도 실시될 수 있다.
[0015] 본원에서 활용되는 바와 같이, “자기-조립 단분자층(SAM)”은 일반적으로, 표면에 (예컨대, 화학 결합에 의해) 부착되고 그 표면에 대하여 그리고 심지어 서로에 대하여 우선 배향(preferred orientation)을 취한 분자들의 층을 지칭한다. SAM은 전형적으로, 양친매성 분자들의 조직화된 층을 포함하며, 여기서, 분자의 일 단부, 즉 “헤드 기(head group)”는 기판에 대해 특정 가역적 친화성을 나타낸다. 헤드 기의 선택은 SAM의 애플리케이션에 따라 좌우될 것이고, SAM 화합물들의 타입은 활용되는 기판에 기초한다. 일반적으로, 헤드 기는 알킬 사슬 또는 플루오르화 알킬 사슬에 연결되며, 그 알킬 사슬 또는 플루오르화 알킬 사슬에서, 테일(tail) 또는 “말단부(terminal end)”는, 예컨대 습윤 및 계면 특성들을 변화시키기 위해 기능화될 수 있다. SAM을 형성하는 분자들은 다른 재료에 대해 선택적으로 하나의 재료(예컨대, 금속 대 유전체)에 부착될 것이고, 충분한 밀도를 갖는 경우에, SAM으로 코팅되지 않은 재료들 상의 선택적 증착을 가능하게 하는 후속 증착을 성공적으로 동작시킬 수 있다.
[0016] 기존의 기술은 일반적으로, 금속 증착을 동작시키기에 충분히 높은 밀도로 SAM 막을 형성하기 위해, SAM 증착에 대해 적어도 6시간을 활용한다. 기존의 기술은 일반적으로, 금속 산화물 증착을 동작시키기 위해, SAM 막 증착에 대해 적어도 48시간을 활용한다. 현재의 증기 증착 시스템들은 기판에 케미스트리를 노출시키기 위해, 가열된 SAM 분자 용액의 증기압만을 사용하여, 매우 낮은 압력들(예컨대, 2 mTorr)로 SAM 분자를 전달한다. 이러한 낮은 증기 압력은 가스 상에서 농도를 낮추고, 고밀도 형성을 위해 48시간을 요구한다. 따라서, 핀홀들이 없는 고밀도의 고품질 SAM 막들을 형성하는 데 상당한 시간이 걸린다. SAM을 위한 형성 시간이 너무 짧은 경우에, SAM은 다수의 핀홀들을 포함하고, 그 핀홀들을 통해 증착이 발생할 수 있다.
[0017] 본원에서 설명되는 일부 구현들에서, 핀홀 형성이 감소된 고밀도 SAM 막들의 형성의 레이트를 증가시키기 위한 방법들이 제공된다. 본원에서 설명되는 일부 구현들에서, 형성된 핀홀들을 처치하기 위해, 형성된 SAM 막을 처리하는 방법들이 또한 제공된다. 이들 방법들 둘 모두는 핀홀들이 감소된 SAM 막들의 형성을 가능하게 한다.
[0018] 도 1은 본원에서 설명되는 구현들에 따른, SAM 막들을 이용한 선택적 증착의 방법(100)을 도시하는 흐름도이다. 방법(100)은 제작 프로세스 동안에 워크피스에 대해 수행된다. 방법(100)은 도 2a 내지 도 2d에 도시된 제작 스테이지들의 시퀀스에서 도시된 바와 같은 구조를 형성하기 위해 사용될 수 있으며, 이는 아래에서 더 상세히 논의된다. 도 2a 내지 도 2d는 기판 상에 형성된 디바이스 구조의 제작 단계들의 개략적인 단면도들을 도시한다. 도 1이 특정 구조를 참조하여 설명되지만, 특정 구조에 대한 참조는 예시적인 것일 뿐이고, 도 1에서 설명되는 프로세스들은, 핀홀 형성이 감소되는 것이 바람직하고 다수의 재료들을 함유하는 기판 상에 막을 선택적으로 증착하는 것이 바람직한 임의의 프로세스에 적용가능하다.
[0019] 동작(110)에서, 적어도, 노출된 제1 재료 및 노출된 제2 재료를 갖는 기판이 SAM 증착을 위해 준비된다. 기판은 도 2a 내지 도 2d에 도시된 기판(210)과 유사할 수 있다. 일 실시예에서, 기판(210)은 재료, 이를테면, 결정질 실리콘(예컨대, Si<100> 또는 Si<111>), 실리콘 산화물, 스트레인드 실리콘, 실리콘 게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼들, 패터닝된 또는 패터닝되지 않은 웨이퍼들, SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어, 및 이들의 조합들을 포함할 수 있다. 기판(210)은 다양한 치수들, 이를테면, 둥근 기판들에 대한 200 mm, 300 mm, 450 mm 또는 다른 직경들을 가질 수 있다. 기판(210)은 또한, 임의의 다각형, 정사각형, 직사각형, 만곡형 또는 그렇지 않으면 비-원형 워크피스, 이를테면 평판 디스플레이들의 제작 시에 사용되는 다각형 유리 기판일 수 있다. 다르게 언급되지 않는 한, 본원에서 설명되는 구현들 및 예들은 200 mm 직경, 300 mm 직경 또는 450 mm 직경을 갖는 기판들에 대해 실시된다.
[0020] 기판(210)은 제1 재료(216)(예컨대, 유전체 재료)로 형성된 피처(212)를 포함할 수 있다. 피처(212)는, 예컨대, 트렌치들, 비아들, 홀들, 개구들, 라인들 등, 및 이들의 조합들을 포함할 수 있다. 도 2a에 도시된 바와 같이, 피처(212)는 기판(210) 상에 배치된 제2 재료(218)(예컨대, 전도성 재료)로 충전된 개구(214)를 갖는다. 제1 재료(216) 및 제2 재료(218)가 둘 모두 유전체 재료들일 수 있다는 것이 이해되어야 한다. 예컨대, 제1 재료(216)는 실리콘 산화물 층일 수 있고, 제2 재료(218)는 실리콘 질화물 층일 수 있다.
[0021] SAM 막의 증착을 위한 준비에서, 기판(210)은 후속 동작들의 SAM 막 형성 프로세스 전에, 선택적인 사전-세정 프로세스에 노출될 수 있다. 사전-세정 프로세스는 노출된 표면들로부터 자연 산화물들, 오염물들, 또는 둘 모두를 제거할 수 있는 임의의 사전-세정 프로세스일 수 있다. 사전-세정 프로세스는 건식 화학 세정 프로세스, 습식 화학 세정 프로세스, 또는 둘 모두일 수 있다. 사전-세정 프로세스는 건식 에칭 프로세스를 수행하도록 적응된, 원격 플라즈마 세정 또는 인-시튜 플라즈마 세정일 수 있다. 하나의 예시적인 건식 세정 프로세스는 캘리포니아, 산타클라라의 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한 SICONITM 사전-세정 프로세스이며, 이는 NF3 및 NH3을 사용하는 저온 2-파트 건식 화학 세정 프로세스를 통해 자연 산화물을 제거한다. 다른 제조자들로부터의 다른 적합하게 구성된 세정 프로세스들이 또한, 본원에서 설명되는 구현들에 따라 유리하게 구현될 수 있다는 것이 고려된다.
[0022] 동작(120)에서, 도 2b에 도시된 바와 같이, 기판(210)은, 제2 재료(218)의 표면(224) 상에 최소로 또는 전혀 흡착되지 않게 하면서, 제1 재료(216)의 표면(222) 상의 SAM 전구체의 선택적 흡착을 달성하기 위해, SAM 전구체에 노출된다. 사용되는 재료들 및 사용되는 SAM 전구체들에 따라, SAM 전구체는 용액 계 전구체 또는 가스성 전구체일 수 있다. SAM 전구체는 하나 또는 그 초과의 SAM 분자들(230), SAM 분자들(230)을 형성하는 전구체들, 또는 둘 모두를 포함할 수 있다. 흡착된 SAM 분자들(230)은 SAM(240)을 형성한다.
[0023] SAM(240)은 양친매성일 수 있는 SAM 분자들(230)의 조직화된 층을 포함하며, 여기서, 분자의 일 단부, 즉 헤드 기(232)는 피처(212)의 제1 재료(216)에 대해 특정 가역적 친화성을 나타낸다. 헤드 기(232)는 전형적으로, 말단부 “R”(234)이 기능화될 수 있는 알킬 사슬에 연결된다. SAM(240)은 피처(212)의 제1 재료(216) 상으로의 헤드 기(232)의 화학 흡착에 이어지는 소수성 테일 기들의 2-차원 조직화에 의해 형성된다.
[0024] 본원에서 설명되는 구현들에 따라 활용될 수 있는 적합한 SAM 분자들(230)의 예들은 이하에서 설명되는 재료들을 포함하고, 이들의 조합들, 혼합물들 및 그래프트들을 포함할 뿐만 아니라, 반도체 제작 프로세스에서 후속하여 증착되는 재료들의 증착을 차단하는 데 적합한 특성들을 갖는 다른 SAM 분자들을 포함한다. 일 구현에서, SAM 분자들(230)은, 카르복실 산 재료들, 이를테면, 메틸카르복실 산들, 에틸카르복실 산들, 프로필카르복실 산들, 부틸카르복실 산들, 펜틸카르복실 산들, 헥실카르복실 산들, 헵틸카르복실 산들, 옥틸카르복실 산들, 노닐카르복실 산들, 데실카르복실 산들, 운데실카르복실 산들, 도데실카르복실 산들, 트리데실카르복실 산들, 테트라데실카르복실 산들, 펜타데실카르복실 산들, 헥사데실카르복실 산들, 헵타데실카르복실 산들, 옥타데실카르복실 산들, 및 노나데실카르복실 산들일 수 있다.
[0025] 일 구현에서, SAM 분자들(230)은, 포스폰 산 재료들, 이를테면, 메틸포스폰 산, 에틸포스폰 산, 프로필포스폰 산, 부틸포스폰 산, 펜틸포스폰 산, 헥실포스폰 산, 헵틸포스폰 산, 옥틸포스폰 산, 노닐포스폰 산, 데실포스폰 산, 운데실포스폰 산, 도데실포스폰 산, 트리데실포스폰 산, 테트라데실포스폰 산, 펜타데실포스폰 산, 헥사데실포스폰 산, 헵타데실포스폰 산, 옥타데실포스폰 산, 및 노나데실포스폰 산일 수 있다.
[0026] 다른 구현에서, SAM 분자들(230)은, 티올 재료들, 이를테면, 메탄티올, 에탄티올, 프로판티올, 부탄티올, 펜탄티올, 헥산티올, 헵탄티올, 옥탄티올, 노난티올, 데칸티올, 운데칸티올, 도데칸티올, 트리데칸티올, 테트라데칸티올, 펜타데칸티올, 헥사데칸티올, 헵타데칸티올, 옥타데칸티올, 및 노나데칸티올일 수 있다.
[0027] 다른 구현에서, SAM 분자들(230)은, 실릴아민 재료들, 이를테면, 트리스(디메틸아미노)메틸실란, 트리스(디메틸아미노)에틸실란, 트리스(디메틸아미노)프로필실란, 트리스(디메틸아미노)부틸실란, 트리스(디메틸아미노)펜틸실란, 트리스(디메틸아미노)헥실실란, 트리스(디메틸아미노)헵틸실란, 트리스(디메틸아미노)옥틸실란, 트리스(디메틸아미노)노닐실란, 트리스(디메틸아미노)데실실란, 트리스(디메틸아미노)운데실실란 트리스(디메틸아미노)도데실실란, 트리스(디메틸아미노)트리데실실란, 트리스(디메틸아미노)테트라데실실란, 트리스(디메틸아미노)펜타데실실란, 트리스(디메틸아미노)헥사데실실란, 트리스(디메틸아미노)헵타데실실란, 트리스(디메틸아미노)옥타데실실란, 및 트리스(디메틸아미노)노나데실실란일 수 있다.
[0028] 다른 구현에서, SAM 분자들(230)은, 클로로실란 재료들, 이를테면, 메틸트리클로로실란, 에틸트리클로로실란, 프로필트리클로로실란, 부틸트리클로로실란, 펜틸트리클로로실란, 헥실트리클로로실란, 헵틸트리클로로실란, 옥틸트리클로로실란, 노닐트리클로로실란, 데실트리클로로실란, 운데실트리클로로실란, 도데실트리클로로실란, 트리데실트리클로로실란, 테트라데실트리클로로실란, 펜타데실트리클로로실란, 헥사데실트리클로로실란, 헵타데실트리클로로실란, 옥타데실트리클로로실란, 및 노나데실트리클로로실란일 수 있다.
[0029] 다른 실시예에서, SAM 분자들(230)은, 옥시실란 재료들, 이를테면, 메틸트리메톡시실란, 메틸트리에톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 프로필트리메톡시실란, 프로필트리에톡시실란, 부틸트리메톡시실란, 부틸트리에톡시실란, 펜틸트리메톡시실란, 펜틸트리에톡시실란, 헥실트리메톡시실란, 헥실트리에톡시실란, 헵틸트리메톡시실란, 헵틸트리에톡시실란, 옥틸트리메톡시실란, 옥틸트리에톡시실란, 노닐트리메톡시실란, 노닐트리에톡시실란, 데실트리메톡시실란, 데실트리에톡시실란, 운데실트리메톡시실란, 운데실트리에톡시실란, 도데실트리메톡시실란, 도데실트리에톡시실란, 트리데실트리메톡시실란, 트리데실트리에톡시실란, 테트라데실트리메톡시실란, 테트라데실트리에톡시실란, 펜타데실트리메톡시실란, 펜타데실트리에톡시실란, 헥사데실트리메톡시실란, 헥사데실트리에톡시실란, 헵타데실트리메톡시실란, 헵타데실트리에톡시실란, 옥타데실트리메톡시l실란 옥타데실트리에톡시실란, 노나데실트리메톡시실란, 및 노나데실트리에톡시실란일 수 있다.
[0030] 다른 구현에서, SAM 분자들(230)은, 플루오르화 R 기, 이를테면 특히, (1,1,2,2-퍼플루오로데실)트리클로로실란, 트리클로로(1,1,2,2-퍼플루오로옥틸)실란, (트리데카플루오로-1,1,2,2-테트라히드로옥틸)트리클로로실란, (트리데카플루오로-1,1,2,2-테트라히드로-옥틸)트리에톡시실란, (트리데카플루오로-1,1,2,2-테트라히드로옥틸)메틸di클로로실란, (트리데카플루오로-1,1,2,2-테트라히드로옥틸)디메틸클로로실란, 및 (헵타데카플루오로-1,1,2,2-테트라히드로데실)트리클로로실란을 가질 수 있다.
[0031] SAM 흡착은 SAM 분자들(230)을 함유하는 희석된 용액 내로의 기판(210)의 침지에 의해 용액으로부터 발생할 수 있다. 일 구현에서, SAM(240)은 용액으로부터 스핀-코팅을 통해 증착된다. SAM 흡착은 또한, 가스성 전구체에 기판(210)을 노출시킴으로써 증기 증착으로부터 발생할 수 있다. 흡착된 분자들은 초기에, 무질서한 분자 무리를 형성하고, 이어서, 피처(212)의 제1 재료(216) 상에 결정질 또는 반-결정질 구조들을 형성하기 시작한다. SAM(240)의 두께는 SAM 분자(230)의 알킬 사슬의 탄소 사슬 길이를 조정함으로써 조정될 수 있다. 일반적으로, SAM(240)은 SAM 분자들(230)과의 화학 능력을 갖는 표면 상에 형성될 수 있다.
[0032] 일 구현에서, SAM 흡착은 증기 상 증착 프로세스일 수 있다. 이러한 구현에서, SAM 분자들은, 약 25 ℃ 내지 약 300 ℃, 이를테면 약 125 ℃ 내지 약 200 ℃의 온도로 유지되는 앰플에서 기화될 수 있다. 기판(210)은, 약 25 ℃ 내지 약 400 ℃, 이를테면 약 50 ℃ 내지 약 200 ℃, 예컨대 약 100 ℃ 내지 약 175 ℃의 온도로 유지될 수 있다. 기판 프로세싱 환경, 이를테면 프로세싱 챔버의 프로세싱 볼륨의 압력은, 약 1 mT 내지 약 1520 T, 이를테면 약 5 T 내지 약 600 T의 압력으로 유지될 수 있다. 캐리어 가스가 증기 상 SAM 분자들의 전달을 용이하게 하기 위해 활용될 수 있으며, 캐리어 가스는, 프로세싱 챔버의 볼륨에 따라, 약 25 sccm 내지 약 3000 sccm, 이를테면 약 50 sccm 내지 약 1000 sccm의 유량으로 전달될 수 있다. 적합한 캐리어 가스들은, 기판 표면들로의 SAM 분자들의 전달을 용이하게 하고 SAM 흡착 조건들 하에서 일반적으로 비활성인 가스들, 이를테면 노블 가스들 등을 포함한다. 동작(130)에서, SAM 분자들은, 약 1초 내지 약 48시간, 예컨대 약1분 내지 약 120분의 시간량 동안, 기판(210)에 노출될 수 있다.
[0033] 도 2b에 도시된 구현들에서, SAM(240)을 형성하기 위해 활용되는 SAM 전구체는, 제2 재료(218)(예컨대, 전도성 재료)의 표면(224)보다는, 피처(212)(예컨대, 실리콘 산화물 재료)의 표면(222)과 화학적으로 반응하도록 선택된다. 그렇게 함으로써, SAM(240)이 기판(210) 상의 피처(212) 상에 우세하게 형성될 수 있고, 제2 재료(218)의 표면(224)에는 SAM(240)이 없게 될 수 있다.
[0034] 동작(130)에서, 기판(210)은 히드록실 모이어티에 노출될 수 있다. 히드록실 모이어티는, SAM 분자(230) 또는 표면(222) 상에 -OH 기능기가 형성되게 하거나 또는 -OH 기능기의 형성을 용이하게 하는 재료일 수 있다. 이론에 의해 구속되도록 의도하는 것은 아니지만, SAM 분자들(230)의 반응성 사이트들 및/또는 표면(222)의 히드록실화(hydroxylation)는 감소 또는 제거된 핀홀들을 나타내는 밀집된 SAM(240)의 형성을 용이하게 할 수 있을 것으로 생각된다. 히드록실화는 반응성 사이트의 출현율(prevalence)을 감소시켜서, 입체 장해(steric hindrance)를 발생시키는 리간드들을 차단할 수 있을 것으로 생각된다. 결과로서, SAM 분자들(230)은 밀집된 배향으로 표면(222) 상에 더 쉽게 흡착되는 것이 가능할 수 있다. 예컨대, 히드록실화는 표면(222) 상에 이미 존재하는 SAM 리간드들의 중합보다 우선적으로 표면(222) 상의 SAM 분자들의 흡착을 촉진할 수 있을 것으로 생각된다.
[0035] 대안적인 구현에서, 기판(210)은 동작(120)에서 히드록실 모이어티에 노출될 수 있고, 이어서, 동작(130)에서 SAM 전구체에 노출될 수 있다. 다른 유사한 구현에서, 기판(210)은 동작(130)에서의 SAM 전구체에 대한 기판(210)의 노출과 동시에, 동작(120)에서 히드록실 모이어티에 노출될 수 있다.
[0036] 다른 구현들에서, SAM 전구체들과 히드록실 모이어티들은 교번 방식으로 펄싱(pulse)된다. 더욱이, SAM 전구체들과 히드록실 모이어티들은 펄스 또는 연속 방식으로 함께 공동-유동될 수 있다. 일 구현에서, SAM 전구체들 및 히드록실 모이어티들은 교번 증기 노출 동작들로 기판(210)을 소킹(soak)한다. 예컨대, SAM 전구체가 챔버에 전달되고, 챔버는 SAM 전구체가 챔버로부터 진공배기되기 전에 일정 시간 기간 동안 가압된다. 후속하여, 히드록실 모이어티가 챔버에 전달되고, 챔버는 히드록실 모이어티가 챔버로부터 진공배기되기 전에 일정 시간 기간 동안 가압된다. 이들 구현들에서, 기판(210)은 교번 방식으로 SAM/히드록실에서 소킹된다. 다른 구현에서, SAM 전구체 및 히드록실 모이어티가 챔버에 동시에 전달되고, 챔버는 챔버로부터 SAM/히드록실을 진공배기하기 전에, 일정 시간 기간 동안, SAM/히드록실 환경에서 기판(210)이 소킹될 수 있게 하도록 가압된다. 또 다른 구현에서, 기판(210)은 SAM 전구체에 노출되고, 이어서, 주변 공기에 노출된다.
[0037] 위에서 설명되는 펄싱 및 소킹 구현들은 원하는 구현에 따라 다양한 지속기간들 동안 수행될 수 있다. 방법의 진행에 따라, 펄스들 및/또는 소크들의 지속기간이 변화될 수 있다는 것이 고려된다. 예컨대, 방법(100)의 시작 시의 펄스/소크 지속기간들은 방법(100)의 종료 근처의 펄스/소크 지속기간들에 비하여 더 길 수 있다. 핀홀들이 감소 또는 제거된 SAM 증착을 획득하기 위해, SAM 전구체/히드록실 모이어티 노출 지속기간과 임의의 소크/펄스 지속기간의 임의의 조합이 함께 활용될 수 있을 것으로 생각된다.
[0038] 적합한 히드록실 모이어티 전구체들의 예들은, 특히, 주변 공기, 수용액 또는 수증기, 과산화 수소 용액 또는 증기, 유기 알코올 용액들 또는 증기들, 이를테면 메탄올, 이소프로판올, 에탄올 및 디올들을 포함한다. 수소 가스 및 산소 가스가 또한, 히드록실 모이어티들을 형성하기 위해 조합되어 활용될 수 있다. 다른 비-히드록실 모이어티 전구체들이 또한, 본원에서 설명되는 구현들에 따라 활용될 수 있다는 것이 고려된다. 비-히드록실 모이어티 전구체들은, 특히, 질소 가스, (디)이소시아네이트들, 수소 황화물, 및 암모니아를 포함할 수 있다.
[0039] 동작(130)에서의 히드록실 모이어티에 대한 기판(210)의 노출은 동작(120)에서의 SAM 분자들에 대한 기판(210)의 노출 후에 순차적으로 수행될 수 있다. 대안적으로, 동작(130)에서의 히드록실 모이어티에 대한 기판(210)의 노출은 동작(120)에서의 SAM 분자들에 대한 기판(210)의 노출과 동시에 수행될 수 있다.
[0040] 일 구현에서, 기판(210)은 동작(120)에서의 SAM 분자들에 대한 기판(210)의 노출 후에 동작(130)에서 주변 공기에 노출될 수 있다. 이러한 구현에서, 동작(130) 동안에, 기판(210)의 온도는 약 1 mT 내지 약 1520 T의 압력을 갖는 프로세싱 환경에서 약 25 ℃ 내지 약 400 ℃의 온도로 유지될 수 있다. 기판(210)은 약 30초 내지 약 600초의 시간량 동안 주변 공기에 노출될 수 있다. 이러한 구현에서, 주변 공기 노출은 대기압까지 펌핑된 진공 챔버에서 수행될 수 있거나, 또는 기판(210)이 진공 프로세싱 챔버 환경으로부터 제거될 수 있고 대략 대기압의 주변 공기에서 유지될 수 있다.
[0041] 다른 구현에서, 기판(210)은 동작(120)에서의 SAM 분자들에 대한 기판(210)의 노출 후에 동작(130)에서 액체 물 또는 수증기에 노출될 수 있다. 이러한 구현에서, 기판(210)은 약 1초 내지 약 600초의 시간량 동안 액체 물 또는 수증기에 노출될 수 있다. 액체 물 노출 구현들에서, 물의 적합한 양, 이를테면 약 25 ml 내지 약 50 ml(300 mm 기판의 경우)가 용이하게 하기 위해 프로세싱 환경에 제공될 수 있다. 물은 히드록실화가 발생하기 위한 적절한 시간 후에 프로세싱 환경으로부터 제거될 수 있다.
[0042] 수증기 구현들에서, 기판(210)의 온도는 약 20 ℃ 내지 약 400 ℃로 유지될 수 있고, 프로세싱 환경의 압력은 약 2 T 내지 약 1520 T로 유지될 수 있다.
[0043] 동작(130)의 히드록실 모이어티에 대한 노출은 동작(120)의 SAM 분자에 대한 기판(210)의 노출과 동일한 프로세싱 환경에서 수행될 수 있다. 대안적으로, 히드록실 모이어티에 대한 노출은 SAM 분자에 기판(210)을 노출시키기 위해 활용된 프로세싱 환경과 상이한 프로세싱 환경에서 수행될 수 있다. 예컨대, 클러스터 툴이 활용될 수 있으며, 동작(120)은 제1 프로세싱 챔버에서 수행될 수 있고, 동작(130)은 제2 프로세싱 챔버에서 수행될 수 있다. 기판(210)은, 원하는 프로세싱 조건들(즉, 수증기 또는 주변 공기 노출)에 따라, 특정 구현들에서는 진공 하에서 제1 프로세싱 챔버와 제2 프로세싱 챔버 사이에서 이송될 수 있거나, 또는 대략 대기압들에서 제1 프로세싱 챔버와 제2 프로세싱 챔버 사이에서 이송될 수 있다.
[0044] 동작(140)에서, 동작(120) 및 동작(130)은 선택적으로, 순차적인 또는 동시적인 방식으로 반복될 수 있다. 예컨대, 동작(120) 및 동작(130)은 대략 1회 내지 대략 500회 반복될 수 있다. 일 구현에서, 동작(120)이 처음으로 수행될 수 있고, 동작(130)이 처음으로 수행될 수 있고, 동작(120)이 다시 수행될 수 있다. 이러한 구현에서, 동작들은 순차적으로 수행될 수 있다. 다른 구현에서, 동작(120) 및 동작(130)은 대략 5회 내지 대략 50회 반복될 수 있다. 이러한 구현에서, 동작(140)에 이어서, 부가적인 동작(120)이 후속될 수 있고, 그에 따라, 동작(150) 직전에 SAM 분자(230)에 대한 기판(210)의 노출이 수행된다.
[0045] 동작(120) 및 동작(130)이 순차적인 방식으로 반복되는 특정 구현들에서, 동작(120) 대 동작(130)의 횟수 비율은 약 1:1의 동작(120):동작(130) 내지 약 100:1의 동작(120):동작(130), 예컨대 약 10:1의 동작(120):동작(130)일 수 있다. 이러한 구현에서, 동작(120)은 약 1분 내지 약 10분의 시간량 동안 수행될 수 있고, 동작(130)은 약 1분 내지 약 10분의 시간량 동안 수행될 수 있다. 동작(140)의 순환 노출 프로세스 각각 동안에 동작(120)이 수행되었던 시간량과 실질적으로 동일한 시간량 동안 수행되는 부가적인 동작(120)이 동작(140)에 이어서 후속될 수 있지만, 부가적인 동작(120)에 대해 더 많은 또는 더 적은 시간량이 유리하게 구현될 수 있다는 것이 고려된다. 예컨대, 위에서 설명되는 구현에서, 부가적인 동작(120)은 약 1분 내지 약 10분, 이를테면 약 5분의 시간량 동안 수행될 수 있다.
[0046] 순환 SAM 분자 및 히드록실 모이어티 노출은 개선된 재료 차단 특성들(즉, 감소된 핀홀들)을 갖는 SAM들을 제공할 수 있을 것으로 생각된다. 예컨대, 순환 히드록실 모이어티 노출을 활용하여 프로세싱된 SAM들은, 순환 히드록실 모이어티 노출을 활용하여 프로세싱되지 않은 SAM들(대략 100°의 물 접촉각(water contact angle))에 비하여 증가된 물 접촉각(즉, 110°)을 나타내었고, 이는 개선된 차단 성능을 나타낸다.
[0047] 동작(150)에서, 이어서, 도 2c에 예시된 바와 같이, 제2 재료(218)의 표면(224) 상에 선택적으로 구조(280)를 형성하기 위해, 선택된 전구체들을 갖고 표면 조건들에 고도로 민감한 프로세스인 증착 프로세스가 수행된다. 구조(280)는, 예컨대, 화학 기상 증착(CVD), 이를테면 플라즈마-강화 CVD(PE-CVD), 펄스식-CVD, 저압 CVD(LPCVD), 에피택셜 성장, 물리 기상 증착(PVD), 이를테면 스퍼터링 또는 증발, 원자 층 증착(ALD), 전기도금, 다른 기법들, 또는 이들의 조합들을 포함하는 다양한 기법들에 의해 형성될 수 있다. 증착되도록 선택된 재료는 기판(210)의 표면 특성들에 의해 영향을 받을 수 있다. 구조(280)의 두께는 재료들 및 형성되고 있는 특정한 딥이스들에 따라 변화될 것이다. SAM(240)은 제1 재료(216)의 표면(222) 상의 재료의 증착을 방지한다. 이러한 방식으로, 선택적 증착 프로세스는 기판 상의 상이한 위치들에 상이한 재료들을 선택적으로 증착할 수 있다.
[0048] 일 구현에서, 증착 프로세스는 ALD 프로세스이다. ALD 프로세스가 표면 조건들에 민감하기 때문에, ALD는 기판의 특정 구역들 상의 재료들의 선택적 증착에 적합하다. ALD 프로세스는 자기-종결/제한 성장(self-terminating/limiting growth)을 갖는 CVD 프로세스이다. ALD 프로세스는 단지 수 옹스트롬 또는 단분자층 레벨의 두께를 산출한다. ALD 프로세스는 화학 반응을 2개의 별개의 반 반응들로 분배함으로써 제어되며, 그 2개의 별개의 반 반응들은 사이클들로 반복된다. ALD 프로세스에 의해 형성되는 재료의 두께는 반응 사이클들의 수에 따라 좌우된다. 제1 반응은 분자 층의 제1 원자 층이 기판 상에 흡수되는 것을 제공하고, 제2 반응은 분자 층의 제2 원자 층이 제1 원자 층 상에 흡수되는 것을 제공한다. 따라서, 재료의 순서화된 구조는 재료 층의 성장을 위한 템플릿(template)으로서 작용한다.
[0049] 동작(150)의 증착 프로세스 후에, 동작(160)에서, 제1 재료(212)의 표면(222)으로부터 SAM(240)이 제거된다. SAM(240)은 제1 재료(216)의 표면(222) 또는 구조(280)에 악영향을 미치지 않는 임의의 프로세스에 의해 제거될 수 있다. SAM(240)을 제거하기 위한 프로세스는 SAM 분자들(230)의 말단 기 및 헤드 기의 선택의 결과이다. SAM(240)은 제1 재료(216)의 표면(222)으로부터 SAM을 없애기(release) 위해, 습식 에칭 프로세스, 건식 에칭 프로세스, 고온 어닐링 프로세스(예컨대, 300 ℃ 초과)에 의해 제거될 수 있다. 동작(160) 후에, 반도체 및 다른 디바이스 피처들을 제조하기 위해, 부가적인 프로세싱 동작들이 수행될 수 있다.
[0050] 전술한 바가 본 개시내용의 구현들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 구현들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (20)

  1. 기판을 프로세싱하는 방법으로서,
    제1 재료 상에 자기-조립 단분자층(“SAM”)의 선택적 증착을 달성하기 위해, 자기-조립 단분자층(“SAM”) 분자에 기판을 노출시키는 단계 ― 상기 기판은 노출된 제1 재료 및 노출된 제2 재료를 포함함 ―;
    히드록실 모이어티(hydroxyl moiety)에 상기 기판을 노출시키는 단계;
    상기 SAM 분자에 기판을 노출시키는 단계 및 상기 히드록실 모이어티에 기판을 노출시키는 단계를 각각, 약 1:1 내지 약 100:1의 횟수 비율(time ratio)로 반복하는 단계;
    상기 반복하는 단계를 수행한 후에, 상기 SAM 분자에 상기 기판을 노출시키는 단계;
    상기 노출된 제2 재료 상에 제3 재료를 선택적으로 증착하는 단계; 및
    상기 제1 재료로부터 상기 SAM을 제거하는 단계
    를 포함하는,
    기판을 프로세싱하는 방법.
  2. 제1 항에 있어서,
    히드록실 모이어티 전구체는, 주변 공기, 수용액, 수증기, 과산화 수소 용액, 과산화 수소 증기, 유기 알코올 용액들, 및 유기 알코올 증기들로 구성된 그룹으로부터 선택되는,
    기판을 프로세싱하는 방법.
  3. 제2 항에 있어서,
    상기 히드록실 모이어티 전구체는 수용액, 수증기, 및 주변 공기로 구성된 그룹으로부터 선택되는,
    기판을 프로세싱하는 방법.
  4. 제1 항에 있어서,
    히드록실 모이어티 전구체는 수증기인,
    기판을 프로세싱하는 방법.
  5. 제1 항에 있어서,
    히드록실 모이어티 전구체는 주변 공기인,
    기판을 프로세싱하는 방법.
  6. 제1 항에 있어서,
    상기 SAM 분자에 기판을 노출시키는 단계와 상기 히드록실 모이어티에 기판을 노출시키는 단계의 횟수 비율은 약 10:1인,
    기판을 프로세싱하는 방법.
  7. 제1 항에 있어서,
    상기 반복하는 단계 후에 수행되는 상기 SAM 분자에 기판을 노출시키는 단계는, 상기 반복하는 단계의 하나의 사이클 동안에 상기 SAM 분자에 기판을 노출시키는 단계가 수행되었던 시간량과 실질적으로 동일한 시간량 동안 수행되는,
    기판을 프로세싱하는 방법.
  8. 제1 항에 있어서,
    상기 SAM 분자는, 카르복실 산 재료들, 포스폰 산 재료들, 티올 재료들, 실릴아민 재료들, 클로로실란 재료들, 옥시실란 재료들, 및 이들의 조합들로 구성된 그룹으로부터 선택되는,
    기판을 프로세싱하는 방법.
  9. 제8 항에 있어서,
    상기 포스폰 산 재료들은, 메틸포스폰 산, 에틸포스폰 산, 프로필포스폰 산, 부틸포스폰 산, 펜틸포스폰 산, 헥실포스폰 산, 헵틸포스폰 산, 옥틸포스폰 산, 노닐포스폰 산, 데실포스폰 산, 운데실포스폰 산, 도데실포스폰 산, 트리데실포스폰 산, 테트라데실포스폰 산, 펜타데실포스폰 산, 헥사데실포스폰 산, 헵타데실포스폰 산, 옥타데실포스폰 산, 노나데실포스폰 산, 및 이들의 조합들로 구성된 그룹으로부터 선택되는,
    기판을 프로세싱하는 방법.
  10. 제8 항에 있어서,
    상기 티올 재료들은, 메탄티올, 에탄티올, 프로판티올, 부탄티올, 펜탄티올, 헥산티올, 헵탄티올, 옥탄티올, 노난티올, 데칸티올, 운데칸티올, 도데칸티올, 트리데칸티올, 테트라데칸티올, 펜타데칸티올, 헥사데칸티올, 헵타데칸티올, 옥타데칸티올, 노나데칸티올, 및 이들의 조합들로 구성된 그룹으로부터 선택되는,
    기판을 프로세싱하는 방법.
  11. 제8 항에 있어서,
    상기 실릴아민 재료들은, 트리스(디메틸아미노)메틸실란, 트리스(디메틸아미노)에틸실란, 트리스(디메틸아미노)프로필실란, 트리스(디메틸아미노)부틸실란, 트리스(디메틸아미노)펜틸실란, 트리스(디메틸아미노)헥실실란, 트리스(디메틸아미노)헵틸실란, 트리스(디메틸아미노)옥틸실란, 트리스(디메틸아미노)노닐실란, 트리스(디메틸아미노)데실실란, 트리스(디메틸아미노)운데실실란 트리스(디메틸아미노)도데실실란, 트리스(디메틸아미노)트리데실실란, 트리스(디메틸아미노)테트라데실실란, 트리스(디메틸아미노)펜타데실실란, 트리스(디메틸아미노)헥사데실실란, 트리스(디메틸아미노)헵타데실실란, 트리스(디메틸아미노)옥타데실실란, 트리스(디메틸아미노)노나데실실란, 및 이들의 조합들로 구성된 그룹으로부터 선택되는,
    기판을 프로세싱하는 방법.
  12. 제8 항에 있어서,
    상기 클로로실란 재료들은, 메틸트리클로로실란, 에틸트리클로로실란, 프로필트리클로로실란, 부틸트리클로로실란, 펜틸트리클로로실란, 헥실트리클로로실란, 헵틸트리클로로실란, 옥틸트리클로로실란, 노닐트리클로로실란, 데실트리클로로실란, 운데실트리클로로실란, 도데실트리클로로실란, 트리데실트리클로로실란, 테트라데실트리클로로실란, 펜타데실트리클로로실란, 헥사데실트리클로로실란, 헵타데실트리클로로실란, 옥타데실트리클로로실란, 노나데실트리클로로실란, 및 이들의 조합들로 구성된 그룹으로부터 선택되는,
    기판을 프로세싱하는 방법.
  13. 제8 항에 있어서,
    상기 옥시실란 재료들은, 메틸트리메톡시실란, 메틸트리에톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 프로필트리메톡시실란, 프로필트리에톡시실란, 부틸트리메톡시실란, 부틸트리에톡시실란, 펜틸트리메톡시실란, 펜틸트리에톡시실란, 헥실트리메톡시실란, 헥실트리에톡시실란, 헵틸트리메톡시실란, 헵틸트리에톡시실란, 옥틸트리메톡시실란, 옥틸트리에톡시실란, 노닐트리메톡시실란, 노닐트리에톡시실란, 데실트리메톡시실란, 데실트리에톡시실란, 운데실트리메톡시실란, 운데실트리에톡시실란, 도데실트리메톡시실란, 도데실트리에톡시실란, 트리데실트리메톡시실란, 트리데실트리에톡시실란, 테트라데실트리메톡시실란, 테트라데실트리에톡시실란, 펜타데실트리메톡시실란, 펜타데실트리에톡시실란, 헥사데실트리메톡시실란, 헥사데실트리에톡시실란, 헵타데실트리메톡시실란, 헵타데실트리에톡시실란, 옥타데실트리메톡시l실란 옥타데실트리에톡시실란, 노나데실트리메톡시실란, 노나데실트리에톡시실란, 및 이들의 조합들로 구성된 그룹으로부터 선택되는,
    기판을 프로세싱하는 방법.
  14. 기판을 프로세싱하는 방법으로서,
    제1 프로세싱 챔버에서 제1 재료 상에 자기-조립 단분자층(“SAM”)의 선택적 증착을 달성하기 위해, 자기-조립 단분자층(“SAM”) 분자에 기판을 노출시키는 단계 ― 상기 기판은 노출된 제1 재료 및 노출된 제2 재료를 포함함 ―;
    제2 프로세싱 챔버로 상기 기판을 이송하는 단계;
    상기 제2 프로세싱 챔버에서, 수증기로부터 형성된 히드록실 모이어티에 상기 기판을 노출시키는 단계;
    상기 제1 프로세싱 챔버에서 SAM 분자에 상기 기판을 노출시키는 것 및 상기 제2 프로세싱 챔버에서 히드록실 모이어티에 상기 기판을 노출시키는 것을 각각, 약 1:1 내지 약 100:1의 횟수 비율로 반복하는 단계;
    상기 반복하는 단계를 수행한 후에, 상기 제1 프로세싱 챔버에서 상기 SAM 분자에 상기 기판을 노출시키는 단계;
    상기 노출된 제2 재료 상에 제3 재료를 선택적으로 증착하는 단계; 및
    상기 제1 재료로부터 상기 SAM을 제거하는 단계
    를 포함하는,
    기판을 프로세싱하는 방법.
  15. 제14 항에 있어서,
    상기 기판을 이송하는 단계는 진공 하에서 수행되는,
    기판을 프로세싱하는 방법.
  16. 제14 항에 있어서,
    상기 수증기로부터 형성된 히드록실 모이어티에 상기 기판을 노출시키는 단계는, 약 25 ℃ 내지 약 300 ℃의 온도로, 약 1 T 내지 약 600 T의 압력에서, 그리고 약 1초 내지 약 600초의 시간량 동안 수행되는,
    기판을 프로세싱하는 방법.
  17. 제14 항에 있어서,
    상기 SAM 분자에 기판을 노출시키는 단계와 상기 수증기로부터 형성된 히드록실 모이어티에 기판을 노출시키는 단계의 횟수 비율은 약 1:1 내지 약 10:1인,
    기판을 프로세싱하는 방법.
  18. 기판을 프로세싱하는 방법으로서,
    프로세싱 챔버에서 제1 재료 상에 자기-조립 단분자층(“SAM”)의 선택적 증착을 달성하기 위해, 자기-조립 단분자층(“SAM”) 분자에 기판을 노출시키는 단계 ― 상기 기판은 노출된 제1 재료 및 노출된 제2 재료를 포함함 ―;
    주변 공기 환경으로 상기 기판을 이송하는 단계;
    상기 주변 공기 환경에서, 주변 공기로부터 형성된 히드록실 모이어티에 상기 기판을 노출시키는 단계;
    상기 프로세싱 챔버에서 SAM 분자에 상기 기판을 노출시키는 것 및 상기 주변 공기 환경에서 히드록실 모이어티에 상기 기판을 노출시키는 것을 각각, 약 1:1 내지 약 100:1의 횟수 비율로 반복하는 단계;
    상기 반복하는 단계를 수행한 후에, 상기 프로세싱 챔버에서 상기 SAM 분자에 상기 기판을 노출시키는 단계;
    상기 노출된 제2 재료 상에 제3 재료를 선택적으로 증착하는 단계; 및
    상기 제1 재료로부터 상기 SAM을 제거하는 단계
    를 포함하는,
    기판을 프로세싱하는 방법.
  19. 제18 항에 있어서,
    상기 주변 공기로부터 형성된 히드록실 모이어티에 상기 기판을 노출시키는 단계는, 약 25 ℃ 내지 약 400 ℃의 온도로, 약 1 mT 내지 약 1520 T의 압력에서, 그리고 약 30초 내지 약 600초의 시간량 동안 수행되는,
    기판을 프로세싱하는 방법.
  20. 제18 항에 있어서,
    상기 SAM 분자에 기판을 노출시키는 단계와 상기 주변 공기로부터 형성된 히드록실 모이어티에 기판을 노출시키는 단계의 횟수 비율은 약 1:10 내지 약 10:1인,
    기판을 프로세싱하는 방법.
KR1020187028591A 2016-03-03 2017-02-28 주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단 KR102149907B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662303069P 2016-03-03 2016-03-03
US62/303,069 2016-03-03
PCT/US2017/019982 WO2017151639A1 (en) 2016-03-03 2017-02-28 Improved self-assembled monolayer blocking with intermittent air-water exposure

Publications (2)

Publication Number Publication Date
KR20180113632A true KR20180113632A (ko) 2018-10-16
KR102149907B1 KR102149907B1 (ko) 2020-08-31

Family

ID=59724305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028591A KR102149907B1 (ko) 2016-03-03 2017-02-28 주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단

Country Status (7)

Country Link
US (2) US10192752B2 (ko)
EP (2) EP3424070B1 (ko)
JP (2) JP6692443B2 (ko)
KR (1) KR102149907B1 (ko)
CN (2) CN117334560A (ko)
TW (2) TWI719594B (ko)
WO (1) WO2017151639A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220113328A (ko) * 2019-03-18 2022-08-12 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
WO2017151639A1 (en) 2016-03-03 2017-09-08 Applied Materials, Inc. Improved self-assembled monolayer blocking with intermittent air-water exposure
TWI774375B (zh) 2016-07-27 2022-08-11 美商應用材料股份有限公司 具多層吸收劑的極紫外遮罩坯料及製造方法
TWI763686B (zh) 2016-07-27 2022-05-11 美商應用材料股份有限公司 具有合金吸收劑的極紫外線遮罩坯料、製造極紫外線遮罩坯料的方法以及極紫外線遮罩坯料生產系統
TWI739984B (zh) 2017-01-31 2021-09-21 美商應用材料股份有限公司 就圖案化應用進行選擇性沉積之方案
TWI850084B (zh) 2017-06-14 2024-07-21 美商應用材料股份有限公司 用於達成無缺陷自組裝單層的晶圓處理設備
TWI772459B (zh) * 2017-07-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 用於製備自組裝單層的方法
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
TWI772516B (zh) * 2017-09-12 2022-08-01 美商應用材料股份有限公司 藉由化學蝕刻去除選擇性沉積缺陷
TWI757565B (zh) * 2017-12-22 2022-03-11 美商應用材料股份有限公司 在導電表面上沉積阻擋層的方法
US20190316256A1 (en) 2018-04-13 2019-10-17 Applied Materials, Inc. Methods Of Selective Atomic Layer Deposition
US20190326114A1 (en) * 2018-04-19 2019-10-24 Applied Materials, Inc. Methods of treating a substrate to form a layer thereon for application in selective deposition processes
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
JP7348442B2 (ja) * 2018-06-22 2023-09-21 東京エレクトロン株式会社 ナノワイヤデバイスを形成する方法
US10643846B2 (en) * 2018-06-28 2020-05-05 Lam Research Corporation Selective growth of metal-containing hardmask thin films
WO2020016914A1 (ja) * 2018-07-17 2020-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
WO2020033698A1 (en) * 2018-08-10 2020-02-13 Applied Materials, Inc. Methods for selective deposition using self-assembled monolayers
SG11202101696UA (en) * 2018-08-27 2021-03-30 Versum Materials Us Llc Selective deposition on silicon containing surfaces
TW202026770A (zh) 2018-10-26 2020-07-16 美商應用材料股份有限公司 用於極紫外線掩模吸收劑的ta-cu合金材料
TWI837203B (zh) * 2018-11-02 2024-04-01 日商東京威力科創股份有限公司 膜形成方法及膜形成裝置
US10957590B2 (en) 2018-11-16 2021-03-23 Applied Materials, Inc. Method for forming a layer
WO2020101861A1 (en) * 2018-11-16 2020-05-22 Applied Materials, Inc. Method for forming a layer
TWI845579B (zh) 2018-12-21 2024-06-21 美商應用材料股份有限公司 極紫外線遮罩吸收器及用於製造的方法
US11249390B2 (en) 2019-01-31 2022-02-15 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
TW202035792A (zh) 2019-01-31 2020-10-01 美商應用材料股份有限公司 極紫外光遮罩吸收體材料
TWI828843B (zh) 2019-01-31 2024-01-11 美商應用材料股份有限公司 極紫外線（ｅｕｖ）遮罩素材及其製造方法
TW202043905A (zh) 2019-03-01 2020-12-01 美商應用材料股份有限公司 物理氣相沉積系統與處理
TWI818151B (zh) 2019-03-01 2023-10-11 美商應用材料股份有限公司 物理氣相沉積腔室及其操作方法
TWI842830B (zh) 2019-03-01 2024-05-21 美商應用材料股份有限公司 物理氣相沉積腔室與沉積交替材料層的方法
WO2020210742A1 (en) * 2019-04-12 2020-10-15 Tokyo Electron Limited Integrated in-situ dry surface preparation and area selective film deposition
TWI836073B (zh) 2019-05-22 2024-03-21 美商應用材料股份有限公司 極紫外光遮罩坯體及其製造方法
TWI836072B (zh) 2019-05-22 2024-03-21 美商應用材料股份有限公司 具有嵌入吸收層之極紫外光遮罩
TWI845677B (zh) 2019-05-22 2024-06-21 美商應用材料股份有限公司 極紫外光遮罩吸收材料
TW202104666A (zh) 2019-05-22 2021-02-01 美商應用材料股份有限公司 極紫外光遮罩吸收劑材料
TW202104667A (zh) 2019-05-22 2021-02-01 美商應用材料股份有限公司 極紫外光遮罩吸收材料
US10777411B1 (en) 2019-05-31 2020-09-15 International Business Machines Corporation Semiconductor device with selective dielectric deposition
JP7330000B2 (ja) * 2019-07-16 2023-08-21 東京応化工業株式会社 表面処理剤、表面処理方法及び基板表面の領域選択的製膜方法
US11385536B2 (en) 2019-08-08 2022-07-12 Applied Materials, Inc. EUV mask blanks and methods of manufacture
US20210087691A1 (en) * 2019-09-24 2021-03-25 Tokyo Electron Limited Film forming method
US11630385B2 (en) 2020-01-24 2023-04-18 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
TWI817073B (zh) 2020-01-27 2023-10-01 美商應用材料股份有限公司 極紫外光遮罩坯體硬遮罩材料
TW202129401A (zh) 2020-01-27 2021-08-01 美商應用材料股份有限公司 極紫外線遮罩坯體硬遮罩材料
TW202131087A (zh) 2020-01-27 2021-08-16 美商應用材料股份有限公司 極紫外光遮罩吸收劑材料
TW202141165A (zh) 2020-03-27 2021-11-01 美商應用材料股份有限公司 極紫外光遮罩吸收材料
TWI836207B (zh) 2020-04-17 2024-03-21 美商應用材料股份有限公司 極紫外光遮罩吸收材料
US11300871B2 (en) 2020-04-29 2022-04-12 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
KR20230026385A (ko) 2020-06-17 2023-02-24 도쿄엘렉트론가부시키가이샤 영역 선택적 증착에서 측방 막 형성을 감소시키는 방법
JP2022050198A (ja) * 2020-09-17 2022-03-30 東京エレクトロン株式会社 成膜方法及び成膜装置
US11609490B2 (en) 2020-10-06 2023-03-21 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US20220139703A1 (en) * 2020-10-30 2022-05-05 The Board Of Trustees Of The Leland Stanford Junior University New precursors for selective atomic layer deposition of metal oxides with small molecule inhibitors
US20240014036A1 (en) * 2020-12-01 2024-01-11 Versum Materials Us, Llc Selective plasma enhanced atomic layer deposition
US11513437B2 (en) 2021-01-11 2022-11-29 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11592738B2 (en) 2021-01-28 2023-02-28 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US20230002890A1 (en) * 2021-07-02 2023-01-05 Applied Materials, Inc. Multiple surface and fluorinated blocking compounds
JP7374961B2 (ja) * 2021-07-27 2023-11-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US11815803B2 (en) 2021-08-30 2023-11-14 Applied Materials, Inc. Multilayer extreme ultraviolet reflector materials
US11782337B2 (en) 2021-09-09 2023-10-10 Applied Materials, Inc. Multilayer extreme ultraviolet reflectors
JP2023100428A (ja) 2022-01-06 2023-07-19 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084060B1 (en) * 2005-05-04 2006-08-01 International Business Machines Corporation Forming capping layer over metal wire structure using selective atomic layer deposition
US20110124187A1 (en) * 2009-11-25 2011-05-26 International Business Machines Corporation Vapor phase deposition processes for doping silicon
KR20130005262A (ko) * 2010-02-17 2013-01-15 에이에스엠 아메리카, 인코포레이티드 증착으로부터 반응성 부위의 비활성화
JP2013154315A (ja) * 2012-01-31 2013-08-15 Ricoh Co Ltd 薄膜形成装置、薄膜形成方法、電気−機械変換素子、液体吐出ヘッド、およびインクジェット記録装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200893B1 (en) 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
EP1247094A4 (en) 2000-01-06 2006-10-04 Biosite Diagnostics Inc DOSAGE FOR THE DETECTION OF i BACILLUS ANTHRACIS / i
US6649408B2 (en) 2000-03-24 2003-11-18 George Mason University Microdroplet cell culture technique
US6443435B1 (en) 2000-10-23 2002-09-03 Applied Materials, Inc. Vaporization of precursors at point of use
JP2004296668A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp パターンの形成方法及びデバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
US7914847B2 (en) 2003-05-09 2011-03-29 Asm America, Inc. Reactor surface passivation through chemical deactivation
JP4959333B2 (ja) * 2003-05-09 2012-06-20 エーエスエム アメリカ インコーポレイテッド 化学的不活性化を通じたリアクタ表面のパシベーション
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US20050271893A1 (en) 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
US7071022B2 (en) 2003-07-18 2006-07-04 Corning Incorporated Silicon crystallization using self-assembled monolayers
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US7582534B2 (en) 2004-11-18 2009-09-01 International Business Machines Corporation Chemical doping of nano-components
WO2006058034A2 (en) 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7879710B2 (en) * 2005-05-18 2011-02-01 Intermolecular, Inc. Substrate processing including a masking layer
US7368377B2 (en) 2004-12-09 2008-05-06 Interuniversitair Microelektronica Centrum (Imec) Vzw Method for selective deposition of a thin self-assembled monolayer
KR101205937B1 (ko) * 2005-04-12 2012-11-28 메사추세츠 인스티튜트 오브 테크놀로지 나노 콘택트 프린팅
EP1951710A4 (en) * 2005-11-09 2010-08-25 Univ Columbia PHOTOCHEMICAL PROCESSES AND PHOTOACTIVE COMPOUNDS FOR MODIFYING SURFACES
KR101169058B1 (ko) 2006-03-10 2012-07-26 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
US7775508B2 (en) 2006-10-31 2010-08-17 Applied Materials, Inc. Ampoule for liquid draw and vapor draw with a continuous level sensor
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
KR101138869B1 (ko) 2006-12-22 2012-05-14 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법
JP4909745B2 (ja) * 2007-01-17 2012-04-04 シャープ株式会社 有機薄膜の形成方法および有機薄膜形成装置
EP2174344A4 (en) * 2007-07-13 2012-06-20 Intermolecular Inc SURFACE MODIFICATION OF LOW-K DIELECTRIC MATERIALS
US20090057266A1 (en) 2007-08-27 2009-03-05 Eda Tuncel Line edge roughness control
KR101213731B1 (ko) * 2009-02-20 2012-12-18 주식회사 엘지화학 포토레지스트용 스트리퍼 조성물
KR101078309B1 (ko) * 2009-03-25 2011-10-31 포항공과대학교 산학협력단 선택적 증착법을 이용한 반도체 소자의 콘택트 형성방법
KR101067345B1 (ko) 2009-08-06 2011-09-23 한국과학기술원 패턴형성방법 및 패턴형성장치
WO2011036816A1 (ja) 2009-09-28 2011-03-31 株式会社 東芝 パターン形成方法
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US8747686B2 (en) 2012-01-27 2014-06-10 Applied Materials, Inc. Methods of end point detection for substrate fabrication processes
US8785215B2 (en) * 2012-05-31 2014-07-22 Asm Ip Holding B.V. Method for repairing damage of dielectric film by cyclic processes
JP2014236148A (ja) 2013-06-04 2014-12-15 東京エレクトロン株式会社 有機分子膜の形成装置および形成方法
US9153457B2 (en) 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning
CN105723537A (zh) * 2013-08-29 2016-06-29 密歇根大学董事会 用于有机光伏器件中的缓冲层的激子阻挡处理
US9525082B2 (en) 2013-09-27 2016-12-20 Sunpower Corporation Solar cell contact structures formed from metal paste
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
WO2017151639A1 (en) 2016-03-03 2017-09-08 Applied Materials, Inc. Improved self-assembled monolayer blocking with intermittent air-water exposure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084060B1 (en) * 2005-05-04 2006-08-01 International Business Machines Corporation Forming capping layer over metal wire structure using selective atomic layer deposition
US20110124187A1 (en) * 2009-11-25 2011-05-26 International Business Machines Corporation Vapor phase deposition processes for doping silicon
KR20130005262A (ko) * 2010-02-17 2013-01-15 에이에스엠 아메리카, 인코포레이티드 증착으로부터 반응성 부위의 비활성화
JP2013154315A (ja) * 2012-01-31 2013-08-15 Ricoh Co Ltd 薄膜形成装置、薄膜形成方法、電気−機械変換素子、液体吐出ヘッド、およびインクジェット記録装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220113328A (ko) * 2019-03-18 2022-08-12 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Also Published As

Publication number Publication date
EP3424070C0 (en) 2024-03-27
CN109075021B (zh) 2023-09-05
EP3424070A1 (en) 2019-01-09
JP2020145436A (ja) 2020-09-10
TW202010860A (zh) 2020-03-16
JP6692443B2 (ja) 2020-05-13
TWI719594B (zh) 2021-02-21
US20190157101A1 (en) 2019-05-23
CN117334560A (zh) 2024-01-02
JP2019512877A (ja) 2019-05-16
WO2017151639A1 (en) 2017-09-08
TWI672389B (zh) 2019-09-21
CN109075021A (zh) 2018-12-21
JP7043539B2 (ja) 2022-03-29
KR102149907B1 (ko) 2020-08-31
EP3424070B1 (en) 2024-03-27
US10818510B2 (en) 2020-10-27
EP4358119A3 (en) 2024-07-31
TW201802281A (zh) 2018-01-16
EP4358119A2 (en) 2024-04-24
US20170256402A1 (en) 2017-09-07
US10192752B2 (en) 2019-01-29
EP3424070A4 (en) 2020-03-04

Similar Documents

Publication Publication Date Title
US10818510B2 (en) Self-assembled monolayer blocking with intermittent air-water exposure
US10510546B2 (en) Schemes for selective deposition for patterning applications
KR102509390B1 (ko) 산화규소 상의 초박형 비정질 규소 막의 연속성을 개선하기 위한 전처리 접근법
US10276379B2 (en) Treatment approach to improve film roughness by improving nucleation/adhesion of silicon oxide
TW201943880A (zh) 在基板上形成層以應用於選擇性沉積製程之基板處理方法
US20180308685A1 (en) Low temperature selective epitaxial silicon deposition
US20090301867A1 (en) Integrated system for semiconductor substrate processing using liquid phase metal deposition
US20090115031A1 (en) Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and passivating coupling material comprising multiple organic components for use in a semiconductor device
US20240145242A1 (en) Method of blocking dielectric surfaces using blocking molecules to enable selective epi deposition
KR20210076166A (ko) 금속 실리사이드들의 선택적 증착 및 선택적 산화물 제거
TW202433550A (zh) 使用阻隔分子阻隔介電表面以允許選擇性磊晶沉積的方法
JP2023143793A (ja) 基板処理方法及びこれを用いた選択的蒸着方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant