KR101169058B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents
박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101169058B1 KR101169058B1 KR1020060022625A KR20060022625A KR101169058B1 KR 101169058 B1 KR101169058 B1 KR 101169058B1 KR 1020060022625 A KR1020060022625 A KR 1020060022625A KR 20060022625 A KR20060022625 A KR 20060022625A KR 101169058 B1 KR101169058 B1 KR 101169058B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- organic
- layer
- thin film
- region
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 47
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 230000001678 irradiating effect Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 16
- 239000012044 organic layer Substances 0.000 claims description 15
- 150000001282 organosilanes Chemical class 0.000 claims description 15
- 238000002425 crystallisation Methods 0.000 claims description 11
- 239000002094 self assembled monolayer Substances 0.000 claims description 11
- 239000013545 self-assembled monolayer Substances 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 2
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims 4
- 238000005224 laser annealing Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical group 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 molybdenum (Mo) Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명에 따른 박막 트랜지스터는, 소오스 영역, 드레인 영역 및 채널 영역을 포함하며, 유기막을 포함하는 비정질 실리콘층에 엑시머 레이저를 조사하여 결정화된 다결정 실리콘층과, 상기 채널 영역에 대응되는 게이트 전극과, 상기 게이트 전극과 상기 다결정 실리콘층을 절연시키는 게이트 절연막 및 상기 소오스 영역 및 드레인 영역과 전기적으로 연결된 소오스 전극 및 드레인 전극을 포함한다.
Description
도 1a은 종래 기술에 따른 다결정 실리콘층을 도시한 단면도이다.
도 1b는 종래 기술에 따른 다결정 실리콘층의 표면을 도시한 사진이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명
300: 기판 310: 버퍼층
320: 비정질 실리콘층 320': 다결정 실리콘층
330: 유기막 340: 게이트 절연막
350: 게이트 전극 360: 층간 절연막
370a, 370b: 콘택홀 380a, 380b: 소오스 전극 및 드레인 전극
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저소비전력화 등의 우수한 특성을 가지는 평판표시장치(flat panel display)의 필요성이 대두되었다. 그 중 색 재현성 등이 우수한 액정표시장치(liquid crystal display) 및 유기발광표시장치(Orgarnic light emitting device)가 활발하게 개발되고 있었다.
액정표시장치 또는 유기발광표시장치는 스위칭 소자인 박막 트랜지스터를 포함할 수 있다. 이러한 박막 트랜지스터의 반도체층은 비정질 실리콘 또는 다결정 실리콘으로 형성할 수 있었다.
다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200배 정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성이 우수하였다. 또한, 박막 트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 박막 트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해지는 장점이 있어, 다결정 실리콘을 이용한 박막 트랜지스터의 필요성이 증대되고 있었다.
다결정 실리콘 반도체층은 다결정 실리콘을 직접 증착(as-deposition)하거나, 비정질 실리콘을 결정화함으로써 형성할 수 있었다.
비정질 실리콘을 이용하여 다결정 실리콘을 형성하는 방법으로는 고상 결정화(Solid Phase Crystallization; SPC) 방법, 금속유도 결정화(Metal Induced Crystallization; MIC) 방법, 그리고 엑시머 레이저 어닐링(Excimer Laser Annealing; ELA) 방법, 순차 측면 고상법(sequential lateral solidification; SLS) 등이 있었다.
그 중, 엑시머 레이저 어닐링 방법은 가장 널리 사용되는 결정화 방법으로, 약 308nm의 파장을 갖는 엑시머 레이저(XeCl 등)를 조사함으로써 비정질 실리콘층을 결정화시키는 방법이었다. 엑시머 레이저 어닐링 방법은 비교적 유리 기판에 미치는 열적 영향이 적고, 우수한 특성을 갖는 다결정 실리콘층을 만들 수 있기 때문에 널리 이용되고 있었다.
도 1a는 엑시머 레이저 어닐링법에 의해 결정화된 다결정 실리콘층을 도시한 단면도이며, 도 1b는 엑시머 레이저 어닐링법에 의해 결정화된 다결정 실리콘층을 도시한 사진이다.
도 1a 및 도 1b를 참조하면, 엑시머 레이저 어닐링법에 의해 형성된 다결정 실리콘층(120)은 급속한 결정화 속도로 인하여 밀도의 차이가 발생하여, 결정립(grain; A)들의 경계인 결정립계(grain boundary; B)에 해당되는 영역 상에 돌기부(protrusion; C)들이 형성되었다.
다결정 실리콘층(120)은 돌기부(C)로 인하여 표면이 불균일해지며, 다결정 실리콘층(120) 상에 후속하여 형성되는 게이트 절연막과 게이트 전극용 금속막도 불균일하게 적층되었다. 이는 박막 트랜지스터의 누설전류를 증가시키고, 게이트 전극용 금속막에 힐록(hill-lock)을 발생시켜 소자의 특성저하를 초래하는 원인이 되었다. 또한, 돌기부들은 에칭 공정과 노광 공정시 불균일성을 유발하여 소자의 신뢰성 저하를 초래하는 문제가 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 소자의 신뢰성 및 특성을 향상시킬 수 있는 박막 트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은, 소오스 영역, 드레인 영역 및 채널 영역을 포함하며, 유기막을 포함하는 비정질 실리콘층에 엑시머 레이저를 조사하여 결정화된 다결정 실리콘층과, 상기 채널 영역에 대응되는 게이트 전극과, 게이트 전극과 다결정 실리콘층을 절연시키는 게이트 절연막 및 소오스 영역 및 드레인 영역과 전기적으로 연결된 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 제공한다.
또한, 또다른 측면에서, 본 발명은 기판을 제공하는 단계와, 기판 상에 비정질 실리콘층을 형성하는 단계와, 비정질 실리콘층 상에 유기막을 형성하는 단계와, 유기막 상에 레이저를 조사해서 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계 및 유기막을 제거하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.
유기막은 유기실란 자기조립 단일막일 수 있다.
유기실란 자기조립 단일막은 X-Y-Z의 화학식을 가지며, X는 수소 또는 메틸기이고, Y는 직쇄 또는 분지쇄의 C4 내지 C50기이며, Z는 할로겐 원소을 포함하는 실란기일 수 있다.
이하, 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다.
도 2은 본 발명의 일 실시예에 따른 박막 트랜지스터를 도시한 단면도이다.
도 2를 참조하면, 본 발명에 따른 박막 트랜지스터는 기판(200), 기판 상에 위치하는 버퍼층(210), 버퍼층(210) 상에 위치하고, 소오스 영역(220a), 드레인 영역(220b) 및 채널 영역(220c)을 포함하는 다결정 실리콘층(220'), 다결정 실리콘층(220') 상에 위치하는 게이트 절연막(240), 게이트 절연막(240) 상에 위치하며 채널 영역(220c)에 대응되는 게이트 전극(250), 게이트 전극(250) 상에 위치하는 층간 절연막(260), 층간 절연막(260)과 게이트 절연막(240)을 관통하여 소오스 영역(220a) 및 드레인 영역(220b)의 일부를 노출시키는 콘택홀들(270a 270b), 층간 절연막(260) 상에 위치하며, 콘택홀들(270a 270b)을 통하여 소오스 영역(220a) 및 드레인 영역(220b)과 전기적으로 연결되는 소오스 전극(280a) 및 드레인 전극(280b)을 포함한다.
다결정 실리콘층(220')는 기판 상에 비정질 실리콘층과 유기막을 순차적으로 형성한 다음, 유기막층을 통하여 비정질 실리콘층 내로 엑시머 레이저를 조사하여 결정화한 반도체층일 수 있다.
본 발명의 일 실시예에서는 상기 박막 트랜지스터를 탑 게이트 구조로 설명하였지만, 게이트 전극, 게이트 절연막, 반도체층, 소오스 전극 및 드레인 전극이 순차적으로 적층된 바텀 게이트 구조로 형성하는 것도 가능하다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 기판(300) 상에 버퍼층(310)을 형성한다. 버퍼층(310)은 기판(300)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성한다.
버퍼층(310) 상에 비정질 실리콘층(320)을 형성한다. 비정질 실리콘층(320)은 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD) 또는 저압 화학 기상 증착법(Low Pressure Chemical Vapor Deposition; LPCVD)으로 형성할 수 있다.
도 3b를 참조하면, 비정질 실리콘층(320) 상에 유기막(330)을 형성한다, 그런 다음, 유기막(330)을 투과하여 비정질 실리콘층(320) 내에 약 308nm의 파장을 갖는 엑시머 레이저를 조사하여 비정질 실리콘층(320)을 결정화시킨다.
유기막(330)은 유기실란 자기조립 단분자막(organosilane self-assembly monolayer)일 수 있다. 자기조립 단분자막이란, 반응 용액 속에 존재하는 표면활성분자가 자발적으로 특정 기질의 표면에 흡착하여 화학적 결합을 형성하는 얇은 단분자막을 일컫는 것을 말하는 것으로, 본 발명의 일 실시예서는 표면 활성분자가 유기실란이 된다. 유기실란 자기조립 단분자막은 비정질 실리콘층(320) 상에 자기조립 단분자막 형성용 조성물을 코팅하고 열처리함으로써 형성할 수 있다.
유기실란 자기조립 단분자막(330)은 X-Y-Z의 화학식을 가질 수 있다. 화학식 중 X는 수소(H) 또는 메틸기(CH3)이고, Y는 직쇄 또는 분지쇄의 C4 내지 C50기이며, Z는 -SiCl(CH3)2 , -SiCl2CH3, -SiCl3, -SiI3 등 할로겐 원소를 포함하는 실란기일 수 있다.
엑시머 레이저에 의한 결정화 공정은 주로 질소 분위기에서 수행되며, 엑시머 레이저에 의해 용융된 비정질 실리콘층(320)이 재결합하여 결정립(grain)들을 생성하면서 이루어진다. 비정질 실리콘층(320)은 액상이 고상으로 변화함에 따라 용융 온도에 따른 밀도차가 발생하게 되고, 결정립과 결정립의 사이 영역, 즉 결정립계(grain boundary)는 더욱 높은 에너지를 갖게 된다. 따라서, 결정립계 영역에 해당하는 비정질 실리콘층(320)의 표면 영역은 공정 챔버 내에 잔존하는 산소와 쉽게 결합하여 산화됨으로써, 돌기부(protrusion)를 형성하게 된다. 따라서, 본 발명의 일 실시예에서는, 돌기부가 발생되는 것을 방지하기 위하여, 엑시머 레이저를 조사하기 전에 비정질 실리콘층(320) 상에 유기실란 자기조립 단분자막(330)을 형성한다.
유기실란 자기조립 단분자막(330)은 표면 강도가 매우 우수하고 분자간에 긴밀한 결합구조를 가진다. 따라서, 엑시머 레이저가 유기실란 자기조립 단분자막(330)을 통하여 비정질 실리콘층(320)에 조사되는 동안, 유기실란 자기조립 단분자막(330)은 분자 결합을 유지할 수 있다.
또한, 유기실란 자기조립 단분자막(330)의 말단에 결합된 할로겐 원소는 비정질 실리콘층(320)의 표면과 결합할 수 있다. 할로겐 원소는 산소에 비하여 실리콘과의 결합력이 우수하다. 따라서, 엑시머 레이저를 이용한 결정화 공정시 용융된 비정질 실리콘층(320)의 표면이 공정 챔버 내에 잔존하는 산소와 결합하는 것을 방지하여, 돌기부가 형성되는 것을 방지할 수 있다.
유기막(330)의 두께는 유기실란 자기조립 단분자막 중 Y 성분의 탄소의 개수에 따라 결정될 수 있으며, 1 내지 10nm인 것이 바람직하다. 유기막(330)의 두께가 1 nm 이상이면, 비정질 실리콘층(320)을 산소로부터 바람직할 만큼 충분히 보호할 수 있으며, 유기막(330)의 두께가 10nm 이하여야 엑시머 레이저가 충분히 투과될 수 있어 결정화 효율이 향상될 수 있다.
결정화 공정이 완료되면, 유기막(330)의 표면 상에 180 내지 260nm의 자외선을 조사하여 결정화된 비정질 실리콘층(320)의 표면과 유기막(330)과의 결합을 끊어준다. 그런 다음, 기판 결과물을 물 또는 알콜 등과 같은 용매에 세정함으로써 유기막(330)을 제거한다. 본 발명의 일 실시예에서 사용된 유기막(330)은 자외선에 의하여 실리콘층과의 결합이 쉽게 분해된다. 또한 일반적인 트랜지스터 제조 공정에서 사용되는 순수 또는 알콜 등에 의해 쉽게 세정되기 때문에 제거 공정이 간편하다.
다결정 실리콘층(320')을 포토 리쏘그래피 공정 등과 같은 공지의 공정에 의해 패터닝한 다음, 다결정 실리콘층(320') 상에 게이트 절연막(340)을 형성한다. 게이트 절연막(340)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.
게이트 절연막(340) 상에 다결정 실리콘층(320')의 일정 영역에 대응되도록 게이트 전극(350)을 형성한다. 게이트 전극(350)은 알루미늄(Al), 알루미늄 합금 (Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy)으로 이루어진 군에서 선택되는 하나로 형성하는 것이 바람직하며, 몰리브덴-텅스텐 합금으로 형성하는 것이 더욱 바람직하다.
게이트 전극(350)을 마스크로 하여 다결정 실리콘층(320')에 불순물 이온을 주입하여, 소오스 영역(320a), 드레인 영역(320b) 및 채널 영역(320c)을 정의한다.
도 3d를 참조하면, 게이트 전극(350)을 포함한 기판 전면 상에 층간 절연막(360)을 형성한다. 층간 절연막(360)은 게이트 전극(350)을 게이트 전극(350)의 상부에 위치하는 금속배선들과 절연시키기 위한 것으로 실리콘 질화막 또는 실리콘 산화막으로 형성할 수 있다.
층간 절연막(360) 및 게이트 절연막(340)을 식각하여 소오스 영역 및 드레인 영역(320b, 320c)의 일부를 노출시키는 콘택홀들(370a, 370b)을 형성한다.
층간 절연막(360) 상에, 콘택홀들(370a, 370b)을 통하여 소오스 영역 및 드레인 영역(320a, 320b)과 전기적으로 연결되도록 소오스 전극 및 드레인 전극(380a, 380b)을 형성한다. 소오스 전극 및 드레인 전극(380a, 380b)은 배선 저항을 낮추기 위해 저저항 물질로 형성되어 있으며, 몰리브덴(Mo), 텅스텐(W), 텅스텐몰리브덴(MoW) 및 알루미늄(Al) 등과 같은 금속으로 형성할 수 있다.
상기와 같은 공정을 거쳐, 다결정 실리콘층(320'), 게이트 절연막(340), 게이트 전극(350), 소오스 전극(370a) 및 드레인 전극(370b)를 포함하는 박막 트랜지스터의 제조가 완성된다.
여기서, 도시하지는 않았지만, 박막 트랜지스터의 소오스 전극 또는 드레인 전극과 연결되도록 제 1 전극을 형성한 다음, 제 1 전극과, 제 1 전극과 대향되는 제 2 전극 사이에 개재되는 액정층 또는 유기발광층을 형성함으로써, 본 발명의 일 실시예에 따른 박막 트랜지스터를 포함하는 평판표시장치를 제조할 수 있다.
상술한 바와 같이, 본 발명은 비정질 실리콘층을 결정화하기 전에 비정질 실리콘층 상에 유기막을 형성하여, 결정화 공정시 비정질 실리콘층이 산화되는 것, 특히 에너지가 높은 결정립계 표면 영역의 비정질 실리콘층이 산화되는 것을 방지할 수 있다. 이로써, 결정화 공정시 반도체층의 표면에 돌기부가 발생하는 것을 방지하여, 표면이 균일한 다결정 실리콘으로 이루어진 반도체층을 형성할 수 있다.
따라서, 본 발명은 게이트 절연막의 누설전류를 감소시키고 박막 트랜지스터의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.
본 발명을 특정의 일 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.
상술한 바와 같이, 본 발명에 따르면 소자의 특성 및 신뢰성이 향상된 박막 트랜지스터 및 그 제조방법을 제공할 수 있다.
Claims (17)
- 기판을 제공하는 단계;상기 기판 상에 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층 상에 유기막을 형성하는 단계;상기 유기막 상에 레이저를 조사하여, 비정질 실리콘층을 결정화해서 다결정 실리콘층을 형성하는 단계; 및상기 유기막을 제거하는 단계를 포함하는 박막 트랜지스터의 제조방법.
- 제1항에 있어서,상기 유기막은 유기실란 자기조립 단일막인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제2항에 있어서,상기 유기실란 자기조립 단일막은 X-Y-Z의 화학식을 가지며, X는 수소 또는 메틸기이고, Y는 직쇄 또는 분지쇄의 C4 내지 C50기이며, Z는 할로겐 원소을 포함하는 실란기인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제2항 또는 제3항에 있어서,상기 유기실란 자기조립 단일막은 OTS(octadecyltrichlorosilane) 또는 MTS(monoalkyltrichlorosilane)인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제1항 또는 제2항에 있어서,상기 유기막의 두께는 1 내지 10nm인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제1항에 있어서,상기 유기막을 제거하는 단계는,유기막 상에 자외선을 조사한 후, 순수 또는 알콜로 세정하여 상기 유기막의 전부 또는 일부를 제거하는 단계인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제1항에 있어서,상기 기판 상에 비정질 실리콘층을 형성하는 단계 전 또는 유기막을 제거하는 단계 후, 게이트 전극 및 게이트 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제7항에 있어서,상기 다결정 실리콘층 상에 불순물 이온을 주입하여, 채널 영역, 소오스 영 역 및 드레인 영역을 정의하는 단계; 및소오스 영역 및 드레인 영역역과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 소오스 영역, 드레인 영역 및 채널 영역을 포함하며, 유기막을 포함하는 비정질 실리콘층에 엑시머 레이저를 조사하여 결정화된 다결정 실리콘층;상기 채널 영역에 대응되는 게이트 전극;상기 게이트 전극과 상기 다결정 실리콘층을 절연시키는 게이트 절연막; 및상기 소오스 영역 및 드레인 영역과 전기적으로 연결된 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터.
- 제9항에 있어서,상기 유기막은 유기실란 자기조립 단일막인 것을 특징으로 하는 박막 트랜지스터.
- 제10항에 있어서,상기 유기실란 자기조립 단일막은 X-Y-Z의 화학식을 가지며, X는 수소 또는 메틸기이고, Y는 직쇄 또는 분지쇄의 C4 내지 C50기이며, Z는 할로겐 원소을 포함하는 실란기인 것을 특징으로 하는 박막 트랜지스터.
- 제9항 또는 제10항에 있어서,상기 유기실란 자기조립 단일막은 OTS(octadecyltrichlorosilane) 또는 MTS(monoalkyltrichlorosilane)인 것을 특징으로 하는 박막 트랜지스터.
- 제9항 또는 제10항에 있어서,상기 유기막의 두께는 1 내지 10nm인 것을 특징으로 하는 박막 트랜지스터.
- 제9항에 있어서,상기 유기막은 결정화 공정 후 제거되는 것을 특징으로 하는 박막 트랜지스터.
- 제14항에 있어서,상기 유기막은 상기 유기막 상에 자외선을 조사한 후, 순수 또는 알콜로 세정하여 전부 또는 일부가 제거되는 것을 특징으로 하는 박막 트랜지스터.
- 제9항에 있어서,상기 트랜지스터는 다결정 실리콘층, 게이트 절연막, 게이트 전극, 소오스 전극 및 드레인 전극이 순차적으로 적층되고, 상기 게이트 전극과 소오스 및 드레인 전극 사이에 층간 절연막이 개재된 탑 게이트 구조인 것을 특징으로 하는 박막 트랜지스터.
- 제9항에 있어서,상기 트랜지스터는 게이트 전극, 게이트 절연막, 다결정 실리콘층, 소오스 전극 및 드레인 전극이 순차적으로 적층된 바텀 게이트 구조인 것을 특징으로 하는 박막 트랜지스터.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022625A KR101169058B1 (ko) | 2006-03-10 | 2006-03-10 | 박막 트랜지스터 및 그 제조방법 |
| US11/540,155 US7960295B2 (en) | 2006-03-10 | 2006-09-29 | Film transistor and method for fabricating the same |
| CN2006101418602A CN101034669B (zh) | 2006-03-10 | 2006-10-08 | 薄膜晶体管及其制造方法 |
| JP2006319499A JP4589295B2 (ja) | 2006-03-10 | 2006-11-28 | 薄膜トランジスタ及びその製造方法 |
| US13/096,657 US8530901B2 (en) | 2006-03-10 | 2011-04-28 | Film transistor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022625A KR101169058B1 (ko) | 2006-03-10 | 2006-03-10 | 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070092457A KR20070092457A (ko) | 2007-09-13 |
| KR101169058B1 true KR101169058B1 (ko) | 2012-07-26 |
Family
ID=38478025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060022625A KR101169058B1 (ko) | 2006-03-10 | 2006-03-10 | 박막 트랜지스터 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7960295B2 (ko) |
| JP (1) | JP4589295B2 (ko) |
| KR (1) | KR101169058B1 (ko) |
| CN (1) | CN101034669B (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101094285B1 (ko) | 2009-12-04 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 박막트랜지스터 및 이를 포함하는 표시장치 |
| TWI570809B (zh) | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| CN102884614A (zh) * | 2011-05-10 | 2013-01-16 | 松下电器产业株式会社 | 薄膜晶体管器件的制造方法、薄膜晶体管器件以及显示装置 |
| TWI565067B (zh) * | 2011-07-08 | 2017-01-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| CN103189990A (zh) * | 2011-10-28 | 2013-07-03 | 松下电器产业株式会社 | 薄膜半导体器件及其制造方法 |
| NL2010527A (en) | 2013-03-27 | 2014-09-30 | Asml Netherlands Bv | Object holder, lithographic apparatus, device manufacturing method, and method of manufacturing an object holder. |
| KR102421600B1 (ko) * | 2015-11-20 | 2022-07-18 | 삼성디스플레이 주식회사 | 터치 센싱 유닛, 표시 장치 및 터치 센싱 유닛의 제조 방법 |
| KR102149907B1 (ko) | 2016-03-03 | 2020-08-31 | 어플라이드 머티어리얼스, 인코포레이티드 | 주기적 공기-물 노출에 의한 개선된 자기-조립 단분자층 차단 |
| CN114975176A (zh) | 2016-04-25 | 2022-08-30 | 应用材料公司 | 用于自组装单层工艺的化学输送腔室 |
| US10358715B2 (en) | 2016-06-03 | 2019-07-23 | Applied Materials, Inc. | Integrated cluster tool for selective area deposition |
| CN107195636B (zh) * | 2017-05-12 | 2020-08-18 | 惠科股份有限公司 | 显示面板、显示面板的制程和显示装置 |
| KR20210149031A (ko) * | 2020-05-27 | 2021-12-08 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3d 메모리 디바이스 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100300808B1 (ko) | 1995-08-04 | 2001-11-22 | 순페이 야마자끼 | 결정질 반도체 제조 방법 |
| JP2002373860A (ja) | 1994-06-02 | 2002-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY109592A (en) * | 1992-11-16 | 1997-03-31 | Tokyo Electron Ltd | Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals. |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| US5536932A (en) * | 1995-02-10 | 1996-07-16 | Xerox Corporation | Polysilicon multiplexer for two-dimensional image sensor arrays |
| US6696538B2 (en) * | 1999-07-27 | 2004-02-24 | Lg Chemical Ltd. | Semiconductor interlayer dielectric material and a semiconductor device using the same |
| TW452892B (en) * | 2000-08-09 | 2001-09-01 | Lin Jing Wei | Re-crystallization method of polysilicon thin film of thin film transistor |
| JP2002176180A (ja) * | 2000-12-06 | 2002-06-21 | Hitachi Ltd | 薄膜半導体素子及びその製造方法 |
| TW574753B (en) * | 2001-04-13 | 2004-02-01 | Sony Corp | Manufacturing method of thin film apparatus and semiconductor device |
| US6656398B2 (en) * | 2001-06-19 | 2003-12-02 | Corning Incorporated | Process of making a pattern in a film |
| JP3939140B2 (ja) * | 2001-12-03 | 2007-07-04 | 株式会社日立製作所 | 液晶表示装置 |
| CN100568457C (zh) * | 2003-10-02 | 2009-12-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| KR100742380B1 (ko) * | 2005-12-28 | 2007-07-24 | 삼성에스디아이 주식회사 | 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법 |
-
2006
- 2006-03-10 KR KR1020060022625A patent/KR101169058B1/ko active IP Right Grant
- 2006-09-29 US US11/540,155 patent/US7960295B2/en active Active
- 2006-10-08 CN CN2006101418602A patent/CN101034669B/zh active Active
- 2006-11-28 JP JP2006319499A patent/JP4589295B2/ja active Active
-
2011
- 2011-04-28 US US13/096,657 patent/US8530901B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002373860A (ja) | 1994-06-02 | 2002-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR100300808B1 (ko) | 1995-08-04 | 2001-11-22 | 순페이 야마자끼 | 결정질 반도체 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007243147A (ja) | 2007-09-20 |
| CN101034669B (zh) | 2010-05-12 |
| US20110198604A1 (en) | 2011-08-18 |
| KR20070092457A (ko) | 2007-09-13 |
| US20070210313A1 (en) | 2007-09-13 |
| CN101034669A (zh) | 2007-09-12 |
| US8530901B2 (en) | 2013-09-10 |
| JP4589295B2 (ja) | 2010-12-01 |
| US7960295B2 (en) | 2011-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101169058B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| TWI402989B (zh) | 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法 | |
| KR100303964B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20050236622A1 (en) | Electronic device and method of manufacturing the same | |
| WO2001097266A1 (fr) | Procede de production d'un dispositif a semi-conducteur en couche mince | |
| KR20030007093A (ko) | 반도체장치 및 그 제작방법 | |
| JP2004158564A (ja) | レーザードーピング処理方法及び薄膜トランジスタの作製方法 | |
| JP2011035416A (ja) | 半導体装置の作製方法 | |
| JP2001028440A (ja) | 半導体薄膜及びその形成方法 | |
| JP4082459B2 (ja) | 表示装置の製造方法 | |
| JP3389022B2 (ja) | 半導体装置 | |
| KR19980071529A (ko) | 반도체 장치의 제작 방법 | |
| JP4856252B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3377160B2 (ja) | 半導体装置およびその製造方法 | |
| US7259103B2 (en) | Fabrication method of polycrystalline silicon TFT | |
| JP2010199529A (ja) | 薄膜トランジスタの製造方法 | |
| JP4165305B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| KR20060106170A (ko) | 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
| JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2004356637A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3496678B1 (ja) | 半導体薄膜 | |
| KR101137734B1 (ko) | 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 | |
| KR20040061189A (ko) | 비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정실리콘 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 8 |