CN107195636B - 显示面板、显示面板的制程和显示装置 - Google Patents

显示面板、显示面板的制程和显示装置 Download PDF

Info

Publication number
CN107195636B
CN107195636B CN201710342078.5A CN201710342078A CN107195636B CN 107195636 B CN107195636 B CN 107195636B CN 201710342078 A CN201710342078 A CN 201710342078A CN 107195636 B CN107195636 B CN 107195636B
Authority
CN
China
Prior art keywords
layer
oxide layer
display panel
nano silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710342078.5A
Other languages
English (en)
Other versions
CN107195636A (zh
Inventor
卓恩宗
田轶群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201710342078.5A priority Critical patent/CN107195636B/zh
Priority to PCT/CN2017/086154 priority patent/WO2018205317A1/zh
Publication of CN107195636A publication Critical patent/CN107195636A/zh
Priority to US15/869,176 priority patent/US10529566B2/en
Application granted granted Critical
Publication of CN107195636B publication Critical patent/CN107195636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种显示面板、显示面板的制程和显示装置,其中,显示面板的制程包括:在基板上铺设纳米氧化硅,形成纳米氧化硅层;在所述纳米氧化硅层上铺设非晶硅,形成非晶硅层;通过激光照射所述非晶硅层,使得所述非晶硅层再结晶形成多晶硅层;在所述多晶硅层上铺设栅极氧化物,形成栅极氧化物层。本发明通过激光照射非晶硅层,使得非晶硅层再结晶形成多晶硅层,从而降低了激光照射能量,降低成本。

Description

显示面板、显示面板的制程和显示装置
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板、显示面板的制程和显示装置。
背景技术
液晶显示器具有机身薄、省电、无辐射等众多优点,得到了广泛的应用。现有市场上的液晶显示器大部分为背光型液晶显示器,其包括液晶面板及背光模组(BacklightModule)。液晶面板的工作原理是在两片平行的玻璃基板当中放置液晶分子,并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向,以将背光模组的光线折射出来产生画面。
其中,薄膜晶体管液晶显示器(Thin Film Transistor-Liquid CrystalDisplay,TFT-LCD)由于具有低的功耗、优异的画面品质以及较高的生产良率等性能,目前已经逐渐占据了显示领域的主导地位。同样,薄膜晶体管液晶显示器包含液晶面板和背光模组,液晶面板包括彩膜基板(Color Filter Substrate,CF Substrate,也称彩色滤光片基板)和薄膜晶体管阵列基板(Thin Film Transistor Substrate,TFT Substrate),上述基板的相对内侧存在透明电极。两片基板之间夹一层液晶分子(Liquid Crystal,LC)。液晶面板是通过电场对液晶分子取向的控制,改变光的偏振状态,并藉由偏光板实现光路的穿透与阻挡,实现显示的目的。
在现有的TFT-LCD制程工艺中,需通过高能量的激光照射非晶硅,使得非晶硅再结晶形成多晶硅,其能量大,成本高。
发明内容
本发明的一个目的在于提供一种显示面板的制程,其降低激光照射的能量,降低成本。
本发明的另一个目的在于提供一种显示面板,其降低激光照射的能量,降低成本。
本发明的又一个目的在于提供一种显示装置,其降低激光照射的能量,降低成本。
为解决上述问题,本发明的实施例提供了显示面板的制程,所述制程包括以下步骤:
在基板上铺设纳米氧化硅,形成纳米氧化硅层;
在所述纳米氧化硅层上铺设非晶硅,形成非晶硅层;
通过能量小于或等于250兆焦耳的激光照射所述非晶硅层,使得所述非晶硅层再结晶形成多晶硅层;
在所述多晶硅层上铺设栅极氧化物,形成栅极氧化物层。
进一步的,所述在纳米氧化硅层上铺设非晶硅,形成非晶硅层的步骤包括:
在所述纳米氧化硅层上铺设缓冲氧化物,形成缓冲氧化物层;
在所述缓冲氧化物层上铺设所述非晶硅,并形成所述非晶硅层。
进一步的,所述在基板上铺设纳米氧化硅,形成纳米氧化硅层的步骤包括:
在所述基板上铺设缓冲氮化物,形成缓冲氮化物层;
在所述缓冲氮化物层上铺设所述纳米氧化硅,并形成所述纳米氧化硅层。
进一步的,所述在所述多晶硅层上铺设栅极氧化物,形成栅极氧化物层的步骤之后还包括:
在所述栅极氧化物层上铺设栅极线。
同样地,为解决上述问题,本发明的实施例还提供了一种显示面板,所述显示面板包括:
纳米氧化硅层,所述纳米氧化硅层设置在所述基板上;
多晶硅层,所述多晶硅层设置在所述纳米氧化硅层上,所述多晶硅层通过能量小于250兆焦耳的激光照射非晶硅层再结晶形成;
栅极氧化物层,所述栅极氧化物层设置在所述多晶硅层上;
其中,所述纳米氧化硅层位于所述多晶硅层和基板之间,所述多晶硅层位于所述栅极氧化物层和纳米氧化硅层之间。
进一步的,所述显示面板还包括:缓冲氧化物层,所述缓冲氧化物层设置在所述纳米氧化硅层和多晶硅层之间。
进一步的,所述显示面板还包括:缓冲氮化物层,所述缓冲氮化物层设置在所述纳米氧化硅层和基板之间。
进一步的,所述显示面板还包括:栅极线,所述栅极线设置在所述栅极氧化物层上;其中,所述栅极氧化物层位于所述栅极线和多晶硅层之间。
进一步的,所述基板包括玻璃板。
同样地,为解决上述问题,本发明的又一实施例提供了一种显示装置,所述显示装置包括显示面板,所述显示面板包括:
纳米氧化硅层,所述纳米氧化硅层设置在所述基板上;
多晶硅层,设置在所述纳米氧化硅层上;
栅极氧化物层,所述栅极氧化物层设置在所述多晶硅层上;
其中,所述纳米氧化硅层位于所述多晶硅层和基板之间,所述多晶硅层位于所述栅极氧化物层和纳米氧化硅层之间。
进一步的,所述显示面板还包括:缓冲氧化物层,所述缓冲氧化物层设置在所述纳米氧化硅层和多晶硅层之间。
进一步的,所述显示面板还包括:缓冲氮化物层,所述缓冲氮化物层设置在所述纳米氧化硅层和基板之间。
进一步的,所述显示面板还包括:栅极线,所述栅极线设置在所述栅极氧化物层上;其中,所述栅极氧化物层位于所述栅极线和多晶硅层之间。
进一步的,所述基板包括玻璃板。
现有技术中显示面板的非晶硅通过能量在370兆焦耳至400兆焦耳之间的激光照射再结晶形成多晶硅,其能量大,成本高。与现有技术相比,本发明的技术效果是:
在本发明显示面板的制程中,本发明在纳米氧化硅层上铺设非晶硅,形成非晶硅层,通过能量小于250兆焦耳的激光照射非晶硅层,使得非晶硅层再结晶形成多晶硅层。本发明纳米氧化硅层具有自组装介孔,使得激光照射非晶硅层能量小于250兆焦耳,即可使得非晶硅层再结晶而形成多晶硅层。从而,本发明降低了激光照射能量,降低成本。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本发明一个实施例显示面板的制程的流程示意图;
图2是本发明一个实施例显示面板的制程的部分工艺示意图;
图3是本发明一个实施例显示面板的结构示意图;
图4是本发明一个实施例显示面板的结构示意图;
图5是本发明一个实施例显示面板的结构示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的,并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现,并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中,需要理解的是,术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。另外,术语“包括”及其任何变形,意图在于覆盖不排他的包含。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指,否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是,这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在,而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
在图中,结构相似的单元是以相同标号表示。
下面参考附图1至图5和较佳的实施例进一步详细描述本发明的显示面板、显示面板的制程和显示装置。
根据本发明一实施例,如图1和图2所示,其中,图1是本发明一实施例显示面板的制程的流程示意图,图2是本发明一实施例显示面板的制程的部分工艺示意图,本发明一实施例公开了一种显示面板的制程。本发明一实施例显示面板的制程包括步骤S101、步骤S102、步骤S103和步骤S104。具体如下:
步骤S101:在基板110上铺设纳米氧化硅(Nanoporous SiOx),形成纳米氧化硅层120。
步骤S102:在所述纳米氧化硅层120上铺设非晶硅(A-Si),形成非晶硅层300。
步骤S103:通过能量小于或等于250兆焦耳的激光200照射所述非晶硅层300,使得所述非晶硅层300再结晶形成多晶硅层130。
步骤S104:在所述多晶硅层130上铺设栅极氧化物(Gate oxide),形成栅极氧化物层140。
从而形成显示面板100的部分结构,如图2所示。
在步骤S101中,基板110可以包括玻璃板,其透光型好,方便设置。需要说明的是,本实施例的基板110并不限于此,也可以包括其他类型,比如:可挠式基板。
其中,纳米氧化硅层120具有自组装介孔。
在步骤S103中,控制能量小于或等于250兆焦耳的激光200照射非晶硅层300,如选用220兆焦耳或235兆焦耳的激光照射,使得非晶硅层300再结晶而形成多晶硅层130,降低了激光照射的能量,降低成本。
根据本发明一实施例,如图1、图2、图4和图5所示,其中,图1是本发明一实施例显示面板的制程的流程示意图,图2是本发明一实施例显示面板的制程的部分工艺示意图,图4为本发明一实施例显示面板的结构示意图,图5为本发明一实施例显示面板的结构示意图,本发明一实施例公开了一种显示面板的制程。本发明一实施例显示面板的制程包括步骤S101、步骤S102、步骤S103和步骤S104。具体如下:
步骤S101:在基板110上铺设纳米氧化硅(Nanoporous SiOx),形成纳米氧化硅层120。
步骤S102:在所述纳米氧化硅层120上铺设非晶硅(A-Si),形成非晶硅层300。
步骤S103:通过能量小于250兆焦耳的激光200照射所述非晶硅层300,使得所述非晶硅层300再结晶形成多晶硅层130。
步骤S104:在所述多晶硅层130上铺设栅极氧化物(Gate oxide),形成栅极氧化物层140。
从而形成显示面板100的部分结构,如图2所示。
在步骤S101中,基板110可以包括玻璃板,其透光型好,方便设置。需要说明的是,本实施例的基板110并不限于此,也可以包括其他类型,比如:可挠式基板。
其中,纳米氧化硅层120具有自组装介孔。
其中,可选的,在步骤S101中,结合图5所示,所述显示面板的制程还可以包括步骤:在所述基板110上铺设缓冲氮化物(Buffer nitride),形成缓冲氮化物层170;在所述缓冲氮化物层170上铺设所述纳米氧化硅,并形成所述纳米氧化硅层120。
其中,可选的,在步骤S102中,结合图4所示,所述显示面板的制程还可以包括步骤:在所述纳米氧化硅层120上铺设缓冲氧化物(Buffer oxide),形成缓冲氧化物层160;在所述缓冲氧化物层160上铺设所述非晶硅,并形成所述非晶硅层300。
在步骤S103中,控制能量小于250兆焦耳的激光200照射非晶硅层300,如选用220兆焦耳或235兆焦耳的激光照射,使得非晶硅层300再结晶而形成多晶硅层130,降低了激光照射的能量,降低成本。
在步骤S104步骤之后,显示面板100的制程还包括步骤:在所述栅极氧化物层140上铺设栅极线150。
综上所述,本发明实施例在纳米氧化硅层120上铺设非晶硅,形成非晶硅层300,通过能量小于250兆焦耳的激光200照射非晶硅层300,使得非晶硅层300再结晶形成多晶硅层130。本发明实施例纳米氧化硅层120具有自组装介孔,使得激光200照射非晶硅层300能量小于250兆焦耳,即可使得非晶硅层300再结晶而形成多晶硅层130。从而,本发明实施例降低了激光200照射能量,降低成本。
本实施方式还公开一种显示面板。如图3至图5所示,图3为本发明一实施例显示面板的结构示意图,图4为本发明一实施例显示面板的结构示意图,图5为本发明一实施例显示面板的结构示意图,结合图1和图2。具体的,如图3所示,本发明一实施例显示面板100包括基板110、纳米氧化硅层120、多晶硅层130和栅极氧化物层140。
需要说明的是,本发明实施例图3至图5仅示出了显示面板的部分结构。
其中,基板110可以包括玻璃板,其透光型好,方便设置。需要说明的是,本实施例的基板110并不限于此,也可以包括其他类型,比如:可挠式基板。
其中,所述纳米氧化硅层120设置在所述基板110上;具体的是,在基板110上铺设纳米氧化硅,形成纳米氧化硅层120。
其中,所述多晶硅层130设置在所述纳米氧化硅层120上,所述多晶硅层130通过能量小于250兆焦耳的激光200照射非晶硅层300再结晶形成。具体的,在所述纳米氧化硅层120上铺设非晶硅,形成非晶硅层300;控制能量小于250兆焦耳的激光200照射所述非晶硅层300,如选用220兆焦耳或235兆焦耳的激光照射,使得所述非晶硅层300再结晶形成多晶硅层130。
其中,所述栅极氧化物层140设置在所述多晶硅层130上;具体的是,在所述多晶硅层130上铺设栅极氧化物,形成栅极氧化物层140。
其中,所述纳米氧化硅层120位于所述多晶硅层130和基板110之间,所述多晶硅层130位于所述栅极氧化物层140和纳米氧化硅层120之间。
本实施方式还公开一种显示面板。如图3至图5所示,图3为本发明一实施例显示面板的结构示意图,图4为本发明一实施例显示面板的结构示意图,图5为本发明一实施例显示面板的结构示意图,结合图1和图2。具体的,如图4和图5所示,且结合图3,本发明一实施例显示面板100包括基板110、纳米氧化硅层120、多晶硅层130、栅极氧化物层140和栅极线150。
需要说明的是,本发明实施例图3至图5仅示出了显示面板的部分结构。
其中,基板110可以包括玻璃板,其透光型好,方便设置。需要说明的是,本实施例的基板110并不限于此,也可以包括其他类型,比如:可挠式基板。
其中,所述纳米氧化硅层120设置在所述基板110上;具体的是,在基板110上铺设纳米氧化硅,形成纳米氧化硅层120。
其中,所述多晶硅层130设置在所述纳米氧化硅层120上,所述多晶硅层130通过能量小于250兆焦耳的激光200照射非晶硅层300再结晶形成。具体的,在所述纳米氧化硅层120上铺设非晶硅,形成非晶硅层300;通过能量小于250兆焦耳的激光200照射所述非晶硅层300,如选用220兆焦耳或235兆焦耳的激光照射,使得所述非晶硅层300再结晶形成多晶硅层130。
其中,所述栅极氧化物层140设置在所述多晶硅层130上;具体的是,在所述多晶硅层130上铺设栅极氧化物,形成栅极氧化物层140。
其中,所述纳米氧化硅层120位于所述多晶硅层130和基板110之间,所述多晶硅层130位于所述栅极氧化物层140和纳米氧化硅层120之间。
其中,栅极线150设置在所述栅极氧化物层140上;所述栅极氧化物层140位于所述栅极线150和多晶硅层130之间。
进一步的,所述显示面板100还包括。缓冲氧化物层160或缓冲氮化物层170。
如图4所示,所述显示面板100包括缓冲氧化物层160,缓冲氧化物层160设置在所述纳米氧化硅层120和多晶硅层130之间。具体的是,在所述纳米氧化硅层120上铺设缓冲氧化物,形成缓冲氧化物层160。
如图5所示,所述显示面板100包括缓冲氧化物层160,缓冲氮化物层170设置在所述纳米氧化硅层120和基板110之间。具体的是,在所述基板110上铺设缓冲氮化物,形成缓冲氮化物层170。
本发明实施例的显示面板可以为以下任一种:扭曲向列(Twisted Nematic,TN)或超扭曲向列(Super Twisted Nematic,STN)型,平面转换(In-Plane Switching,IPS)型、垂直配向(Vertical Alignment,VA)型、及曲面型面板。
本发明实施例中的显示面板可以用于显示装置中,本发明实施例的显示装置包括以上所述的显示面板,以上以显示面板为例进行详细说明,需要说明的是,以上对显示面板结构的描述同样适用于本发明实施例的显示装置中。
本发明实施例的显示装置可以为液晶显示器,也可以为OLED(Organic Light-Emitting Diode)显示器。其中,当本发明实施例的显示装置为液晶显示器时,液晶显示器包括有背光模组,背光模组可作为光源,用于供应充足的亮度与分布均匀的光源,本实施例的背光模组可以为前光式,也可以为背光式,需要说明的是,本实施例的背光模组并不限于此。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (6)

1.一种显示面板的制程,其特征在于,所述制程包括以下步骤:
在基板上铺设缓冲氮化物,形成缓冲氮化物层;
在所述缓冲氮化物层上铺设纳米氧化硅,并形成纳米氧化硅层;
在所述纳米氧化硅层上铺设缓冲氧化物,形成缓冲氧化物层;
在所述缓冲氧化物层上铺设非晶硅,形成非晶硅层;
通过能量等于220毫焦/平方厘米的激光照射所述非晶硅层,使得所述非晶硅层再结晶形成多晶硅层;
在所述多晶硅层上铺设栅极氧化物,形成栅极氧化物层;
在所述栅极氧化物层上铺设栅极线;
其中,所述纳米氧化硅层具有自组装介孔。
2.一种显示面板,其特征在于,所述显示面板包括:
基板;
纳米氧化硅层,所述纳米氧化硅层设置在所述基板上;
缓冲氮化物层,所述缓冲氮化物层设置在所述纳米氧化硅层和基板之间;
多晶硅层,设置在所述纳米氧化硅层上;
栅极氧化物层,所述栅极氧化物层设置在所述多晶硅层上;
其中,所述纳米氧化硅层位于所述多晶硅层和基板之间,所述多晶硅层位于所述栅极氧化物层和纳米氧化硅层之间;
所述纳米氧化硅层具有自组装介孔。
3.如权利要求2所述的显示面板,其特征在于,所述显示面板还包括:
缓冲氧化物层,所述缓冲氧化物层设置在所述纳米氧化硅层和多晶硅层之间。
4.如权利要求2至3任一项所述的显示面板,其特征在于,所述显示面板还包括:
栅极线,所述栅极线设置在所述栅极氧化物层上;
其中,所述栅极氧化物层位于所述栅极线和多晶硅层之间。
5.如权利要求2至3任一项所述的显示面板,其特征在于,所述基板包括玻璃板。
6.一种显示装置,其特征在于,所述显示装置包括如权利要求2至5任一项所述的显示面板。
CN201710342078.5A 2017-05-12 2017-05-12 显示面板、显示面板的制程和显示装置 Active CN107195636B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710342078.5A CN107195636B (zh) 2017-05-12 2017-05-12 显示面板、显示面板的制程和显示装置
PCT/CN2017/086154 WO2018205317A1 (zh) 2017-05-12 2017-05-26 显示面板和显示面板的制程
US15/869,176 US10529566B2 (en) 2017-05-12 2018-01-12 Display panel and manufacturing method of display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710342078.5A CN107195636B (zh) 2017-05-12 2017-05-12 显示面板、显示面板的制程和显示装置

Publications (2)

Publication Number Publication Date
CN107195636A CN107195636A (zh) 2017-09-22
CN107195636B true CN107195636B (zh) 2020-08-18

Family

ID=59873329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710342078.5A Active CN107195636B (zh) 2017-05-12 2017-05-12 显示面板、显示面板的制程和显示装置

Country Status (2)

Country Link
CN (1) CN107195636B (zh)
WO (1) WO2018205317A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919268B (zh) 2017-10-12 2020-10-09 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN107919270A (zh) * 2017-11-03 2018-04-17 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432758B1 (en) * 2000-08-09 2002-08-13 Huang-Chung Cheng Recrystallization method of polysilicon film in thin film transistor
CN106128940A (zh) * 2016-08-15 2016-11-16 武汉华星光电技术有限公司 一种低温多晶硅薄膜的制备方法
CN106548926A (zh) * 2016-10-27 2017-03-29 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2844920B1 (fr) * 2002-09-24 2005-08-26 Corning Inc Transistor a couche mince de silicium et son procede de fabrication
GB0222450D0 (en) * 2002-09-27 2002-11-06 Koninkl Philips Electronics Nv Method of manufacturing an electronic device comprising a thin film transistor
KR20040054441A (ko) * 2002-12-18 2004-06-25 한국전자통신연구원 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법
KR101169058B1 (ko) * 2006-03-10 2012-07-26 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
US20080233718A1 (en) * 2007-03-21 2008-09-25 Jia-Xing Lin Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
CN101409230B (zh) * 2007-10-08 2011-08-17 中华映管股份有限公司 多晶硅层的制作方法
US20130050166A1 (en) * 2011-08-24 2013-02-28 Qualcomm Mems Technologies, Inc. Silicide gap thin film transistor
CN106098629B (zh) * 2016-07-21 2019-02-19 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106328497B (zh) * 2016-10-28 2020-05-19 昆山国显光电有限公司 低温多晶硅薄膜及其制备方法及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432758B1 (en) * 2000-08-09 2002-08-13 Huang-Chung Cheng Recrystallization method of polysilicon film in thin film transistor
CN106128940A (zh) * 2016-08-15 2016-11-16 武汉华星光电技术有限公司 一种低温多晶硅薄膜的制备方法
CN106548926A (zh) * 2016-10-27 2017-03-29 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
WO2018205317A1 (zh) 2018-11-15
CN107195636A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US10114254B2 (en) Pixel structure and manufacturing method thereof
CN100595659C (zh) 液晶显示器件及其制造方法
US20050280748A1 (en) Liquid crystal display device
CN1975518A (zh) 具有可调视角的面内切换模式液晶显示器件及其制造方法
US8986063B2 (en) Method of aligning liquid crystals in a process of manufacturing liquid crystal display
WO2015085641A1 (zh) 阵列基板及其制作方法及应用该阵列基板的液晶显示面板
US9684213B2 (en) BOA liquid crystal panel and manufacturing method thereof
KR20100063983A (ko) 플렉시블 액정표시장치 및 그 제조방법
US7880822B2 (en) Liquid crystal display panel and liquid crystal display device
US11450290B2 (en) Pixel structure, display panel and display device
CN107195636B (zh) 显示面板、显示面板的制程和显示装置
CN112327530A (zh) 显示面板及显示装置
CN102308252A (zh) 液晶显示装置及其制造方法
KR20090112089A (ko) 액정 표시 장치의 제조 방법
KR101476919B1 (ko) 액정표시장치용 셀의 절단 방법
US9766510B2 (en) Pixel unit and array substrate
KR20150030026A (ko) 액정표시패널 및 그 제조방법
JP2013117700A (ja) 液晶表示装置
KR102245607B1 (ko) 액정 표시 장치
WO2018120532A1 (zh) 显示面板和显示装置
WO2018107654A1 (zh) 显示面板和显示面板的制程
US11209680B2 (en) Liquid crystal panel and method for manufacturing same
US10529566B2 (en) Display panel and manufacturing method of display panel
WO2018157533A1 (zh) 一种显示面板及其制程
US20140078439A1 (en) Dual-TFT-Substrate Blue-Phase Liquid Crystal Display Panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant