TWI739984B - 就圖案化應用進行選擇性沉積之方案 - Google Patents

就圖案化應用進行選擇性沉積之方案 Download PDF

Info

Publication number
TWI739984B
TWI739984B TW107101379A TW107101379A TWI739984B TW I739984 B TWI739984 B TW I739984B TW 107101379 A TW107101379 A TW 107101379A TW 107101379 A TW107101379 A TW 107101379A TW I739984 B TWI739984 B TW I739984B
Authority
TW
Taiwan
Prior art keywords
dielectric
metal
film
cross
following
Prior art date
Application number
TW107101379A
Other languages
English (en)
Other versions
TW201833362A (zh
Inventor
艾塔希 巴蘇
亞伯希吉特巴蘇 馬禮克
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201833362A publication Critical patent/TW201833362A/zh
Application granted granted Critical
Publication of TWI739984B publication Critical patent/TWI739984B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

茲描述相對於第二基板表面，選擇性地沉積膜至第一基板表面上之方法。所述方法可包括以下步驟：在不保護介電質的情況下，沉積第二金屬於第一金屬上；以交聯的自我組裝單層保護所述金屬；及在金屬受保護時，沉積第二介電質於第一介電質上。

Description

就圖案化應用進行選擇性沉積之方案
一般而言，本揭示內容的實施例與選擇性地沉積膜的方法有關。更具體而言，本揭示內容的實施例涉及使用自我組裝單層和可選的處理反應劑選擇性地沉積膜的方法。
選擇性沉積製程正獲得極大的動力，主要是因為半導體需要圖案化的應用。傳統上，已使用各種微影術和蝕刻製程來完成微電子工業中的圖案化。然而，由於微影術正以指數的方式變得複雜和昂貴，使用選擇性沉積來沉積特徵正變得更有吸引力。選擇性沉積的另一種潛在應用是縫隙填充。在縫隙填充中，填充膜是從溝槽的底部朝向頂部選擇性地生長。選擇性沉積可被用於其他的應用，例如選擇性側壁沉積(其中膜被生長在鰭片的側邊上)。這將能夠在不需要複雜的圖案化步驟之下沉積側壁間隔物。
因此，所屬技術領域中需要有先於不同表面將膜選擇性地沉積至一個表面上的方法。
本揭示內容的一或多個實施例涉及選擇性沉積方法，所述方法包含以下步驟：提供基板，該基板具有第一金屬表面和第一介電質表面。選擇性地沉積第二金屬膜於第一金屬表面上，以形成第二金屬表面。藉由形成交聯的自我組裝單層(cross-linked self-assembled monolayer)來鈍化第二金屬表面，以形成鈍化層，交聯的自我組裝單層可包含約5至約20之範圍內的碳原子。選擇性地沉積第二介電質膜於第一介電質表面上，以形成第二介電質表面。從第二金屬表面移除鈍化層。在第二金屬膜之沉積期間，介電質表面未被鈍化。
本揭示內容的進一步實施例涉及選擇性沉積方法，所述方法可包含以下步驟：(a)提供基板，所述基板具有金屬表面及介電質表面；(b)以交聯的自我組裝單層來鈍化金屬表面以形成鈍化層，其中鈍化金屬表面可包含以下步驟：使金屬表面暴露於化合物，所述化合物具有頭部基團(head group)、碳鏈及尾部基團(tail group)，所述化合物可形成自我組裝單層，所述碳鏈可具有在約5至約20的範圍內之碳原子，且尾部基團可包括疏水性部分；(c)選擇性地沉積第二介電質膜於第一介電質表面上，以形成第二介電質表面；(d)移除鈍化層；(e)選擇性地沉積第二金屬膜於第一金屬表面上，以形成第二金屬表面；以及(f)重複步驟(b)至步驟(e)，以生長第二介電質膜及第二金屬膜，以形成預定厚度之第二介電質膜及預定厚度之第二金屬膜。在第二金屬膜之沉積期間，介電質表面未被鈍化。
本揭示內容的進一步實施例涉及選擇性沉積方法，所述方法可包含以下步驟：提供基板，所述基板具有第一金屬及第一介電質，第一金屬具第一金屬表面，而第一介電質具第一介電質表面。將第二金屬之膜選擇性地沉積在第一金屬表面上，以形成第二金屬膜，第二金屬膜具第二金屬表面。第二金屬與第一金屬相異。藉由形成交聯的自我組裝單層來鈍化第二金屬表面，以形成鈍化層，交聯的自我組裝單層可包含碳鏈，而碳鏈可具有約5至約20的範圍內之碳原子。可藉由使基板暴露於SAM前驅物及交聯製程，來形成交聯的自我組裝單層，交聯製程可包含以下一或多者：化學反應、UV光、電子束或熱。將第二介電質之膜選擇性地沉積於第一介電質表面上，以形成第二介電質膜，第二介電質膜具第二介電質表面。第二介電質與第一介電質相異。從第二金屬表面移除鈍化層。在第二金屬膜之沉積期間，介電質表面未被鈍化。
如本說明書和隨附申請專利範圍中所使用，術語「基板(substrate)」及「晶圓(wafer)」可互換使用，兩者皆指表面、或表面的一部分，而製程作用於所述表面或表面的一部分上。所屬技術領域中具有通常知識者還將理解的是，提及基板亦可以僅指基板的一部分，除非上下文另有清楚指明。此外，提及在基板上沉積可意指裸基板，亦可指上面沉積或形成有一或更多個膜或特徵的基板。
本文中使用的「基板(substrate)」是指任何基板或形成在基板上的材料表面，在製造製程期間，膜處理於所述基板或材料表面上進行。舉例而言，可在其上進行處理的基板表面可取決於應用而包括以下材料：諸如，矽、氧化矽、應變矽、絕緣體上矽(SOI)、摻雜碳的氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石以及任何其它材料(如金屬、金屬氮化物、金屬合金及其它導電性材料)。基板可包括，而不限於，半導體晶圓。可以使基板暴露於預處理製程，以拋光、蝕刻、還原、氧化、羥化(或以其它方式產生或嫁接標的化學物質部分，以賦予化學官能基)、退火及/或烘烤基板表面。除了直接在基板本身的表面上進行膜處理之外，在本揭示內容中，任何揭示的膜處理步驟也都可以在形成於基板上的下方層上進行，如以下更詳細揭示的，且術語「基板表面(substrate surface)」意圖包括上下文指出的這種下方層。因此，舉例而言，當膜/層或部分膜/層已被沉積到基板表面上時，新沉積的膜/層之暴露表面即成為基板表面。給定的基板表面包含什麼將取決於要沉積何種膜，還有所使用的特定化學品。在一或多個實施例中，第一基板表面可包含金屬、金屬氧化物或以H為終端的SixGe1-x，且第二基板表面可包含含矽介電質，反之亦可。在某些實施例中，基板表面可包含某些官能基(例如，-OH、-NH等等)。
如本說明書和隨附申請專利範圍中所使用，術語「反應性氣體(reactive gas)」、「前驅物(precursor)」、「反應劑(reactant)」等等可互換使用，以指稱包括與基板表面反應的物種的氣體。舉例而言，第一「反應性氣體」可僅吸附於基板的表面上，並可用於與第二反應性氣體的進一步化學反應。
本揭示內容的實施例提供了先於第二表面將膜選擇性地沉積至一個表面上的方法。如本說明書和隨附申請專利範圍中所使用，術語「先於另一個表面將膜選擇性地沉積在一個表面上(selectively depositing a film on one surface over another surface)」及類似用語意指第一量的膜被沉積在第一表面上，且第二量的膜被沉積在第二表面上，其中第二量的膜少於第一量的膜或沒有膜沉積在第二表面上。就此使用的術語「先於(over)」並非暗指一個表面在另一個表面之頂部上的實體方向，而是相對於另一個表面，與一個表面的化學反應之熱力學或動力學性質之關係。舉例而言，先於介電質表面將鈷膜選擇性地沉積至銅表面上意指鈷膜沉積在銅表面上，且較少或沒有鈷膜沉積在介電質表面上；或指在熱力學或動力學上，在銅表面上形成鈷膜比在介電質表面上形成鈷膜更適合。
近幾十年來，半導體社群已嘗試藉由以可降低成本、減少處理時間和具更小的特徵尺寸之替代方案取代微影術步驟，來改良積體電路(IC)處理。許多此類替代方案屬於「選擇性沉積」的整體範圍。一般而言，選擇性沉積指的是相較於其它基板材料而言，可在目標基板材料上有較高淨沉積速率的製程，使得可在目標基板材料上達成期望的膜厚度，而在其它基板材料上僅有可忽略的沉積(其中由製程限制條件(process constraint)來界定「可忽略(negligible)」)。
實現選擇性沉積的一個策略利用了阻擋層(blocking layer)。在理想的情況下，此策略包括：(1)在對目標基板材料的影響可忽略的情況下，於基板材料(欲避免在基板材料上沉積)上形成阻擋層；(2)在目標基板材料上沉積(其中在其它基板材料上的沉積被阻擋層「阻擋」)；及(3)在對所沉積之膜沒有淨負面影響的情況下，移除阻擋層。
本揭示內容的實施例併入了稱作自我組裝單層(self-assembled monolayer；SAM)之阻擋層。自我組裝單層(SAM)可由吸附在表面上之有序排列的自發性組裝有機分子所組成。這些分子典型地由一或多個對基板有親和力的部分(頭部基團)和相對長、惰性、直鏈的烴部分(尾部基團)所組成。
在此情況下，SAM形成可透過以下作用發生：分子頭部基團在表面處之快速吸附，及分子尾部基團透過凡得瓦交互作用而彼此慢連結。SAM前驅物可經選取而使得頭部基團選擇性地與在沉積期間被阻擋之基板材料反應。接著可進行沉積，且通常透過熱分解(伴隨著任何副產物的脫附)或整合相容性(integration- compatible)灰化製程，來移除SAM。透過這樣理想化的SAM形成及使用所致之成功的選擇性沉積已被證實可用於許多系統；然而，成功基本上局限在基於溶液(solution-based)的方式(即，濕式官能化(wet functionalization))來形成SAM。濕式官能化方式不僅與基於真空的整合方案(vacuum-based integration scheme)不相容，也需要在SAM形成後的超音波處理來清除物理吸附的SAM前驅物。這意味著成功的選擇性SAM形成(在一個基板上，相比於另一個基板)無法依賴單獨的官能化製程來產生沒有物理吸附之整體的選擇性化學吸附結果。
請參見第1圖，本揭示內容的一或多個實施例涉及用於選擇性沉積之處理方法100。所提供之基板105具第一介電質膜110及第一金屬膜120。第一金屬膜120具有第一金屬表面122，且第一介電質膜110具有第一介電質表面112。
在第一金屬膜120的第一金屬表面122上選擇性地沉積第二金屬膜125，以形成第二金屬表面127。在某些實施例中，第二金屬膜125與第一金屬膜120為相異金屬。在某些實施例中，第二金屬膜125與第一金屬膜120為相同金屬。
根據某些實施例，在沒有鈍化或保護第一介電質膜110或第一介電質表面112的情況下，選擇性地沉積第二金屬膜125於第一金屬膜120上。在某些實施例中，在第二金屬膜125的沉積之前，可鈍化或保護第一介電質膜110或第一介電質表面112。
在形成第二金屬膜125之後，可鈍化第二金屬表面127。鈍化層130可為交聯的自我組裝單層(SAM)。可藉由使基板暴露於SAM前驅物和交聯製程，來形成交聯的自我組裝單層。SAM前驅物可為單一化合物，或者依序暴露，以形成自我組裝單層130。舉例而言，可使第二金屬表面127暴露於單一化合物，所述單一化合物可以有序(ordered)或半有序(semi-ordered)的方式於所述表面上組裝。在某些實施例中，可藉由使表面暴露於第一SAM前驅物及可產生自我組裝單層130之反應劑，來形成自我組裝單層130。
某些實施例的SAM前驅物包含組合物，所述組合物具頭部基團及尾部基團。如以此方式使用，「頭部基團(head group)」是可以與第二金屬表面127連結之化學物質部分(chemical moiety)，且「尾部基團(tail group)」是從第二金屬表面127向外延伸之化學物質部分。在某些實施例中，頭部基團包含以下一或多者：矽基(SiR3 )、磷酸基(-PO3 H)或硫醇基(-SH)。矽基可為經鹵化之矽基，例如，三甲基矽基(trimethylsilyl)。某些實施例的頭部基團可相對較快地吸附至第二金屬表面127。
某些實施例的自我組裝單層130及/或交聯的自我組裝單層135具有在約5至約20的範圍內之碳原子。碳鏈可為支鏈、非支鏈、經取代或未經取代。在某些實施例中，存在有大於約5、6、7、8、9、10、11、12、13、14、15、16、17或18個碳原子。在某些實施例中，存在有在約6至約18的範圍內之碳原子，或在約7至約17的範圍內之碳原子，或在約8至約16的範圍內之碳原子，或在約9至約15的範圍內之碳原子，或在約10至約14的範圍內之碳原子。在某些實施例中，尾部基團可透過相對慢的凡得瓦交互作用而彼此連結(associate)。尾部基團可為相同或相異，以便形成同質或異質SAM。
在某些實施例中，SAM前驅物包含超過一種可化學吸附至基板表面上之頭部基團。在某些實施例中，至少一種頭部基團不化學吸附至基板表面上，且能夠與共反應劑(co-reactant)反應。在一或多個實施例中，使基板暴露於SAM前驅物可進一步包含：使基板暴露於共反應劑，以形成自我組裝單層。共反應劑可與SAM前驅物一起流入製程腔室；二者可在製程腔室之前混合，或在製程腔室內混合。在某些實施例中，可使共反應劑和SAM前驅物依序暴露至基板表面，致使沒有或僅存在少量之SAM前驅物和共反應劑的氣相混合物。
在某些實施例中，SAM前驅物可包含以下一或多者：
Figure 02_image001
、
Figure 02_image003
、
Figure 02_image005
、
Figure 02_image007
、
Figure 02_image009
、
Figure 02_image011
或
Figure 02_image013
， 其中A是頭部基團，且n在約1至約20的範圍內，或在約2至約15的範圍內。
在某些實施例中，SAM前驅物可包含以下一或多者：
Figure 02_image015
、
Figure 02_image017
，或
Figure 02_image019
， 其中n在約4至約20的範圍內，或在約5至約15的範圍內。
一旦被形成，自我組裝單層130可暴露於交聯製程，以形成交聯的自我組裝單層135。交聯製程可為任何合適的製程，包括但不限於：化學反應、UV光暴露、電子束暴露及/或熱。交聯反應的實例圖解於方案I及方案II。
Figure 02_image021
Figure 02_image022
Figure 02_image024
(I)
Figure 02_image026
Figure 02_image027
Figure 02_image028
Figure 02_image030
Figure 02_image032
(II)
在形成交聯的自我組裝單層135之後，可先於第二金屬膜125，將第二介電質膜115選擇性地沉積於第一介電質膜110的第一介電質表面112上。交聯的自我組裝單層135可提供保護性基團，以防止或最小化第二介電質膜115在第一金屬膜或第二金屬膜或表面上之沉積。在某些實施例中，第二介電質膜115與第一介電質膜110為相異金屬。在某些實施例中，第二介電質膜115與第一介電質膜110為相同介電質。
在第二介電質膜115選擇性沉積於第一介電質膜110上之後，可從第二金屬表面移除交聯的自我組裝單層135鈍化層。在某些實施例中，可藉由氧化來從表面移除交聯的自我組裝單層135。在某些實施例中，可從表面蝕刻交聯的自我組裝單層135。在某些實施例中，交聯的自我組裝單層135可溶解於合適的溶劑(如，乙醇)中。
在某些實施例中，可重複製程，以沉積額外的第二金屬膜125於第二金屬表面127上，以使第二金屬膜的厚度增長至預定量。換句話說，某些實施例可進一步包含：重複沉積額外的第二金屬膜、鈍化第二金屬表面、沉積額外的第二介電質膜和移除鈍化層，以生長預定厚度之第二金屬膜和預定厚度之第二介電質膜。
在某些實施例中，第二金屬膜的最終厚度可在約1 nm至約1000 nm之範圍內，或在約10 nm至約500 nm之範圍內，或在約50 nm至約250 nm之範圍內。在某些實施例中，可重複製程，以將額外的第二介電質膜115沉積於第二介電質表面117上，以形成預定厚度之第二介電質膜115。在某些實施例中，第二介電質膜115的最終厚度可在約1 nm至約1000 nm之範圍內，或在約10 nm至約500 nm之範圍內，或在約50 nm至約250 nm之範圍內。
第二金屬膜125及第二介電質膜115之沉積的各個循環可形成任何適當厚度的層。在某些實施例中，第二金屬膜125及/或第二介電質膜115的各個循環所沉積之膜可具有以下範圍之厚度：約1 nm至約100 nm，或約5 nm至約50 nm，或約10 nm至約50 nm。
第2圖顯示選擇性沉積方法200的另一個實施例。可提供基板105，基板105具有金屬表面122及介電質表面112。可以自我組裝單層130鈍化金屬表面122，自我組裝單層130經交聯而形成交聯的自我組裝單層135，以形成鈍化層。鈍化金屬表面可包含：使金屬表面暴露於可形成自我組裝單層130之化合物，所述化合物可具有頭部基團、碳鏈及尾部基團。某些實施例的碳鏈具有在約5至約20的範圍內之碳原子，且尾部基團包括疏水性部分。碳鏈可為直鏈、支鏈、經取代或未經取代。
可選擇性地沉積第二介電質膜115於第一介電質膜110的第一介電質表面112上，以形成第二介電質表面117。接著可從第一金屬表面122移除鈍化層，並先於第二介電質表面117或第二介電質膜115，將第二金屬膜125選擇性地沉積於第一金屬表面122上。第二金屬膜125具有第二金屬表面127。可重複鈍化層的形成、第二介電質膜的沉積、鈍化層的移除和第二金屬膜的沉積，以使第二介電質膜和第二金屬膜的厚度持續增長。
儘管已參照特定實施例描述本文之發明，但應了解這些實施例僅是對本發明之原理和應用的解說。對本案所屬技術領域中具通常知識者而言顯然可對本發明之方法及設備進行各種修飾和變化，而不悖離本發明之精神及範疇。因此，本發明欲包括隨附申請專利範圍及其均等者之範疇內的修飾和變化。
100、200‧‧‧處理方法105‧‧‧基板110‧‧‧第一介電質膜112‧‧‧第一介電質表面115‧‧‧第二介電質膜117‧‧‧第二介電質表面120‧‧‧第一金屬膜122‧‧‧第一金屬表面125‧‧‧第二金屬膜127‧‧‧第二金屬表面130‧‧‧鈍化層/自我組裝單層135‧‧‧交聯的自我組裝單層
為詳細瞭解上述本發明之特徵，可參照實施例（其中一些圖示於附圖中）而對以上簡要概述的本發明作更特定的描述。然而，應注意的是，附圖僅圖示本發明之典型實施例，因此不應將該等附圖視為限制本發明之範圍，因本發明可納入其它等效實施例。
第1圖繪示與本揭示內容的一或多個實施例相關聯的處理方法；且
第2圖繪示與本揭示內容的一或多個實施例相關聯的處理方法。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100‧‧‧處理方法
105‧‧‧基板
110‧‧‧第一介電質膜
112‧‧‧第一介電質表面
115‧‧‧第二介電質膜
117‧‧‧第二介電質表面
120‧‧‧第一金屬膜
122‧‧‧第一金屬表面
125‧‧‧第二金屬膜
127‧‧‧第二金屬表面
130‧‧‧鈍化層/自我組裝單層
135‧‧‧交聯的自我組裝單層

Claims (20)

  1. 一種選擇性沉積方法，包含以下步驟：提供一基板，該基板具有一第一金屬表面及一第一介電質表面；選擇性地沉積一第二金屬膜於該第一金屬表面上，以形成一第二金屬表面；藉由形成一交聯的自我組裝單層(cross-linked self-assembled monolayer)來鈍化該第二金屬表面，以形成一鈍化層，該交聯的自我組裝單層包含在約5至約20的範圍內之碳原子；選擇性地沉積一第二介電質膜於該第一介電質表面上，以形成一第二介電質表面；以及從該第二金屬表面移除該鈍化層，其中在該第二金屬膜之沉積期間，該第一介電質表面未被鈍化。
  2. 如請求項1所述之方法，其中形成該交聯的自我組裝單層包含以下步驟：使該基板暴露於一自我組裝單層(SAM)前驅物和一交聯製程。
  3. 如請求項2所述之方法，其中該SAM前驅物包含一組合物，該組合物具有一頭部基團(head group)及一尾部基團(tail group)。
  4. 如請求項3所述之方法，其中該頭部基團包 含以下一或多者：矽基、磷酸基或硫醇基。
  5. 如請求項4所述之方法，其中該SAM前驅物包含以下一或多者：
    Figure 107101379-A0305-02-0019-1
     其中A是該頭部基團。
  6. 如請求項3所述之方法，其中該頭部基團吸附至該第二金屬表面。
  7. 如請求項6所述之方法，其中該等尾部基團透過凡得瓦交互作用而連結，且其中該等尾部基團的連結慢於該頭部基團的吸附。
  8. 如請求項2所述之方法，其中該交聯製程包含以下一或多者：化學反應、UV光、電子束或熱。
  9. 如請求項1所述之方法，進一步包含以下步 驟：選擇性地沉積額外的第二金屬膜於該第二金屬表面上，以使該第二金屬膜生長至一厚度；鈍化該第二金屬表面，以形成一鈍化層；選擇性地沉積額外的第二介電質膜於該第二介電質表面上，以使該第二介電質膜生長至一厚度；以及移除該鈍化層。
  10. 如請求項9所述之方法，進一步包含以下步驟：重複沉積額外的第二金屬膜、鈍化該第二金屬表面、沉積額外的第二介電質膜和移除該鈍化層，以生長預定厚度之一第二金屬膜和預定厚度之一第二介電質膜。
  11. 如請求項10所述之方法，其中該第二金屬膜與該第一金屬表面相異，且該第二介電質膜與該第一介電質表面相異。
  12. 一種選擇性沉積方法，包含以下步驟：(a)提供一基板，該基板具有一第一金屬表面及一第一介電質表面；(b)以一交聯的自我組裝單層鈍化該金屬表面以形成一鈍化層，其中鈍化該金屬表面包含以下步驟：使該金屬表面暴露於一化合物，該化合物具有一頭部基團、碳鏈及尾部基團，該化合物形成一自我組裝單 層(self-assembled monolayer)，該碳鏈具有在約5至約20的範圍內之碳原子，且該尾部基團包括一疏水性部分(hydrophobic moiety)；(c)選擇性地沉積一第二介電質膜於該第一介電質表面上，以形成一第二介電質表面；(d)移除該鈍化層；(e)選擇性地沉積一第二金屬膜於該第一金屬表面上，以形成一第二金屬表面；以及(f)重複步驟(b)至步驟(e)，以生長該第二介電質膜和該第二金屬膜，以形成預定厚度之一第二介電質膜和預定厚度之一第二金屬膜，其中在該第二金屬膜之沉積期間，該介電質表面未被鈍化。
  13. 如請求項12所述之方法，其中形成該交聯的自我組裝單層包含以下步驟：使該基板暴露於一SAM前驅物和一交聯製程。
  14. 如請求項13所述之方法，其中該SAM前驅物包含一組合物，該組合物具有一頭部基團(head group)及一尾部基團(tail group)。
  15. 如請求項14所述之方法，其中該頭部基團包含以下一或多者：矽基、磷酸基或硫醇基。
  16. 如請求項15所述之方法，其中該SAM前 驅物包含以下一或多者：
    Figure 107101379-A0305-02-0022-2
     其中A是該頭部基團。
  17. 如請求項14所述之方法，其中該頭部基團吸附至該第二金屬表面。
  18. 如請求項17所述之方法，其中該等尾部基團透過凡得瓦交互作用而連結，且其中該等尾部基團的連結慢於該頭部基團的吸附。
  19. 如請求項13所述之方法，其中該交聯製程包含以下一或多者：化學反應、UV光、電子束或熱。
  20. 一種選擇性沉積方法，包含以下步驟：提供一基板，該基板具有一第一金屬及一第一介電質，該第一金屬具一第一金屬表面，而該第一介電質 具一第一介電質表面；選擇性地沉積一第二金屬之一膜於該第一金屬表面上，以形成一第二金屬膜，該第二金屬膜具一第二金屬表面，該第二金屬與該第一金屬相異；藉由形成一交聯的自我組裝單層來鈍化該第二金屬表面，以形成一鈍化層，該交聯的自我組裝單層包含一碳鏈，該碳鏈具有在約5至約20的範圍內之碳原子，該交聯的自我組裝單層藉由以下步驟形成：使該基板暴露於一SAM前驅物和一交聯製程，該交聯製程包含以下一或多者：化學反應、UV光、電子束或熱；選擇性地沉積一第二介電質之一膜於該第一介電質表面上，以形成一第二介電質膜，該第二介電質膜具一第二介電質表面，該第二介電質與該第一介電質相異；以及從該第二金屬表面移除該鈍化層，其中在該第二金屬膜之沉積期間，該第一介電質表面未被鈍化。
TW107101379A 2017-01-31 2018-01-15 就圖案化應用進行選擇性沉積之方案 TWI739984B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762452609P 2017-01-31 2017-01-31
US62/452,609 2017-01-31

Publications (2)

Publication Number Publication Date
TW201833362A TW201833362A (zh) 2018-09-16
TWI739984B true TWI739984B (zh) 2021-09-21

Family

ID=62980716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101379A TWI739984B (zh) 2017-01-31 2018-01-15 就圖案化應用進行選擇性沉積之方案

Country Status (6)

Country Link
US (2) US10347495B2 (zh)
JP (1) JP2020507923A (zh)
KR (1) KR102357336B1 (zh)
CN (1) CN110226224B (zh)
TW (1) TWI739984B (zh)
WO (1) WO2018144381A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840133B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with staggered selective growth
TWI757659B (zh) 2018-11-23 2022-03-11 美商應用材料股份有限公司 碳膜的選擇性沉積及其用途
KR20220034785A (ko) * 2019-07-18 2022-03-18 도쿄엘렉트론가부시키가이샤 영역 선택적 증착에서 측면 필름 성장의 완화 방법
KR20220025925A (ko) * 2019-07-25 2022-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP2023502418A (ja) * 2019-11-20 2023-01-24 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 金属含有膜を選択的に形成するための化合物および方法
US11915973B2 (en) * 2019-12-10 2024-02-27 Tokyo Electron Limited Self-assembled monolayers as sacrificial capping layers
TW202204658A (zh) * 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
US11171054B2 (en) * 2020-04-01 2021-11-09 International Business Machines Corporation Selective deposition with SAM for fully aligned via
KR20220028934A (ko) * 2020-08-31 2022-03-08 삼성전자주식회사 탄소층의 형성방법 및 인터커넥트 구조체의 형성방법
US20220127717A1 (en) * 2020-10-27 2022-04-28 Applied Materials, Inc. Selective Deposition Of A Heterocyclic Passivation Film On A Metal Surface
US11515154B2 (en) * 2020-10-27 2022-11-29 Applied Materials, Inc. Selective deposition of a passivation film
US11955382B2 (en) 2020-12-03 2024-04-09 Applied Materials, Inc. Reverse selective etch stop layer
US20220181599A1 (en) * 2020-12-03 2022-06-09 Applied Materials, Inc. Lithium metal surface modification using carbonate passivation
US11990369B2 (en) * 2021-08-20 2024-05-21 Applied Materials, Inc. Selective patterning with molecular layer deposition
US20230197508A1 (en) * 2021-12-17 2023-06-22 Applied Materials, Inc. Self-assembled monolayer for selective deposition

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080105979A1 (en) * 2004-12-09 2008-05-08 Interuniversitair Microelektronica Centrum (Imec) Method for selective deposition of a thin self-assembled monolayer
US20160005649A1 (en) * 2011-12-09 2016-01-07 Asm International N.V. Selective formation of metallic films on metallic surfaces
TW201614092A (en) * 2014-08-27 2016-04-16 Applied Materials Inc Selective deposition with alcohol selective reduction and protection
WO2016099570A1 (en) * 2014-12-19 2016-06-23 Intel Corporation Selective deposition utilizing sacrificial blocking layers for semiconductor devices
WO2016105400A1 (en) * 2014-12-23 2016-06-30 Intel Corporation Decoupled via fill
TW201639000A (zh) * 2015-02-07 2016-11-01 應用材料股份有限公司 利用掩模及方向性電漿處理之選擇性沉積

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237926A (ja) * 1995-08-25 1997-09-09 Agency Of Ind Science & Technol 微細パタ−ンの作製方法
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6828581B2 (en) * 2002-02-26 2004-12-07 The United States Of America As Represented By The Secretary Of Commerce Selective electroless attachment of contacts to electrochemically-active molecules
US7258745B2 (en) * 2004-08-06 2007-08-21 Ut-Battelle, Llc Method for fabricating hafnia films
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7871670B2 (en) * 2005-08-10 2011-01-18 3M Innovative Properties Company Microfabrication using replicated patterned topography and self-assembled monolayers
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
CN102859662B (zh) * 2009-10-23 2015-11-25 哈佛大学校长及研究员协会 用于互连的自对准阻挡层和封盖层
US8293658B2 (en) * 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
TWI509695B (zh) 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
US9090641B2 (en) 2012-03-09 2015-07-28 Applied Materials, Inc. Precursors and methods for the selective deposition of cobalt and manganese on metal surfaces
US9825232B2 (en) * 2013-02-12 2017-11-21 Japan Science And Technology Agency Electronic device using organic thin film, and electronic apparatus containing the same
US9406614B2 (en) 2013-03-08 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Material and process for copper barrier layer
GB2530193B (en) * 2013-06-27 2020-01-01 Intel Corp Non-lithographically patterned directed self assembly alignment promotion layers
US9240412B2 (en) * 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
CN105556644B (zh) * 2013-09-27 2019-04-19 英特尔公司 通过包括限制材料层在相邻区域上方的侵蚀的选择性的化学反应来在小区域上方形成材料层
TW201525173A (zh) 2013-12-09 2015-07-01 Applied Materials Inc 選擇性層沉積之方法
US9236292B2 (en) 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
CN107533951B (zh) 2015-05-01 2021-10-26 应用材料公司 使用表面封端化学性质的薄膜电介质的选择性沉积
JP3208344U (ja) * 2015-11-16 2017-01-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低蒸気圧のエアゾールに支援されるｃｖｄ
WO2017151639A1 (en) * 2016-03-03 2017-09-08 Applied Materials, Inc. Improved self-assembled monolayer blocking with intermittent air-water exposure
US10068764B2 (en) * 2016-09-13 2018-09-04 Tokyo Electron Limited Selective metal oxide deposition using a self-assembled monolayer surface pretreatment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080105979A1 (en) * 2004-12-09 2008-05-08 Interuniversitair Microelektronica Centrum (Imec) Method for selective deposition of a thin self-assembled monolayer
US20160005649A1 (en) * 2011-12-09 2016-01-07 Asm International N.V. Selective formation of metallic films on metallic surfaces
TW201614092A (en) * 2014-08-27 2016-04-16 Applied Materials Inc Selective deposition with alcohol selective reduction and protection
WO2016099570A1 (en) * 2014-12-19 2016-06-23 Intel Corporation Selective deposition utilizing sacrificial blocking layers for semiconductor devices
WO2016105400A1 (en) * 2014-12-23 2016-06-30 Intel Corporation Decoupled via fill
TW201639000A (zh) * 2015-02-07 2016-11-01 應用材料股份有限公司 利用掩模及方向性電漿處理之選擇性沉積

Also Published As

Publication number Publication date
CN110226224A (zh) 2019-09-10
US20190287807A1 (en) 2019-09-19
KR102357336B1 (ko) 2022-01-27
WO2018144381A1 (en) 2018-08-09
TW201833362A (zh) 2018-09-16
US20180218914A1 (en) 2018-08-02
CN110226224B (zh) 2023-02-28
US10510546B2 (en) 2019-12-17
JP2020507923A (ja) 2020-03-12
KR20190103495A (ko) 2019-09-04
US10347495B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
TWI739984B (zh) 就圖案化應用進行選擇性沉積之方案
TWI772516B (zh) 藉由化學蝕刻去除選擇性沉積缺陷
JP6955090B2 (ja) 酸化ケイ素上における誘電体の選択的堆積のための方法
US11164745B2 (en) Method of enhancing selective deposition by cross-linking of blocking molecules
TWI759747B (zh) 形成氮碳氧化矽薄膜的方法
TWI725182B (zh) 透過自組裝單層形成而成的選擇性沉積
TWI759616B (zh) 3d nand蝕刻
KR20220114612A (ko) 선택적 증착 방법들
US20230002890A1 (en) Multiple surface and fluorinated blocking compounds
US20220108888A1 (en) Selective Deposition of Germanium
WO2023205324A1 (en) Inherent area selective deposition of mixed oxide dielectric film